KR100610647B1 - 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 - Google Patents

직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 Download PDF

Info

Publication number
KR100610647B1
KR100610647B1 KR1020060025969A KR20060025969A KR100610647B1 KR 100610647 B1 KR100610647 B1 KR 100610647B1 KR 1020060025969 A KR1020060025969 A KR 1020060025969A KR 20060025969 A KR20060025969 A KR 20060025969A KR 100610647 B1 KR100610647 B1 KR 100610647B1
Authority
KR
South Korea
Prior art keywords
storage
host
direct execution
execution control
function
Prior art date
Application number
KR1020060025969A
Other languages
English (en)
Inventor
서운식
Original Assignee
엠진 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠진 (주) filed Critical 엠진 (주)
Application granted granted Critical
Publication of KR100610647B1 publication Critical patent/KR100610647B1/ko
Priority to JP2008537574A priority Critical patent/JP2011517789A/ja
Priority to US12/083,328 priority patent/US20090235013A1/en
Priority to PCT/KR2006/003226 priority patent/WO2007049850A1/en
Priority to TW095134443A priority patent/TWI302707B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/04—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor involving means for grappling or securing in place objects to be carried; Loading or unloading equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/002—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by a rectangular shape, involving sidewalls or racks
    • B62B3/005—Details of storage means, e.g. drawers, bins or racks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B5/00—Accessories or details specially adapted for hand carts
    • B62B5/06—Hand moving equipment, e.g. handle bars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B67/00—Apparatus or devices facilitating manual packaging operations; Sack holders
    • B65B67/12—Sack holders, i.e. stands or frames with means for supporting sacks in the open condition to facilitate filling with articles or materials
    • B65B67/1222—Sack holders, i.e. stands or frames with means for supporting sacks in the open condition to facilitate filling with articles or materials characterised by means for suspending sacks, e.g. pedal- operated
    • B65B67/1233—Clamping or holding means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/141—Supports, racks, stands, posts or the like for holding refuse receptacles
    • B65F1/1415—Supports, racks, stands, posts or the like for holding refuse receptacles for flexible receptables, e.g. bags, sacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/132—Draining means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Transportation (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Telephone Function (AREA)

Abstract

본 발명은 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치에 있어서, 프로그램코드가 저장되는 직접실행제어 영역과 대용량 데이터 저장용의 스토리지 영역으로 분할되어 있는 NAND 플래시 메모리 및 호스트로부터 임의 접근 요청이 있는 경우 직접실행제어 기능을 수행하여 상기 호스트가 상기 직접실행제어 영역을 임의 접근할 수 있도록 제어하고, 상기 호스트로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 상기 호스트가 상기 스토리지 영역을 블럭 단위로 접근할 수 있도록 제어하는 제어부를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따르면, 하나의 NAND 플래시 메모리에 프로그램코드 실행을 위한 직접실행제어 영역과 대용량 저장매체로 사용되기 위한 스토리지 영역으로 분할하고 직접실행제어 기능과 스토리지 제어 기능을 중재 및 제어하는 제어부를 구현함으로써 통상의 NOR 플래시 메모리와 NAND 플래시 메모리의 기능을 하나의 NAND 플래시 메모리에서 구현할 수 있는 효과가 있다.
플래시, 메모리, NAND, NOR, 직접실행제어, 대용량, 저장장치, 단말기.

Description

직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치{A Mass Storage Device Having Both XIP Function and Storage Fuction}
도 1은 종래 휴대 단말기에서 일반적으로 사용되는 대용량 저장장치의 구성도이다.
도 2a는 본 발명의 제 1 실시예에 따른 휴대 단말기용 대용량 저장장치의 구성도이다.
도 2b는 본 발명의 제 2 실시예에 따른 휴대 단말기용 대용량 저장장치의 구성도이다.
도 3은 본 발명에 따른 인터페이스 구조를 도시한 도면이다.
도 4는 본 발명에 따른 제어부의 개략적인 구성을 도시한 계층도이다.
도 5는 본 발명에 따른 제어부의 세부적인 내부 구성도이다.
도 6은 본 발명에 의한 제어부의 신호 파형도이다.
<주요도면부호에 관한 설명>
10 : CPU 20 : 제어부
21 : 내부 클럭 발생부 22 : XIP 메모리 관리부
23 : 캐시부 24 : 시스템 제어부
25 : 스토리지 제어부 26 : 디스크 버퍼부
27 : NAND 제어부 28 : 플래시 매니저
30 : NAND 플래시 메모리 40 : NOR 인터페이스부
50 : 스토리지 인터페이스부 60 : NAND 인터페이스부
70 : NOR 호스트 드라이버 80 : 스토리지 호스트 드라이버
90 : 플래시 변환계층
본 발명은 대용량 저장장치에 관한 것으로서, 보다 상세하게는 하나의 NAND 플래시 메모리에 프로그램코드 실행을 위한 직접실행제어 영역과 대용량 저장매체로 사용되기 위한 스토리지 영역으로 분할하고 직접실행제어 기능과 스토리지 제어 기능을 중재 및 제어하는 제어부를 구현함으로써 통상의 NOR 플래시 메모리와 NAND 플래시 메모리의 기능을 하나의 NAND 플래시 메모리에서 구현할 수 있도록 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치에 관한 것이다.
일반적으로 플래시 메모리는 롬(Read Only Memory : ROM)과 같이 한번 기록한 내용을 전원이 공급되지 않더라도 보존하는 비휘발성을 가지면서도 쓰기가 가능한 메모리로서, 제조 방법에 따라 크게 비트선과 접지선 사이에 셀이 병렬로 배치 되는 구조의 NOR 플래시 메모리와 직렬로 배치되는 구조의 NAND 플래시 메모리로 나눌 수 있다.
NOR 플래시 메모리는 셀 순서에 관계없이 임의의 번지를 읽거나 기록하는 방식(Random Access)로 바이트 단위의 접근이 가능한 디바이스이나. 셀마다 비트선의 접촉 전극이 필요하므로 직렬형 플래시에 비해 셀 면적이 커지는 단점이 있다.
그에 반해, NAND 플래시 메모리는 먼저 해당 블록을 선택한 후 직렬로 연결된 각 셀을 읽는 방식으로 블록을 기본 단위로 하여 액세스가 이루어지는 블록 디바이스이다.
NAND 플래시 메모리에서 블록은 한번의 삭제 연산으로 지울 수 있는 단위를 나타내는 것이고, 페이지(page)는 판독/기록 연산시에 읽거나 기록할 수 있는 데이터 크기를 의미한다.
이러한, NAND 플래시 메모리는 NOR 플래시 메모리에 비해 쓰기 속도가 빠르고 가격이 비교적 싸며 고용량화 하기가 쉬운 장점이 있어 대용량의 데이터를 저장하기 위한 용도로 널리 사용되고 있는데, 바이트 단위의 접근이 불가능하여 기록된 데이터를 주 메모리로 옮기지 않고 바로 실행할 수 있는 직접실행(eXcute In Place; 이하, XIP 라 칭함) 기능을 제공하지 못한다.
이에 따라, 통상적으로 NAND 플래시 메모리는 보조적인 데이터 저장 장치로 사용하고, XIP가 가능한 NOR 플래시 메모리에 시스템 부팅을 위한 부트 코드를 저장하였다.
도 1은 종래 휴대 단말기에서 일반적으로 사용되는 대용량 저장장치의 구성 도이다.
도 1을 참조하면, 상술한 바와 같이, NAND 플래시 메모리(200)는 보조적인 데이터 저장 장치로 사용되고, CPU(100)에서 시스템 부팅을 하기 위한 부트 코드 및 NAND 플래시 메모리를 저장장치로 인식하고 관리하는 소프트웨어는 NOR 플래시 메모리(300)에 저장된다.
DRAM(400)은 프로그램 수행 시 또는 시스템 동작 시 사용되는 메인 메모리로서 NAND 플래시를 관리하는 프로그램은 DRAM(400)으로 옮겨진 후 실행된다.
이러한 종래 대용량 저장장치의 구조에서는 프로그램 저장을 위해 고가 저용량의 NOR 플래시 메모리가 별도로 요구되는 문제점이 있다.
이러한 문제점을 해결하기 위해 국내특허출원 제10-2001-54988호에는 NAND 플래시 메모리에 부트 코드 등의 프로그램코드를 저장하고 프로그램 실행 시 해당 프로그램코드를 메인 메모리에 복사한 후 바이트 단위로 독출하여 프로그램을 실행하도록 하는 기술이 개시되어 있다.
그러나, 상기 기술은 시스템 부팅 시 요구되는 부트 코드를 실행시키기 위해서는 부트 코드를 메인 메모리에 옮겨 실행시켜야 하기 때문에 실행 시간이 지연되며, 메인 메모리에 옮겨진 부트 코드로 인해 메인 메모리에서 사용 가능한 저장공간이 줄어들게 되는 문제점이 있었다.
이러한 문제점을 해결하기 위해 국내등록특허 제10-493884호에는 소정의 저장 용량을 갖는 시리얼 플래시 컨트롤러 장치에서 시리얼 플래시 메모리에 접근하여 필요한 데이터가 속한 페이지 전체를 읽어들여 주 제어부로 요구된 데이터를 전 송하거나 실행시켜 시리얼 플래시 메모리에서의 XIP 기능 지원이 가능하도록 하는 기술이 개시되어 있다.
그러나, 상기 기술은 NAND 플래시 메모리를 NOR 플래시 메모리처럼 사용하여 단가 절감 및 실행속도 개선 측면에서 큰 장점이 있으나, 여전히 프로그램코드 저장을 위한 메모리와 대용량의 데이터를 저장하기 위한 스토리지용 메모리가 별개로 구성된다는 점에서는 종래 기술과 차이가 없는 문제점이 있다.
따라서, 프로그램코드와 대용량의 데이터를 하나의 메모리에 저장하여 사용할 수 있도록 하는 저장장치에 대한 요구가 높아지고 있는 실정이다.
본 발명은 상기와 같은 문제점을 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 하나의 NAND 플래시 메모리에 프로그램코드 실행을 위한 직접실행제어 영역과 대용량 저장매체로 사용되기 위한 스토리지 영역으로 분할하고 직접실행제어 기능과 스토리지 제어 기능을 중재 및 제어하는 제어부를 구현함으로써 통상의 NOR 플래시 메모리와 NAND 플래시 메모리의 기능을 하나의 NAND 플래시 메모리에서 구현할 수 있도록 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따르면, 프로그램코드가 저장되는 직접실행제어 영역과 대용량 데이터 저장용의 스토리지 영역으로 분할되어 있는 NAND 플래시 메모리 및 호스트로부터 임의 접근 요청이 있는 경우 직접실행제어 기능을 수행하여 상기 호스트가 상기 직접실행제어 영역을 임의 접근할 수 있도록 제어하고, 상기 호스트로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 상기 호스트가 상기 스토리지 영역을 블럭 단위로 접근할 수 있도록 제어하는 제어부를 포함하고, 상기 제어부는 NOR 인터페이스를 통해 상기 호스트와 접속되고, 상기 호스트로부터 임의 접근 요청이 있는 경우 직접실행제어를 통해 상기 호스트가 상기 직접실행제어 영역을 임의 접근할 수 있도록 제어하는 직접실행제어 메모리 관리부, 상기 호스트로부터 전송된 데이터 및 상기 직접실행제어 영역으로부터 수신된 데이터를 임시 저장하는 캐시부, 스토리지 인터페이스를 통해 상기 호스트와 접속되고, 상기 호스트로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 상기 호스트가 상기 스토리지 영역을 블럭 단위로 접근할 수 있도록 제어하는 스토리지 제어부, 상기 호스트로부터 전송된 데이터 및 상기 스토리지 영역으로부터 수신된 데이터를 임시 저장하는 디스크 버퍼부, 상기 호스트로부터 요청된 데이터 접근 방식에 따라 상기 직접실행제어 메모리 관리부와 스토리지 제어부를 선택적으로 구동하고, 전체 회로 동작을 제어하는 시스템 제어부 및 상기 시스템 제어부와 상기 NAND 플래시 메모리 사이에 개재되고, NAND 인터페이스 방식에 의해 상기 NAND 플래시 메모리를 제어하는 NAND 플래시 제어부를 포함하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치가 제공된다.
삭제
여기서, 상기 직접실행제어 메모리 관리부는 NOR 플래시 인터페이스 요청에 따른 동작을 지원하고 직접실행제어를 위한 메모리 관리 테이블을 생성 및 갱신하는 NOR 호스트 드라이버 및 호스트에서 요청된 접근 어드레스를 물리적 어드레스로 변환하고 손상 블록에 대한 메모리 관리 동작을 수행하는 직접실행제어 매니저를 포함하고, 상기 스토리지 제어부는 스토리지 관련 프로토콜을 관리하고 스토리지 관련 정보를 NAND 플래시에서 처리가능한 형태로 변환하는 스토리지 호스트 드라이버 및 호스트에서 요청된 접근 어드레스를 논리 단위 번호로 변환하고 손상 블록에 대한 메모리 관리 동작을 수행하는 스토리지 매니저를 포함하며, 상기 시스템 제어부는 상기 직접실행제어 메모리 관리부로부터 수신된 물리적 어드레스 및 상기 스토리지 제어부로부터 수신된 논리 단위 번호를 블럭 페이지 어드레스로 변환하여 상기 NAND 제어부로 전송한다.
또한, 상기 NAND 제어부는 요청된 물리적 어드레스 및 논리 단위 번호를 I/O 명령어와 블록 어드레스로 변환하고 NAND 플래시 메모리의 물리적 상태를 관리 및 제어하는 플래시 변환계층을 포함하는 것이 바람직하다.
상기 NOR 인터페이스 및 스토리지 인터페이스는 어드레스 라인의 일부, 데이터 라인, 출력 구동 라인 및 쓰기 구동라인을 공통으로 사용하는 것이 바람직하다.
또한, 상기 NOR 인터페이스 및 스토리지 인터페이스는 상기 호스트의 데이터 읽기 시간과 상기 NAND 플래시의 블록 단위 데이터 접근 시간의 차이를 해결하기 위해 대기 신호 라인을 더 포함하는 것이 보다 바람직하다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하기로 한다.
도 2a는 본 발명의 제 1 실시예에 따른 휴대 단말기용 대용량 저장장치의 구성도이다.
본 발명의 제 1 실시예에 따른 휴대 단말기용 대용량 저장장치는 CPU(10)와NAND 플래시 메모리(30) 간에 제어부(20)가 게재되고, 메인 메모리인 DRAM(35)이 CPU(10)와 직접 연결된 구성을 갖는다.
본 발명의 NAND 플래시 메모리(30)는 부트 코드 등의 프로그램코드가 저장된 직접실행제어 영역(이하 "XIP 영역"으로 칭함)과 대용량의 데이터를 저장하기 위한 스토리지 영역(33)으로 분할되어 있다. XIP 영역(31)과 스토리지 영역(33)의 분할 비율은 사용 목적이나 환경에 따라 가변될 수 있다.
제어부(20)는 CPU(10)로부터 임의 접근 요청이 있는 경우 직접실행제어(XIP) 기능을 수행하여 CPU(10)가 XIP 영역(31)을 임의 접근할 수 있도록 제어하고, CPU(10)로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 CPU(10)가 스토리지 영역(33)을 블럭 단위로 접근할 수 있도록 제어하는 것으로서, 세부적인 구성에 대해서는 도 5 및 도 6에서 상세하게 설명하기로 한다.
제어부(20)와 NAND 플래시 메모리(30)는 하나의 패키지 상에 탑재하여 멀티칩 패키지(MCP : MultiChip Package)의 형태로 사용되면 사용자의 입장에서 NAND 플래시 메모리(30)를 제어하기 위한 별도의 호스트 드라이버가 요구되지 않으므로 사용상의 편리함이 제공될 수 있다.
도 2b는 본 발명의 제 2 실시예에 따른 휴대 단말기용 대용량 저장장치의 구성도이다.
제 2 실시예는 NAND 플래시 메모리(30) 및 DRAM(35)이 제어부(20)를 통해 CPU(호스트 : 10)에 연결된 구조를 갖는다. 이러한 구조에서도 제어부(20), NAND 플래시 메모리(30) 및 DRAM(35)을 하나의 패키지 상에 탑재하여 멀티칩 패키지(MCP : MultiChip Package)의 형태로 사용되면 사용자의 입장에서 NAND 플래시 메모리(30)를 제어하기 위한 별도의 호스트 드라이버가 요구되지 않으므로 사용상의 편리함이 제공될 수 있다.
Figure 112006019876731-pat00001
도 3은 본 발명에 따른 인터페이스 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 본 발명에 따른 제어부(20)는 CPU(10)와의 인터페이스인 NOR 인터페이스(40), 스토리지 인터페이스(50) 및 NAND 플래시 메모리(30)와의 인터페이스인 NAND 인터페이스(60)를 구비하고 있다.
NOR 인터페이스(40)는 CPU(10)가 XIP 영역(31)에 저장되어 있는 프로그램코드를 접근하기 위한 인터페이스로서 XIP 기능 수행을 위한 칩 선택 포트(CS_XIP), 출력 제어 포트(OE), NAND 플래시 메모리(30)에 데이터를 기록하는 쓰기 제어 포트(WE), 판독 또는 기록할 어드레스 데이터가 입력되는 어드레스 포트(ADDR), 판독 또는 기록될 데이터가 입출력되는 데이터 포트(DQ), CPU(10)의 데이터 판독 시간과 NAND 플래시 메모리의 블록 단위 데이터 접근 시간의 차이를 해결하기 위해 CPU(10)로 대기신호를 전송하는 대기 포트(WAIT)를 포함하여 구성된다.
스토리지 인터페이스(50)는 CPU(10)가 스토리지 인터페이스 제어 기능 수행을 위한 칩 선택 포트(CS_IDE), DMA(Direct Memory Access) 기능을 위한 DMA 요청 포트(DREQ) 및 DMA 승인 포트(DACK) 외 다수의 포트를 포함하여 구성된다.
스토리지 인터페이스(50)로는 하드 디스크 인터페이스 방식인 IDE/ATA, SD 카드(Secure Digital Card)용 인터페이스, 멀티미디어 카드(MMC)용 인터페이스, 메모리 스틱용 인터페이스 등 다양한 방식의 대용량 스토리지 인터페이스가 적용될 수 있다. 본 실시예에서는 하드웨어 인터페이스 규격으로서 IDE(Intelligent Drive Electronics)를 사용하고 프로토콜 규격으로서 ATA(Advanced Technology Attachment)를 사용하는 하드 디스크 인터페이스인 IDE/ATA 방식이 사용되었다.
스토리지 인터페이스(50)는 NOR 인터페이스(40)의 포트 중 출력 제어 포트(OE), 쓰기 제어 포트(WE), 어드레스 포트(ADDR)의 일부 라인, 데이터 포트(DQ), 대기 포트(WAIT)를 공통으로 사용하여 접속 포트의 수를 감소시킴과 아울러 동작 효율을 향상시킬 수 있도록 하였다.
어드레스 포트의 경우 XIP 기능을 제공하기 위한 NOR 인터페이스(40)는 26개의 어드레스 라인을 가지나 IDE/ATA 인터페이스를 이용하는 스토리지 인터페이스(50)는 상기 어드레스 라인 중 3개의 라인(0 ~ 2)만을 사용하여 트랙, 섹터를 지정하여 주소 지정이 이루어진다.
NAND 인터페이스(60)는 통상의 NAND 플래시 메모리(30)를 접근하기 위한 인 터페이스로서 칩 선택 포트(CE), 어드레스, 데이터, 커맨드가 입출력되는 입출력 포트(I/O 0~7), 입출력 포트(I/O 0~7)를 통해 입력되는 커맨드를 래치하기 위한 커맨드 래치 구동 포트(CLE), 입출력 포트(I/O 0~7)를 통해 입력되는 어드레스를 래치하기 위한 어드레스 래치 구동 포트(ALE), 입출력 포트(I/O 0~7)를 통해 입력되는 데이터를 NAND 플래시 메모리(30)에 기록하기 위한 쓰기 구동 포트(WE), 입출력 포트(I/O 0~7)를 통해 출력되는 데이터를 CPU(10)로 전송하기 우한 읽기 구동 포트(RE) 및 현재 NAND 플래시 메모리(30)의 준비 상태를 나타내는 레디 앤 비지 포트(R/B)를 포함한다.
도 4는 본 발명에 따른 제어부(20)의 개략적인 구성을 도시한 계층도이고, 도 5는 본 발명에 따른 제어부(20)의 세부적인 내부 구성도이다.
도면을 참조하면, 제어부(20)는 내부 클럭을 발생시키는 내부 클럭 발생부(21), XIP 메모리 관리부(22), 캐시부(23), 시스템 제어부(24), 스토리지 제어부(25), 디스크 버퍼부(26), NAND 제어부(27), 플래시 매니저(28)을 포함하여 구성된다.
XIP 메모리 관리부(22)는 NOR 인터페이스(40)를 통해 CPU(10)와 접속되고, CPU(10)로부터 임의 접근 요청이 있는 경우 직접실행제어를 통해 XIP 영역(31)을 임의 접근할 수 있도록 제어하는 것이다.
XIP 메모리 관리부(22)는 칩 선택 신호(nCS_XIP)에 의해 구동되고 어드레스 포트(ADDR)를 통해 어드레스 데이터가 입력되면 이를 물리적 어드레스로 변환하여 시스템 제어부(24)로 전송한다. 도 4에 도시된 바와 같이, XIP 메모리 관리부(22)는 직접실행을 제어하기 위한 XIP 호스트 드라이버(70) 및 XIP 매너저(75)가 소프트웨어적으로 내장되거나 칩에 하드 와이어링되어 있다. XIP 호스트 드라이버(70)는 NOR 플래시 인터페이스 요청에 따른 동작(읽기, 쓰기, 삭제 등)을 지원하고 직접실행제어를 위한 메모리 관리 테이블을 생성 및 관리하기 위한 프로그램이다. XIP 매니저(75)는 요청된 어드레스를 물리적 어드레스로 변환하고 손상 블록(Bad Block) 발생 시 XIP 메모리 관리부(22)의 동작을 제어하며, NAND 플래시의 종류에 따른 제어 및 관리 동작을 수행한다. 또한, XIP 매니저(75)는 스토리지 매니저(85)와 정보 교환을 통해 우선순위를 결정하는 기능도 수행한다.
XIP 메모리 관리부(22)는 NAND 플래시 메모리(30)의 XIP 영역(31)으로부터 독출된 블럭 단위의 데이터를 캐시부(23)에 가져다 놓은 후 실행에 필요한 프로그램코드만을 독출하여 메인 메모리인 DRAM(35)으로 전송한다. XIP 메모리 관리부(22)는 NAND 플래시 메모리(30)의 XIP 영역(31)으로부터 독출되어 현재 캐시부(23)에 저장되어 있는 데이터에 대한 저장정보 및 데이터를 특정 장소에 기록하였다가 동일한 데이터가 요구되는 경우 캐시부(23)에 저장되어 있는 데이터를 DRAM(35)으로 제공함으로써 데이터 액세스 시간을 단축시킬 수 있게 된다.
스토리지 제어부(25)는 스토리지 인터페이스(40)를 통해 CPU(10)와 접속되고, CPU(10)로부터 블럭 단위 데이터 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 스토리지 영역(33)을 블럭 단위로 접근할 수 있도록 제어하는 것이다. 스토리지 제어부(25)는 칩 선택 신호(nCS_IDE)에 의해 구동되고 어드레스 라인 중 3개의 라인을 통해 어드레스 데이터가 입력되면 이를 논리 단위 번호(LUN : Logical Unit Number)로 변환하여 시스템 제어부(24)로 전송한다.
도 4에 도시된 바와 같이, 스토리지 제어부(25)는 스토리지 인터페이스 제공을 위한 스토리지 호스트 드라이버(80) 및 스토리지 매너저(85)가 소프트웨어적으로 내장되거나 칩에 하드 와이어링되어 있다. 스토리지 호스트 드라이버(80)는 스토리지 관련 프로토콜을 관리지원 및 해석하고 인터럽트 관리 및 스토리지 관련 정보를 NAND 플래시에 적합한 데이터 형태로 변환하기 위한 프로그램이다. 스토리지 매니저(85)는 요청된 어드레스를 논리 단위 번호로 변환하고 손상 블록(Bad Block)에 대한 관리 동작을 수행하며, 긴급 전원차단에 따른 데이터 보호 관리, NAND 플래시의 종류에 따른 제어 및 관리 동작 등을 수행한다. 또한, 스토리지 매니저(85)는 XIP 매니저(75)와 정보 교환을 통해 우선순위를 결정하는 기능도 수행한다.
스토리지 제어부(25)는 NAND 플래시 메모리(30)의 스토리지 영역(33)으로부터 독출된 블럭 단위의 데이터를 디스크 버퍼부(26)에 임시 저장하였다가 CPU(10)로 전송한다.
시스템 제어부(24)는 CPU(10)로부터 요청된 데이터 접근 방식에 따라 XIP 메모리 관리부(22)와 스토리지 제어부(25)를 선택적으로 구동하고, 전체 회로 동작을 제어하는 것이다. 시스템 제어부(24)는 XIP 메모리 관리부(22)로부터 수신된 물리 적 어드레스 및 스토리지 제어부(25)로부터 수신된 논리 단위 번호를 NAND 제어부(27)에서 처리 가능한 블럭 페이지 어드레스로 변환하여 NAND 제어부(27)로 전송함으로써 NAND 플래시 메모리(33)를 NOR 인터페이스와 스토리지 인터페이스의 두 가 지 인터페이스에서 동시에 사용가능하도록 할 수 있다.
한편, 시스템 제어부(24)는 캐시부(23)에서 출력되는 데이터 라인과 디스크 버퍼부(26)에서 출력되는 데이터 라인이 입력되는 디멀티플렉서(29)로 제어신호를 인가하여 데이터를 선택적으로 출력시킨다. 예를 들면, 시스템 제어부(24)의 제어신호가 "0"인 경우에는 캐시부(23)측의 데이터를 선택적으로 출력하고, 제어신호가 "1"인 경우에는 디스크 버퍼부(26)측의 데이터를 선택적으로 출력하도록 제어할 수 있다.
또한, 시스템 제어부(24)는 대기 신호(nWAIT)를 출력하여 타이밍을 조절하며, 이에 대해서는 도 6에서 설명하기로 한다.
NAND 제어부(27)는 시스템 제어부(24)와 NAND 플래시 메모리(30) 사이에 개재되고, NAND 인터페이스 방식에 의해 NAND 플래시 메모리(30)를 제어하는 부분이다. NAND 제어부(27)는 시스템 제어부(24)로부터 수신된 블럭 페이지 어드레스에 기초하여 NAND 플래시 메모리(30)로부터 데이터를 독출하거나 데이터를 기록하는 기능을 수행한다.
도 4에 도시된 바와 같이, NAND 제어부(27)는 NAND 플래시 메모리(30)를 관리 및 제어하기 위한 플래시 변환계층(FTL : Flash Translation Layer)(90)이 내장되거나 하드 와이어링되어 있다.
플래시 변환계층(90)은 요청되는 물리적 어드레스 및 논리 단위 번호를 I/O 명령어와 블록 어드레스로 변환하고 손상 블록 관리를 위한 정보 유지 관리 기능을 수행한다. 또한, 플래시 변환계층(90)은 NAND 플래시의 판독, 프로그래밍 및 삭제 시 동작을 지정하고 NAND 플래시의 물리적 상태를 저장 및 관리제어함으로써 손상 블록으로부터 사용자 데이터를 보호한다.
도 6은 본 발명에 의한 제어부의 신호 파형도이다.
일반적인 NAND 플래시 메모리(30)는 블록 단위의 데이터 읽기를 하는 반면 CPU(10)의 코드는 그 단위가 작아 서로 간의 시간 차이가 발생하게 되는데 이를 해결하기 위해 대기 신호가 제공된다(도 6의 파형도에서 Wait). 이는 CPU(10)의 명령어 코드 실행시 대기 시간없이 코드읽기를 하는 경우에 메모리 장치에서 발생하는 대기 신호에 의해 CPU(10)의 코드 실행 대기를 유도한다.
만일 CPU(10)내에 코드 수행을 위한 메모리 뱅크에서 대기 신호를 받을 수 없는 경우라면 이 신호는 CPU(10)에 예외처리 신호로 사용이 될 수 있다.
상기와 같은 본 발명에 따르면, 하나의 NAND 플래시 메모리에 프로그램코드 실행을 위한 직접실행제어 영역과 대용량 저장매체로 사용되기 위한 스토리지 영역으로 분할하고 직접실행제어 기능과 스토리지 제어 기능을 중재 및 제어하는 제어부를 구현함으로써 통상의 NOR 플래시 메모리와 NAND 플래시 메모리의 기능을 하나의 NAND 플래시 메모리에서 구현할 수 있는 효과가 있다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능 하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.

Claims (6)

  1. 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치에 있어서,
    프로그램코드가 저장되는 직접실행제어 영역과 대용량 데이터 저장용의 스토리지 영역으로 분할되어 있는 NAND 플래시 메모리; 및
    호스트로부터 임의 접근 요청이 있는 경우 직접실행제어 기능을 수행하여 상기 호스트가 상기 직접실행제어 영역을 임의 접근할 수 있도록 제어하고, 상기 호스트로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 상기 호스트가 상기 스토리지 영역을 블럭 단위로 접근할 수 있도록 제어하는 제어부를 포함하고,
    상기 제어부는
    NOR 인터페이스를 통해 상기 호스트와 접속되고, 상기 호스트로부터 임의 접근 요청이 있는 경우 직접실행제어를 통해 상기 호스트가 상기 직접실행제어 영역을 임의 접근할 수 있도록 제어하는 직접실행제어 메모리 관리부, 상기 호스트로부터 전송된 데이터 및 상기 직접실행제어 영역으로부터 수신된 데이터를 임시 저장하는 캐시부, 스토리지 인터페이스를 통해 상기 호스트와 접속되고, 상기 호스트로부터 블럭 단위 접근 요청이 있는 경우 스토리지 인터페이스 기능을 수행하여 상기 호스트가 상기 스토리지 영역을 블럭 단위로 접근할 수 있도록 제어하는 스토리지 제어부, 상기 호스트로부터 전송된 데이터 및 상기 스토리지 영역으로부터 수신된 데이터를 임시 저장하는 디스크 버퍼부, 상기 호스트로부터 요청된 데이터 접근 방식에 따라 상기 직접실행제어 메모리 관리부와 스토리지 제어부를 선택적으로 구동하고, 전체 회로 동작을 제어하는 시스템 제어부 및 상기 시스템 제어부와 상기 NAND 플래시 메모리 사이에 개재되고, NAND 인터페이스 방식에 의해 상기 NAND 플래시 메모리를 제어하는 NAND 플래시 제어부를 포함하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 직접실행제어 메모리 관리부는 NOR 플래시 인터페이스 요청에 따른 동작을 지원하고 직접실행제어를 위한 메모리 관리 테이블을 생성 및 갱신하는 NOR 호스트 드라이버 및 호스트에서 요청된 접근 어드레스를 물리적 어드레스로 변환하고 손상 블록에 대한 메모리 관리 동작을 수행하는 직접실행제어 매니저를 포함하고,
    상기 스토리지 제어부는 스토리지 관련 프로토콜을 관리하고 스토리지 관련 정보를 NAND 플래시에서 처리가능한 형태로 변환하는 스토리지 호스트 드라이버 및 호스트에서 요청된 접근 어드레스를 논리 단위 번호로 변환하고 손상 블록에 대한 메모리 관리 동작을 수행하는 스토리지 매니저를 포함하며,
    상기 시스템 제어부는 상기 직접실행제어 메모리 관리부로부터 수신된 물리적 어드레스 및 상기 스토리지 제어부로부터 수신된 논리 단위 번호를 블럭 페이지 어드레스로 변환하여 상기 NAND 제어부로 전송하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치.
  4. 제 1 항에 있어서,
    상기 NAND 제어부는 요청된 물리적 어드레스 및 논리 단위 번호를 I/O 명령어와 블록 어드레스로 변환하고 NAND 플래시 메모리의 물리적 상태를 관리 및 제어하는 플래시 변환계층을 포함하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치.
  5. 제 1 항에 있어서,
    상기 NOR 인터페이스 및 스토리지 인터페이스는 어드레스 라인의 일부, 데이터 라인, 출력 구동 라인 및 쓰기 구동라인을 공통으로 사용하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치.
  6. 제 1 항에 있어서,
    상기 NOR 인터페이스 및 스토리지 인터페이스는 상기 호스트의 데이터 읽기 시간과 상기 NAND 플래시의 블록 단위 데이터 접근 시간의 차이를 해결하기 위해 대기 신호 라인을 더 포함하는 것을 특징으로 하는 직접실행제어 기능과 스토리지 기능이 복합된 대용량 저장장치.
KR1020060025969A 2005-10-27 2006-03-22 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치 KR100610647B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008537574A JP2011517789A (ja) 2005-10-27 2006-08-17 直接実行制御機能とストレージ機能が複合された大容量保存装置
US12/083,328 US20090235013A1 (en) 2005-10-27 2006-08-17 Mass Storage Device Having Both Xip Function and Storage Function
PCT/KR2006/003226 WO2007049850A1 (en) 2005-10-27 2006-08-17 A mass storage device having both xip function and storage function
TW095134443A TWI302707B (en) 2005-10-27 2006-09-18 Mass storage device having both xip function and storage function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050101570 2005-10-27
KR1020050101570A KR20050107369A (ko) 2005-10-27 2005-10-27 모바일 기기를 위한 코드 직접 수행기능을 갖는 대용량저장장치 및 제어 방법

Publications (1)

Publication Number Publication Date
KR100610647B1 true KR100610647B1 (ko) 2006-08-09

Family

ID=37185211

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050101570A KR20050107369A (ko) 2005-10-27 2005-10-27 모바일 기기를 위한 코드 직접 수행기능을 갖는 대용량저장장치 및 제어 방법
KR1020060025969A KR100610647B1 (ko) 2005-10-27 2006-03-22 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050101570A KR20050107369A (ko) 2005-10-27 2005-10-27 모바일 기기를 위한 코드 직접 수행기능을 갖는 대용량저장장치 및 제어 방법

Country Status (5)

Country Link
US (1) US20090235013A1 (ko)
JP (1) JP2011517789A (ko)
KR (2) KR20050107369A (ko)
CN (1) CN101297276A (ko)
TW (1) TWI302707B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952956B2 (en) 2008-04-08 2011-05-31 Samsung Electronics Co., Ltd. Variable resistance memory device and system
US8194492B2 (en) 2008-04-08 2012-06-05 Samsung Electronics Co., Ltd. Variable resistance memory device and system
US8218379B2 (en) 2007-12-27 2012-07-10 Samsung Electronics Co., Ltd. Semiconductor device having resistance based memory array, method of operation, and systems associated therewith

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
KR101128255B1 (ko) * 2006-03-21 2012-03-23 엘지전자 주식회사 컴퓨터 시스템의 스토리지 제어장치
JP5075761B2 (ja) * 2008-05-14 2012-11-21 株式会社日立製作所 フラッシュメモリを用いたストレージ装置
TWI401527B (zh) * 2009-07-29 2013-07-11 Altek Corp Personalized safety shutter value setting method and recording medium
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
GB2483167B (en) 2010-08-27 2013-05-29 Fxi Technologies As Storage device with separate application and interface processors
US9021182B2 (en) * 2010-10-03 2015-04-28 Winbond Electronics Corporation Flash memory for code and data storage
KR20120119092A (ko) * 2011-04-20 2012-10-30 삼성전자주식회사 반도체 메모리 시스템 및 이의 구동 방법
TWI490863B (zh) * 2011-11-21 2015-07-01 Winbond Electronics Corp 用於代碼和資料存儲的快閃記憶體
CN103151066B (zh) * 2011-12-06 2016-08-03 华邦电子股份有限公司 用于代码和数据存储的闪存
US9367471B2 (en) 2012-09-10 2016-06-14 Apple Inc. Fetch width predictor
JP2014182449A (ja) * 2013-03-18 2014-09-29 Toshiba Corp メモリコントローラ
TWI609263B (zh) * 2013-08-16 2017-12-21 司固科技公司 可變大小快閃轉變層
US10691838B2 (en) * 2014-06-20 2020-06-23 Cypress Semiconductor Corporation Encryption for XIP and MMIO external memories
CN104679609B (zh) * 2015-02-11 2017-12-15 北京配天技术有限公司 数控系统
US10971241B2 (en) 2017-01-30 2021-04-06 Toshiba Memory Corporation Performance based method and system for patrolling read disturb errors in a memory unit
CN111709039B (zh) * 2020-05-12 2023-04-28 杭州寰星电子科技有限公司 一种XIP方式运行Flash中加密程序的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
US5860083A (en) * 1996-11-26 1999-01-12 Kabushiki Kaisha Toshiba Data storage system having flash memory and disk drive
KR20020047199A (ko) * 2000-07-31 2002-06-21 메르기 아리예 비휘발성 메모리가 데이터 저장/처리 디바이스로서동작하면서 코드를 실행할 수 있게 하는 방법 및 시스템
KR20030014127A (ko) * 2001-08-06 2003-02-15 엠-시스템스 플래쉬 디스크 파이오니어스 리미티드 신규한 플래시 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778766B2 (ja) * 1992-09-25 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
TWI228220B (en) * 2002-03-08 2005-02-21 Samsung Electronics Co Ltd System boot using NAND flash memory and method thereof
KR100493884B1 (ko) * 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
KR100562906B1 (ko) * 2003-10-08 2006-03-21 삼성전자주식회사 시리얼 플래시 메모리에서의 ｘｉｐ를 위한 우선순위기반의 플래시 메모리 제어 장치 및 이를 이용한 메모리관리 방법, 이에 따른 플래시 메모리 칩
JP4357331B2 (ja) * 2004-03-24 2009-11-04 東芝メモリシステムズ株式会社 マイクロプロセッサブートアップ制御装置、及び情報処理システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
US5860083A (en) * 1996-11-26 1999-01-12 Kabushiki Kaisha Toshiba Data storage system having flash memory and disk drive
KR20020047199A (ko) * 2000-07-31 2002-06-21 메르기 아리예 비휘발성 메모리가 데이터 저장/처리 디바이스로서동작하면서 코드를 실행할 수 있게 하는 방법 및 시스템
KR20030014127A (ko) * 2001-08-06 2003-02-15 엠-시스템스 플래쉬 디스크 파이오니어스 리미티드 신규한 플래시 메모리 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020047199 *
1020030014127 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8218379B2 (en) 2007-12-27 2012-07-10 Samsung Electronics Co., Ltd. Semiconductor device having resistance based memory array, method of operation, and systems associated therewith
US8254158B2 (en) 2007-12-27 2012-08-28 Samsung Electronics Co., Ltd. Semiconductor device having resistance based memory array and method of operation associated therewith
US7952956B2 (en) 2008-04-08 2011-05-31 Samsung Electronics Co., Ltd. Variable resistance memory device and system
US8194492B2 (en) 2008-04-08 2012-06-05 Samsung Electronics Co., Ltd. Variable resistance memory device and system

Also Published As

Publication number Publication date
US20090235013A1 (en) 2009-09-17
JP2011517789A (ja) 2011-06-16
TW200723281A (en) 2007-06-16
KR20050107369A (ko) 2005-11-11
TWI302707B (en) 2008-11-01
CN101297276A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100610647B1 (ko) 직접실행제어 기능과 스토리지 기능이 복합된 대용량저장장치
US9229655B2 (en) Controller and method for performing background operations
US8489803B2 (en) Efficient use of flash memory in flash drives
JP4777263B2 (ja) マスストレージアクセラレータ
US8966231B2 (en) Modifying commands
US7519754B2 (en) Hard disk drive cache memory and playback device
KR101969883B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US20180275921A1 (en) Storage device
KR100794312B1 (ko) 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템
JP5836903B2 (ja) 情報処理装置
TWI626540B (zh) 一般及垃圾回收的資料存取方法以及使用該方法的裝置
CN114253461A (zh) 混合通道存储设备
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
JP2001344148A (ja) ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法
WO2007049850A1 (en) A mass storage device having both xip function and storage function
CN114253462A (zh) 提供混合通道存储设备的方法
KR20100128120A (ko) 데이터 저장 장치 및 그것의 데이터 저장 방법
CN213338708U (zh) 一种控制部件及存储设备
KR20190066918A (ko) 반도체 장치
KR101995034B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20240241657A1 (en) Storage device and method of operating the same
KR20230063857A (ko) 스토리지 장치 및 전자 장치
KR20240006932A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR20240112595A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee