KR20230063857A - 스토리지 장치 및 전자 장치 - Google Patents

스토리지 장치 및 전자 장치 Download PDF

Info

Publication number
KR20230063857A
KR20230063857A KR1020220131883A KR20220131883A KR20230063857A KR 20230063857 A KR20230063857 A KR 20230063857A KR 1020220131883 A KR1020220131883 A KR 1020220131883A KR 20220131883 A KR20220131883 A KR 20220131883A KR 20230063857 A KR20230063857 A KR 20230063857A
Authority
KR
South Korea
Prior art keywords
memory
data
host
storage device
read
Prior art date
Application number
KR1020220131883A
Other languages
English (en)
Inventor
박이령
이동섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US17/979,189 priority Critical patent/US20230136664A1/en
Publication of KR20230063857A publication Critical patent/KR20230063857A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술의 실시 예에 따른 스토리지 장치는, 메모리 장치; 및 외부로부터 상기 메모리 장치에 대한 쓰기 커맨드 및 상기 외부에 위치하는 외부 메모리 장치 내의 어드레스 정보를 수신하고, 상기 어드레스 정보를 기초로 상기 외부로부터 쓰기 데이터를 획득하는 메모리 컨트롤러;를 포함하고, 상기 메모리 컨트롤러는, 상기 쓰기 커맨드에 응답하여 상기 메모리 장치에 상기 쓰기 데이터를 저장하고, 상기 메모리 장치에 상기 쓰기 데이터 중 일부의 저장을 실패하면, 상기 쓰기 데이터 중 일부를 상기 외부로부터 다시 획득하고, 상기 메모리 장치에 상기 쓰기 데이터의 저장을 완료하면, 상기 쓰기 커맨드에 대한 응답을 상기 외부에 제공할 수 있다.

Description

스토리지 장치 및 전자 장치{STORAGE DEVICE AND ELECTRONIC DEVICE}
본 발명은 스토리지 장치 및 전자 장치에 관한 것이다.
디램과 같은 휘발성　메모리　소자들은 전원이 꺼짐과 동시에 저장된 정보가 모두 날라가지만 비휘발성　메모리　소자는 전원이 꺼져도 정보를 담고 있다. 따라서, 비휘발성　메모리　소자는 일정량의 정보를 기억해 놓고 작업을 해야 하는 휴대용 디지털 제품의 필수품이다. 예를 들어, 디램을 쓰는 PC의 경우, 작업을 하다가 전원을 꺼야 할 경우는 필요한 정보를 하드 디스크에 저장해 둬야 한다. 그런데 '작고 가벼움'을 경쟁력으로 삼는 휴대용 제품에선 '덩치'가 큰 하드 디스크를 쓸 수 없다. 이로 인해, 최근에는 비휘발성　메모리의 경쟁력이 곧　모바일　제품(메모리　카드, 디지털 카메라, 보이스/오디오 리코더, 네트워킹 및 셀룰러 폰 등)의 경쟁력으로 이어지고 있다.
이와 같은 비휘발성 메모리에 대한 요구에 맞춰, 이에 최적화된 메모리 컨트롤러가 요구되며, 특히 비휘발성 메모리를 포함하는 저장 장치의 성능 및 전력 효율을 보다 향상시키고, 면적을 보다 감소시킬 수 있는 메모리 컨트롤러가 요구된다.
본 발명의 실시 예는 스토리지 장치의 성능 및 전력 효율을 보다 향상시키고, 면적을 보다 감소시킬 수 있는 스토리지 장치 및 전자 장치를 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는, 메모리 장치; 및 외부로부터 상기 메모리 장치에 대한 쓰기 커맨드 및 상기 외부에 위치하는 외부 메모리 장치 내의 어드레스 정보를 수신하고, 상기 어드레스 정보를 기초로 상기 외부로부터 쓰기 데이터를 획득하는 메모리 컨트롤러;를 포함하고, 상기 메모리 컨트롤러는, 상기 쓰기 커맨드에 응답하여 상기 메모리 장치에 상기 쓰기 데이터를 저장하고, 상기 메모리 장치에 상기 쓰기 데이터 중 일부의 저장을 실패하면, 상기 쓰기 데이터 중 일부를 상기 외부로부터 다시 획득하고, 상기 메모리 장치에 상기 쓰기 데이터의 저장을 완료하면, 상기 쓰기 커맨드에 대한 응답을 상기 외부에 제공할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 메모리 장치; 및 외부로부터 상기 메모리 장치에 대한 리드 커맨드 및 상기 외부에 위치하는 외부 메모리 장치 내의 어드레스 정보를 수신하고, 상기 리드 커맨드에 응답하여 상기 메모리 장치로부터 리드 데이터를 리드하는 메모리 컨트롤러;를 포함하고, 상기 메모리 컨트롤러는, 상기 어드레스 정보를 기초로 상기 리드 데이터를 상기 외부에 제공하며, 상기 외부에 대한 상기 리드 데이터 중 일부의 제공을 실패하면, 상기 리드 데이터 중 일부를 상기 메모리 장치로부터 다시 리드하고, 상기 외부에 상기 리드 데이터의 제공을 완료하면, 상기 리드 커맨드에 대한 응답을 상기 외부에 제공할 수 있다.
본 발명의 실시 예에 따른 전자 장치는, 호스트 메모리 및 호스트 메모리를 제어하는 호스트 컨트롤러를 포함하는 호스트 장치; 및 메모리 장치 및 상기 호스트 장치로부터 상기 메모리 장치에 대한 커맨드와 상기 호스트 메모리 내의 어드레스 정보를 수신하고, 상기 어드레스 정보를 기초로 상기 호스트 메모리에 액세스하며, 상기 커맨드에 대응되는 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 스토리지 장치;를 포함하고, 상기 메모리 컨트롤러는, 상기 동작을 수행하도록 데이터를 출력하며, 상기 데이터 중 일부의 출력을 실패하면, 상기 데이터 중 일부를 다시 획득하고, 상기 데이터의 출력을 완료하면, 상기 커맨드에 대한 응답을 상기 호스트 장치에 제공할 수 있다.
본 기술에 따르면 스토리지 장치의 성능 및 전력 효율을 보다 향상시키고, 면적을 보다 감소시킬 수 있는 스토리지 장치 및 전자 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 호스트 장치를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 스토리지 장치의 관점에서 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 호스트 장치의 관점에서 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 스토리지 장치의 관점에서 설명하기 위한 순서도이다.
도 9는 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 호스트 장치의 관점에서 설명하기 위한 순서도이다.
도 10은 본 발명의 실시 예에 따른 전자 장치의 데이터 송수신 과정을 설명하기 위한 순서도이다.
도 11은 본 발명의 실시 예에 따른 전자 장치의 데이터 송수신 과정을 설명하기 위한 도면이다.
도 12는 종래의 전자 장치의 응답 제공 시점을 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 전자 장치의 응답 제공 시점을 설명하기 위한 도면이다.
도 14는 종래의 전자 장치를 설명하기 위한 도면이다.
도 15는 본 발명의 다른 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 전자 장치는 스토리지 장치(50) 및 호스트 장치(400)를 포함할 수 있다.
스토리지 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다. 또는 스토리지 장치(50)는 서버, 데이터 센터 등과 같이 한 곳에 고용량의 데이터를 저장하는 호스트 장치(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트 장치(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, NVMe(non-volatile memory express) 저장 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 각 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)로는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND flash memory), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등과 같은 다양한 메모리 장치들이 적용될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트 장치(400)와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
메모리 컨트롤러(200)는 요청에 대한 동작이 수행될 어드레스 정보 및 호스트 장치(400) 내의 어드레스 정보를 호스트 장치(400)로부터 수신할 수 있다. 실시 예에서, 메모리 컨트롤러(200)는 호스트 장치(400)로부터 동작이 수행될 논리 어드레스(Logical Address, LA)를 입력 받고, 논리 어드레스를 데이터가 저장될 또는 데이터를 리드할 메모리 장치(100) 내의 메모리 셀들의 주소를 나타내는 물리 어드레스(Physical Address, PA)로 변환할 수 있다. 또한, 실시 예에서, 메모리 컨트롤러(200)는 호스트 장치(400)로부터 수신한 호스트 장치(400) 내의 어드레스 정보를 기초로 호스트 장치(400) 내의 특정 위치에 액세스하여 특정 위치로부터 데이터를 수신하거나, 특정 위치에 데이터를 저장할 수 있다.
메모리 컨트롤러(200)는 호스트 장치(400)의 요청(request) 또는 커맨드(command)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 본 명세서에서 스토리지 장치(50) 및 호스트 장치(400)간에 전달되는 요청(request) 또는 커맨드(command)는 동일한 의미로 사용될 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트 장치(400)의 요청(request)에 따른 프로그램 동작, 리드 동작 또는 소거 동작 등이 메모리 장치(100)에 대하여 완료된 후에 호스트 장치(400)의 요청에 대한 응답을 호스트 장치(400)에 제공할 수 있다. 즉, 메모리 장치(100)에 대한 동작이 완료되기 전까지 메모리 컨트롤러(200)는 호스트 장치(400)의 요청에 대한 응답을 호스트 장치(400)에 제공하지 않을 수 있다. 만약 메모리 컨트롤러(200)가 메모리 장치(100)에 데이터를 저장 중 페일이 발생하였다면, 페일이 발생한 데이터를 호스트 장치(400)에 다시 요청할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트 장치(400)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection) 등을 수행하는데 수반되는 프로그램 동작, 리드 동작 및 소거 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다.
호스트 장치(400)는 호스트 메모리(410) 및 호스트 컨트롤러(420)를 포함할 수 있다.
호스트 장치(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
호스트 메모리(410)는 호스트 컨트롤러(420)로부터 스토리지 장치(50)로 전송될 커맨드, 데이터 등을 임시로 저장하도록 구성될 수 있다. 또한, 호스트 메모리(410)는 스토리지 장치(50)로부터 수신된 응답(response)을 임시로 저장하도록 구성될 수 있다. 호스트 메모리(410)는 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM) 또는 정적 랜덤 액세스 메모리(static random access memory, SRAM) 등과 같은 랜덤 액세스 메모리일 수 있으나, 특별히 이에 한정되는 것은 아니다. 예로서, 호스트 메모리(410)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 다양한 불휘발성 메모리들을 포함할 수 있다. 호스트 메모리(410)는 호스트 컨트롤러(420)뿐 아니라, 스토리지 장치(50)의 메모리 컨트롤러(200)에 의해 액세스될 수 있다. 호스트 메모리(410)의 일부 영역은 메모리 컨트롤러(200)가 버퍼 메모리로 활용 가능한 호스트 버퍼 메모리 영역(미도시)일 수 있다. 호스트 메모리(410)는 메모리 장치(100)에 저장될 데이터 또는 메모리 장치(100)로부터 리드한 데이터를 임시 저장할 수 있다.
호스트 컨트롤러(420)는 호스트 장치(400)의 제반 동작을 제어하도록 구성될 수 있다. 도 1에 도시하지는 않았으나, 호스트 컨트롤러(420)는 하나 이상의 CPU(central processing unit)들을 포함할 수 있다.
호스트 컨트롤러(420)는 스토리지 장치(50)에 제공될 커맨드를 생성할 수 있으며, 생성된 커맨드를 스토리지 장치(50)에 직접 제공하거나, 생성된 커맨드를 호스트 메모리(410)에 저장 후, 스토리지 장치(50)에게 생성된 커맨드를 수신할 것을 요청할 수 있다. 호스트 컨트롤러(420)는 스토리지 장치(50)에 요청에 대한 동작이 수행될 어드레스 정보 및 호스트 장치(400) 내의 어드레스 정보를 커맨드와 함께 제공할 수 있다.
또한, 호스트 컨트롤러(420)는 호스트 메모리에 액세스하여, 데이터를 저장하거나, 리드하거나 또는 소거할 수 있다. 호스트 컨트롤러(420)는 쓰기 요청에 대한 응답을 스토리지 장치(50)로부터 수신하면, 호스트 메모리(410) 내에 저장된 쓰기 데이터, 즉 스토리지 장치(50)에 쓰기 요청과 함께 제공된 쓰기 데이터를 호스트 메모리(410) 내에서 소거할 수 있다.
메모리 장치(100) 내에 쓰기 데이터 중 일부의 저장이 페일되었다면, 호스트 장치(400)는 호스트 메모리(410)에 저장된 페일된 쓰기 데이터를 스토리지 장치(50)에 다시 제공할 수 있다. 여기서, 스토리지 장치(50)는 호스트 장치(400)에 페일된 쓰기 데이터를 제공할 것을 요청함으로써, 호스트 장치(400)가 요청에 응답하여 페일된 쓰기 데이터를 제공할 수도 있으며, 스토리지 장치(50)가 호스트 메모리(410) 내에 직접 액세스하여 페일된 쓰기 데이터를 획득할 수도 있다.
호스트 메모리(410) 내에 리드 요청에 따른 리드 데이터 중 일부의 저장이 페일되었다면, 호스트 장치(400)는 페일된 리드 데이터를 스토리지 장치(50)로부터 다시 수신할 수 있다. 여기서, 호스트 장치(400)는 스토리지 장치(50)에 페일된 리드 데이터를 제공할 것을 요청함으로써, 스토리지 장치(50)가 요청에 응답하여 페일된 리드 데이터를 제공할 수도 있으며, 스토리지 장치(50)가 호스트 메모리(410) 내에 저장이 페일된 리드 데이터를 스스로 인지하여 페일된 리드 데이터를 다시 제공할 수도 있다.
도 2는 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 스토리지 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
메모리 컨트롤러(200)는 호스트 인터페이스(210), 메모리 인터페이스(230) 및 레이어 변환부(220)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(400)와의 인터페이스를 관리하는 호스트 인터페이스 레이어(Host Interface Layer, HIL)에 대응되는 펌웨어 및 이를 구현하기 위한 하드웨어로 구성될 수 있다. 호스트 인터페이스(210)는 호스트 장치(400)와 통신할 수 있다. 호스트 인터페이스(210)는 호스트 장치(400)로부터 수신한 요청들을 레이어 변환부(220)에 제공할 수 있다. 호스트 인터페이스(210)는 호스트 장치(400)로부터 수신한 요청들의 수행 결과를 호스트 장치(400)에 제공할 수 있다. 호스트 인터페이스(210)는 호스트 장치(400) 내의 호스트 메모리(410)에 직접 액세스할 수 있다.
메모리 인터페이스(230)는 메모리 장치(100)와의 인터페이스를 관리하는 메모리 인터페이스 레이어(Memory Interface Layer, MIL)에 대응되는 펌웨어 및 이를 구현하기 위한 하드웨어로 구성될 수 있다. 메모리 인터페이스(230)는 메모리 장치(100)와 통신할 수 있다. 메모리 인터페이스(230)는 레이어 변환부(220)로부터 수신된 요청들에 대응하는 커맨드들을 메모리 장치(100)로 제공할 수 있다. 메모리 인터페이스(230)는 메모리 장치가 수행한 커맨드들의 결과를 수신할 수 있다. 일 실시 예에서, 메모리 인터페이스(230)는 필요에 따라 호스트 인터페이스(210)를 거치지 않고 직접 호스트 장치(400) 내의 호스트 메모리(410)에 액세스할 수 있다.
레이어 변환부(220)는 플래시 변환 레이어(Flash Translation Layer, FTL)와 같이 호스트 인터페이스 레이어와 메모리 인터페이스 레이어 간의 변환을 관리하는 변환 레이어에 대응되는 펌웨어 및 이를 구현하기 위한 하드웨어로 구성될 수 있다. 레이어 변환부(220)는 호스트 장치(400)로부터의 요청(request)에 포함된 논리 어드레스(Logical Address)를 물리 어드레스(Physical Address)로 변환할 수 있다. 실시 예에서, 물리 어드레스(Physical Address)는 플래시 메모리 장치에 포함된 특정 메모리 영역을 지시하는 주소일 수 있다.
또한, 메모리 컨트롤러(200)는 버스(240)를 포함할 수 있으며, 버스(240)는 메모리 컨트롤러(200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
실시 예에서, 호스트 인터페이스(210)는 호스트 장치(400)로부터 수신한 호스트 장치(400) 내의 어드레스 정보를 기초로, 어드레스 정보가 나타내는 위치로부터 데이터를 수신하거나 어드레스 정보가 나타내는 위치에 데이터를 제공할 수 있다. 여기서 호스트 장치(400) 내의 어드레스 정보는 호스트 장치(400)가 제공되는 커맨드에 대응되는 호스트 장치(400) 내의 위치를 나타낼 수 있다. 예를 들어, 쓰기 데이터가 저장되어 있는 호스트 장치(400) 내의 위치이거나, 리드 데이터가 저장될 호스트 장치(400) 내의 위치일 수 있다.
일 실시 예에서, 메모리 인터페이스(230)가 메모리 장치(100)에 쓰기 데이터 저장 중, 쓰기 데이터 중 일부의 저장을 실패하였다면, 호스트 인터페이스(210)는 호스트 장치(400)에 페일된 데이터를 요청할 수 있으며, 이에 따라, 호스트 인터페이스(210)는 페일된 데이터를 다시 수신할 수 있다. 이 때, 스토리지 장치(50)는 호스트 장치(400)로부터 수신한 호스트 장치(400) 내의 어드레스 정보에 따라, 페일된 데이터의 호스트 장치(400) 내 위치를 알고 있기에, 특정 위치를 지정하여 데이터를 다시 요청하는 커맨드를 호스트 장치(400)에 제공하거나, 특정 위치로부터 데이터를 직접 수신할 수 있다.
도 3은 본 발명의 실시 예에 따른 호스트 장치를 설명하기 위한 도면이다.
도 1 및 도 3을 참조하면, 호스트 장치(400)는 호스트 메모리(410) 및 호스트 컨트롤러(420)를 포함할 수 있다. 호스트 메모리(410)는 호스트 컨트롤러(420)만이 액세스 가능한 시스템 영역(411) 및 스토리지 장치(50)의 액세스가 가능한 통합 메모리(Unified Memory, UM) 영역(412)을 포함할 수 있다. 통합 메모리 영역(412)은 일종의 버퍼 메모리로 사용될 수 있다. 예를 들어, 스토리지 장치에 대한 쓰기 동작 또는 리드 동작 시, 전달되는 데이터가 통합 메모리 영역(412)에 임시 저장될 수 있다.
호스트 컨트롤러(420)는 호스트 메모리(410)를 제어할 수 있다. 또한, 호스트 컨트롤러(420)는 스토리지 장치(50)와 통신할 수 있다.
실시 예에서, 호스트 컨트롤러(420)는 쓰기 커맨드 및 이에 대응되는 데이터가 저장된 호스트 메모리(410) 내의 어드레스 정보를 스토리지 장치(50)에 제공할 수 있다. 일 실시 예에서, 데이터는 호스트 메모리(410) 내의 통합 메모리 영역(412)에 위치할 수 있으며, 호스트 메모리(410) 내의 어드레스 정보는 통합 메모리 영역(412) 내의 위치 정보일 수 있다. 스토리지 장치(50)는 어드레스 정보를 기초로 호스트 메모리(410)로부터 쓰기 데이터를 획득할 수 있다.
실시 예에서, 호스트 컨트롤러(420)는 리드 커맨드 및 이에 대응되는 리드 데이터가 저장될 호스트 메모리(410) 내의 어드레스 정보를 스토리지 장치(50)에 제공할 수 있다. 일 실시 예에서, 데이터는 호스트 메모리(410) 내의 통합 메모리 영역(412)에 위치할 수 있으며, 호스트 메모리(410) 내의 어드레스 정보는 통합 메모리 영역(412) 내의 위치 정보일 수 있다. 스토리지 장치(50)는 어드레스 정보를 기초로 호스트 메모리(410)에 리드 데이터를 제공할 수 있다.
호스트 메모리(410)는 일종의 버퍼 메모리로 사용될 수 있다. 호스트 장치(400) 내 호스트 컨트롤러(420) 및 호스트 메모리(410)는 스토리지 장치(50)와 달리 공간적 제약이 적고, 필요에 따라 호스트 컨트롤러(420) 및 호스트 메모리(410)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 스토리지 장치(50)의 동작 효율을 높이기 위해, 호스트 장치(400)가 가지는 자원(resource)을 활용할 수 있다. 따라서, 스토리지 장치 내에 별도의 버퍼 메모리를 구비하거나, 스토리지 장치 내에 구비된 버퍼 메모리의 용량을 증가시키는 것보다 호스트 메모리의 일부를 버퍼 메모리로 사용하는 것이 더욱 효과적일 수 있다.
도 4는 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 설명하기 위한 순서도이다.
도 1 및 도 4를 참조하면, S401단계에서 호스트 컨트롤러(420)는 쓰기 커맨드를 메모리 컨트롤러(200)에 제공할 수 있다. 쓰기 커맨드와 함께 쓰기 커맨드에 대응되는 호스트 메모리(410) 내의 어드레스 정보, 즉 쓰기 데이터가 저장된 호스트 메모리(410) 내의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다.
S403단계에서, 메모리 컨트롤러(200)는 수신한 호스트 메모리(410) 내의 어드레스 정보를 기초로, 호스트 메모리(410)로부터 쓰기 데이터를 획득할 수 있다. 쓰기 데이터는 하나 이상의 데이터 섹터들(W.Data[0] ~ W.Data[n])로 구분될 수 있으며, 데이터의 크기에 따라 복수 개의 데이터 패킷들에 나누어 제공될 수 있다. 여기서 데이터 패킷들 각각은 하나 이상의 데이터 섹터들을 포함할 수 있다.
데이터 섹터들(W.Data[0] ~ W.Data[n])를 메모리 장치(100)에 저장하던 중, 일부 데이터 섹터(W.Data[k])의 저장이 페일되었다면, S405단계에서 스토리지 장치(50)는 페일된 데이터 섹터(W.Data[k])를 호스트 메모리(410)로부터 다시 수신하여 메모리 장치(100)에 다시 저장할 수 있다.
메모리 장치(100) 내에 쓰기 데이터에 포함된 모든 데이터 섹터들의 저장이 완료되면, S407단계에서 메모리 컨트롤러(200)는 호스트 컨트롤러(420)에 쓰기 커맨드에 대한 응답을 제공할 수 있다.
도 5는 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 스토리지 장치의 관점에서 설명하기 위한 순서도이다.
도 1, 도 4 및 도 5를 참조하면, S501단계에서 메모리 컨트롤러(200)는 호스트 장치(400)로부터 쓰기 커맨드 및 쓰기 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 수신할 수 있다.
S503단계에서 스토리지 장치(50)는 쓰기 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 기초로 호스트 메모리(410)로부터 쓰기 데이터를 획득할 수 있으며, S505단계에서 획득한 쓰기 데이터는 메모리 장치(100)에 프로그램 될 수 있다.
S507단계에서 쓰기 데이터에 대한 프로그램이 완료되지 않고, 쓰기 데이터 중 일부의 프로그램이 페일되었다면, S509단계에서 스토리지 장치(50)는 호스트 메모리(410)로부터 페일된 쓰기 데이터를 다시 획득할 수 있다. 여기서, 페일된 쓰기 데이터의 획득은 S501단계에서 스토리지 장치가 수신한 어드레스 정보를 기초로 수행될 수 있다. S511단계에서 페일된 쓰기 데이터는 다시 메모리 장치(100)내에 프로그램 될 수 있다.
S507단계에서, 쓰기 데이터가 모두 성공적으로 프로그램 되었다면, S513단계에서 스토리지 장치(50)는 호스트 메모리(410)에 응답을 제공할 수 있다.
도 6은 본 발명의 실시 예에 따른 전자 장치의 쓰기 동작을 호스트 장치의 관점에서 설명하기 위한 순서도이다.
도 1, 도 4 및 도 6을 참조하면, S601단계에서 호스트 컨트롤러(420)는 쓰기 커맨드 및 쓰기 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 스토리지 장치(50)에 제공할 수 있다.
S603단계에서 호스트 장치(400)는 호스트 메모리(410) 내에 저장된 쓰기 데이터를 스토리지 장치(50)에 제공할 수 있다. S603단계는 스토리지 장치(50)의 요청에 따라 호스트 컨트롤러(420)가 호스트 메모리(410) 내에 저장된 쓰기 데이터를 스토리지 장치(50)에 제공하거나, 스토리지 장치(50)가 호스트 메모리(410)에 직접 액세스하여, 호스트 메모리(410) 내에 저장된 쓰기 데이터를 획득하는 방법으로 수행될 수 있다.
S605단계에서 호스트 컨트롤러(420)가 스토리지 장치(50)로부터 응답을 수신하지 못하고, S607단계에서 특정 데이터를 다시 요청한다는 정보 또는 특정 데이터 중 일부의 저장을 실패하였다는 정보를 수신한다면, S609단계에서 호스트 장치(400)는 호스트 메모리(410) 내에 저장된 페일된 쓰기 데이터를 스토리지 장치(50)에 다시 제공할 수 있다.
S605단계에서 호스트 컨트롤러(420)가 스토리지 장치(50)로부터 응답을 수신하는 경우, S611단계에서 호스트 컨트롤러(420)는 호스트 메모리(410) 내에 저장된 쓰기 데이터를 소거할 수 있다.
즉, 호스트 메모리(410)는 스토리지 장치(50)로부터 응답을 수신하기 전까지 쓰기 데이터를 유지하며, 스토리지 장치(50)는 모든 데이터에 대한 프로그램이 완료된 후에 응답을 호스트 장치(400)에 제공하는 바, 쓰기 데이터는 모든 데이터에 대한 프로그램이 완료되기 전까지 호스트 메모리(410) 내에 저장되어 있을 수 있다. 따라서, 쓰기 데이터 중 일부가 메모리 장치(100)에 프로그램 되는 도중 페일되었다면, 페일된 쓰기 데이터를 호스트 메모리(410)로부터 다시 수신할 수 있다.
도 7은 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 설명하기 위한 순서도이다.
도 1 및 도 7을 참조하면, S701단계에서 호스트 컨트롤러(420)는 리드 커맨드를 메모리 컨트롤러(200)에 제공할 수 있다. 리드 커맨드와 함께 리드 커맨드에 대응되는 호스트 메모리(410) 내의 어드레스 정보, 즉 리드 데이터가 추후 저장될 호스트 메모리(410) 내의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다.
S703단계에서, 메모리 컨트롤러(200)는 수신한 호스트 메모리(410) 내의 어드레스 정보를 기초로, 호스트 메모리(410)에 리드 데이터를 제공할 수 있다. 즉, 호스트 메모리(410)에 리드 데이터가 저장될 수 있다. 리드 데이터는 하나 이상의 데이터 섹터들(W.Data[0] ~ W.Data[n])로 구분될 수 있으며, 데이터의 크기에 따라 복수 개의 데이터 패킷들에 나누어 제공될 수 있다. 여기서 데이터 패킷들 각각은 하나 이상의 데이터 섹터들을 포함할 수 있다.
데이터 섹터들(W.Data[0] ~ W.Data[n])를 호스트 메모리(410)에 제공하던 중, 일부 데이터 섹터(W.Data[k])의 저장이 페일되었다면, S705단계에서 메모리 장치(100)로부터 페일된 데이터 섹터를 다시 리드함으로써, 스토리지 장치(50)는 페일된 데이터 섹터(W.Data[k])를 호스트 메모리(410)에 다시 제공할 수 있다.
호스트 메모리(410) 내에 리드 데이터에 포함된 모든 데이터 섹터들의 저장이 완료되면, S707단계에서 메모리 컨트롤러(200)는 호스트 컨트롤러(420)에 쓰기 커맨드에 대한 응답을 제공할 수 있다.
도 8은 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 스토리지 장치의 관점에서 설명하기 위한 순서도이다.
도 1, 도 7 및 도 8을 참조하면, S801단계에서 메모리 컨트롤러(200)는 호스트 장치(400)로부터 리드 커맨드 및 리드 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 수신할 수 있다.
S803단계에서 스토리지 장치(50)는 메모리 장치(100)로부터 데이터를 리드하여 리드 데이터를 획득할 수 있으며, S805단계에서 리드 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 기초로 호스트 메모리(410)에 리드 데이터를 제공할 수 있다. 즉, 호스트 메모리(410)에 리드 데이터를 저장할 수 있다.
S807단계에서 호스트 메모리(410)에 리드 데이터의 제공이 완료되지 않고, 리드 데이터 중 일부의 저장이 페일되었다면, S809단계에서 스토리지 장치(50)는 메모리 장치(100)로부터 페일된 리드 데이터를 다시 획득할 수 있다. S811단계에서 페일된 리드 데이터는 다시 호스트 메모리(410)에 제공될 수 있다. 여기서, 호스트 메모리(410) 내의 리드 데이터가 저장되는 위치는 S801단계에서 스토리지 장치가 수신한 어드레스 정보를 기초로 결정될 수 있다.
S807단계에서, 리드 데이터가 모두 성공적으로 호스트 메모리(410)에 제공되었다면, S813단계에서 스토리지 장치(50)는 호스트 메모리(410)에 응답을 제공할 수 있다. 여기서 스토리지 장치(50)는 리드 데이터가 완료되었다는 신호를 호스트 장치(400)로부터 수신하거나, 스토리지 장치(50)가 스스로 인지할 수 있다.
도 9는 본 발명의 실시 예에 따른 전자 장치의 리드 동작을 호스트 장치의 관점에서 설명하기 위한 순서도이다.
도 1, 도 7 및 도 9를 참조하면, S901단계에서 호스트 컨트롤러(420)는 리드 커맨드 및 리드 커맨드에 대응되는 호스트 메모리(410) 내 어드레스 정보를 스토리지 장치(50)에 제공할 수 있다.
S903단계에서 호스트 장치(400)는 스토리지 장치(50)로부터 리드 데이터를 수신할 수 있다. S903단계는 스토리지 장치(50)의 요청에 따라 호스트 컨트롤러(420)가 호스트 메모리(410) 내에 리드 데이터를 저장하거나, 스토리지 장치(50)가 호스트 메모리(410)에 직접 액세스하여, 호스트 메모리(410) 내에 리드 데이터를 저장하는 방법으로 수행될 수 있다.
S905단계에서 호스트 메모리(410)의 리드 데이터 수신이 완료되지 못하고, 호스트 메모리(410) 내에 리드 데이터 중 일부의 저장이 페일되었다면, S907단계에서 호스트 컨트롤러(420)는 페일된 리드 데이터를 스토리지 장치(50)에 다시 요청할 수 있다. 또는 호스트 컨트롤러(420)의 요청 없이도, 스토리지 장치가 호스트 메모리(410) 내에 일부 데이터의 저장이 페일되었음을 스스로 인지할 수 있다. 이에 따라, S909단계에서 호스트 메모리(410)는 스토리지 장치(50)로부터 페일된 리드 데이터를 다시 수신할 수 있다.
S905단계에서 호스트 메모리(410)의 리드 데이터 수신이 모두 완료되었으면, S911단계에서 호스트 컨트롤러(420)는 호스트 메모리(410)로부터 리드 데이터에 대한 응답을 수신할 수 있다.
도 10은 본 발명의 실시 예에 따른 전자 장치의 데이터 송수신 과정을 설명하기 위한 순서도이다.
도 11은 본 발명의 실시 예에 따른 전자 장치의 데이터 송수신 과정을 설명하기 위한 도면이다.
도 1, 도 10 및 도 11을 참조하면, S1001단계에서 호스트 장치(400)는 스토리지 장치(50)에 커맨드를 제공하며, 이러한 커맨드에 응답하여 S1003단계 내지 S1011단계에서 호스트 장치(400) 및 스토리지 장치(50) 간에 데이터 전송(transfer)이 수행될 수 있다. 데이터 전송이 모두 성공적으로 완료되면, S1013단계에서 스토리지 장치(50)는 호스트 장치(400)에 수신한 커맨드에 대한 응답을 제공할 수 있다. 여기서, 커맨드가 쓰기 커맨드인 경우, 데이터 전송을 의미하는 TRANS.1 내지 TRANS.5 각각은 스토리지 장치(50)가 호스트 장치(400)에 제공하는 전송 준비(Ready To Transfer, RTT) 데이터 패킷 및 호스트 장치(400)가 스토리지 장치(50)에 데이터를 제공하는 데이터 아웃(DATA OUT) 데이터 패킷을 포함할 수 있다. 커맨드가 리드 커맨드인 경우, 데이터 전송을 의미하는 TRANS.1 내지 TRANS.5 각각은 스토리지 장치(50)가 호스트 장치(400)에 데이터를 제공하는 데이터 인(DATA IN) 데이터 패킷을 포함할 수 있다.
도 11에서 나타내는 일 예시에 따르면, 도 10의 S1001단계의 커맨드는 데이터 섹터 1 내지 데이터 섹터 16까지를 포함하는 데이터의 전송을 요청하는 커맨드일 수 있다. 이에 따라, 도 10의 S1003단계의 Trans. 1에서는 데이터 섹터 1 내지 데이터 섹터 10이 전송될 수 있으며, 다만 이 과정에서 데이터 섹터 4 내지 데이터 섹터 7의 전송이 페일될 수 있다. 여기서 데이터 섹터 전송의 페일은, 쓰기 동작의 경우 메모리 장치(100)에 대한 프로그램 페일을, 리드 동작의 경우 호스트 메모리(410)에 대한 프로그램 페일을 의미할 수 있다.
도 10의 S1005단계의 Trans. 2에서는 데이터 섹터 11 내지 데이터 섹터 14가 전송될 수 있으며, 다만 이 과정에서 데이터 섹터 12의 전송이 페일될 수 있고, 도 10의 S1007단계의 Trans. 3에서는 데이터 섹터 15 및 데이터 섹터 16이 전송될 수 있으며, 다만 이 과정에서 데이터 섹터 16의 전송이 페일될 수 있다.
이후, 도 10의 S1009단계의 Trans. 4에서는 이전 단계들에서 전송 페일된 데이터 섹터 4 내지 데이터 섹터 7, 데이터 섹터 12, 데이터 섹터 16이 전송될 수 있으며, 다만 이 과정에서 데이터 섹터 6의 전송이 다시 페일될 수 있다. 이에 따라, 도 10의 S1011단계의 Trans. 5에서는 데이터 섹터 6이 다시 전송될 수 있으며, 그 결과 커맨드가 전송을 요청한 데이터 섹터 1 내지 데이터 섹터 16의 전송이 모두 완료될 수 있다. 커맨드가 요청한 모든 데이터 섹터들의 전송이 완료되면, 도 10의 S1013단계와 같이 스토리지 장치(50)는 호스트 장치(400)에 커맨드에 대한 응답을 제공할 수 있다.
즉, 복수의 데이터 섹터들을 포함하는 데이터의 전송 중, 일부 데이터 섹터들의 전송을 실패한 경우, 모든 데이터 섹터들에 대한 전송을 다시 실시하여야 하는 것이 아니라, 전송을 실패한 데이터 섹터들만을 다시 전송할 수 있다. 도 10에서는 데이터 섹터 1 내지 데이터 섹터 16 전체에 대한 전송이 이루어진 후, 페일된 데이터 섹터들의 전송이 이루어지는 것으로 도시되었으나, 이러한 순서로 제한되는 것은 아니다.
도 12는 종래의 전자 장치의 응답 제공 시점을 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 전자 장치의 응답 제공 시점을 설명하기 위한 도면이다.
도 1, 도 2 및 도 12를 참조하면, 호스트 인터페이스(210)가 호스트 장치(400)로부터 쓰기 커맨드 및 쓰기 데이터 수신(A)을 완료하면, 스토리지 장치(50)는 호스트 장치(400)에 응답을 제공(B)할 수 있다. 이에 따라, 메모리 장치(100)에 쓰기 데이터의 프로그램이 완료되기 전, 호스트 장치(400)에 응답이 제공될 수 있다. 호스트 장치(400)는 스토리지 장치(50)로부터 응답을 수신하면 호스트 장치(400) 내에 저장된 데이터를 소거할 수 있다.
다만, 이와 같이, 메모리 장치(100)에 쓰기 데이터의 프로그램이 완료되기 전, 호스트 장치(400)에 저장된 데이터가 소거된다면, 메모리 장치(100)에 데이터 프로그램 중 일부의 프로그램이 페일된다면, 페일된 데이터를 다시 획득할 수 없기에 스토리지 장치(50)가 데이터 전체를 다시 수신하여야 한다는 문제가 발생할 수 있다.
만약, 스토리지 장치(50)가 내부에 버퍼 메모리를 구비하고, 버퍼 메모리를 쓰기 데이터를 임시 저장할 수 있는 쓰기 버퍼로 이용한다면, 메모리 장치(100)에 쓰기 데이터의 프로그램이 완료되기 전, 호스트 장치(400)에 저장된 데이터가 소거되더라도 크게 문제되지 않을 수는 있다. 다만, 이 경우 스토리지 장치의 성능을 위하여 고용량의 버퍼 메모리가 필요하며, 버퍼 메모리의 용량이 적을 경우, 스토리지 장치의 성능이 저조할 수 있다는 문제점이 있다.
도 1, 도 2 및 도 13을 참조하면, 호스트 인터페이스(210)가 호스트 장치(400)로부터 쓰기 커맨드 및 쓰기 데이터 수신(A)을 완료하더라도, 스토리지 장치(50)는 호스트 장치(400)에 응답을 바로 제공하지 않을 수 있다. 스토리지 장치(50)는 수신한 쓰기 데이터의 프로그램을 완료한 후, 호스트 장치(400)에 응답을 제공(B)할 수 있다. 호스트 장치(400)는 스토리지 장치(50)로부터 응답을 수신하면 호스트 장치(400) 내에 저장된 데이터를 소거할 수 있다. 따라서, 메모리 장치(100)에 데이터 프로그램 중 일부의 프로그램이 페일된다면, 스토리지 장치(50)는 페일된 데이터를 호스트 장치(400)로부터 다시 획득할 수 있다.
도 14는 종래의 전자 장치를 설명하기 위한 도면이다.
도 15는 본 발명의 다른 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 전자 장치는 스토리지 장치(50) 및 호스트 장치(400)를 포함하며, 스토리지 장치(50)는 복수의 메모리 장치(100)들 및 메모리 컨트롤러(200)를 포함할 수 있다.
복수의 메모리 장치(100)들은 복수의 채널을 통해 각각 메모리 컨트롤러(200)와 통신할 수 있다.
메모리 컨트롤러(200)는 버퍼 메모리 장치(300)를 포함할 수 있다. 도 14에서는 버퍼 메모리 장치(300)가 메모리 컨트롤러(200)에 포함된 것으로 도시되었으나, 메모리 컨트롤러(200)의 외부에 위치할 수도 있다.
버퍼 메모리 장치(300)는 쓰기 동작 또는 리드 동작 시 전송되는 데이터가 임시로 저장될 수 있다. 예를 들어, 쓰기 동작 수행을 위해 스토리지 장치(50)가 호스트 장치(400)로부터 수신한 쓰기 데이터는 메모리 장치(100)들에 제공되기 전 버퍼 메모리 장치(300)에 임시 저장될 수 있다. 리드 동작 수행을 위해 메모리 장치(100)로부터 리드된 데이터는 호스트 장치(400)에 제공되기 전 버퍼 메모리 장치(300)에 임시 저장될 수 있다.
복수의 메모리 장치들은 복수의 채널들(CH1~CHn)로 연결되어 동시에 메모리 장치에 대한 동작이 가능하지만, 실제로는 버퍼 메모리 장치(300)의 용량 범위로 제한될 수 있다. 예를 들어, 쓰기 동작 수행 시, 메모리 장치(100)들에 동시에 쓰기 데이터를 프로그램 할 수 있는 범위는 버퍼 메모리 장치(300)에 한번에 저장할 수 있는 용량 범위로 제한된다. 또한, 리드 동작 시, 메모리 장치(100)들로부터 동시에 리드 데이터를 리드할 수 있는 범위 또한 버퍼 메모리 장치(300)에 한번에 저장할 수 있는 용량 범위로 제한된다.
따라서, 스토리지 장치(50)의 성능 향상을 위해서는 보다 큰 용량의 버퍼 메모리 장치(300)가 필요하지만, 스토리지 장치(50) 내에 포함될 수 있는 버퍼 메모리 장치(300)는 많은 제약이 따르므로, 버퍼 메모리 장치(300)의 용량 확대에 따른 성능 향상은 한계가 있다.
도 15를 참조하면, 전자 장치는 스토리지 장치(50) 및 호스트 장치(400)를 포함하며, 스토리지 장치(50)는 복수의 메모리 장치(100)들 및 메모리 컨트롤러(200)를 포함하고, 호스트 장치(400)는 호스트 메모리(410) 및 호스트 컨트롤러(420)를 포함할 수 있다. 복수의 메모리 장치(100)들은 복수의 채널을 통해 각각 메모리 컨트롤러(200)와 통신할 수 있다.
도 15에서, 호스트 메모리(410)의 일부 영역이 쓰기 동작 또는 리드 동작 시 전송되는 데이터가 임시로 저장될 수 있는 버퍼 메모리로서 사용될 수 있다. 예를 들어, 쓰기 동작 수행을 위해 스토리지 장치(50)가 호스트 장치(400)로부터 수신하는 쓰기 데이터는 메모리 장치(100)들에 제공되기 전, 호스트 메모리(410)에 임시 저장될 수 있다. 리드 동작 수행을 위해 메모리 장치(100)로부터 리드된 데이터는 호스트 메모리(410)에 임시 저장될 수 있다.
버퍼 메모리로서 사용되는 호스트 메모리(410)에 저장된 쓰기 데이터들은 복수의 채널들(CH1 ~ CHn)을 통해 복수의 메모리 장치(100)들에 동시에 프로그램 될 수 있다. 복수의 메모리 장치(100)들 각각으로부터 리드된 데이터는 동시에 버퍼 메모리로서 사용되는 호스트 메모리(410)에 복수의 채널들(CH1 ~ CHn)을 통해 동시에 제공될 수 있다.
즉 비교적 공간적 제약이 적고, 업그레이드가 용이한 호스트 장치(400) 측의 호스트 메모리(410)를 버퍼 메모리로 사용함으로써, 비교적 큰 용량의 버퍼 메모리를 확보할 수 있으며, 그 결과 메모리 장치(100)들의 수 또는 메모리 장치(100)들에 연결된 채널들(CH1 ~ CHn)의 수만큼 메모리 장치(100)들에 대한 동작을 동시에 수행할 수 있다는 이점이 있다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
도 16을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 내부 메모리(Internal Memory; 1020), 에러 정정 코드 회로(Error Correction Code Circuit; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 메모리 인터페이스(Buffer Memory Interface; 1050) 및 메모리 인터페이스(Memory Interface; 1060)를 포함할 수 있다.
프로세서(1010)는 메모리 장치(100)를 제어하기 위한 각종 연산을 수행하거나, 다양한 커맨드들(commands)을 생성할 수 있다. 프로세서(1010)는 호스트 장치(400)로부터 요청(request)을 수신하면, 수신된 요청에 따라 커맨드를 생성하고, 생성된 커맨드를 큐 컨트롤러(미도시)로 전송할 수 있다.
내부 메모리(1020)는 메모리 컨트롤러(1000)의 동작에 필요한 다양한 정보들을 저장할 수 있다. 예를 들면, 내부 메모리(1020)는 논리, 물리(logical, physical) 어드레스 맵 테이블들(address map tables)을 포함할 수 있다. 내부 메모리(1020)는 RAM(random access memory), DRAM(dynamic RAM), SRAM(static RAM), 캐시(cache) 및 강하게 결합된 메모리(tightly coupled memory; TCM) 중 적어도 하나 이상으로 구성될 수 있다.
에러 정정 코드 회로(1030)는 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세서(1010)는 에러 정정 코드 회로(1030)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 메모리 장치(100)를 제어할 수 있다. 예시적인 실시 예로서, 에러 정정 블록은 메모리 컨트롤러(1000)의 구성 요소로서 제공될 수 있다.
호스트 인터페이스(1040)는 메모리 컨트롤러(1000)와 호스트 장치(400) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 호스트 인터페이스(1040)는 호스트 장치(400)로부터 요청(request), 어드레스 및 데이터 등을 수신할 수 있고, 메모리 장치(100)로부터 리드된 데이터를 호스트 장치(400)로 출력할 수 있다. 호스트 인터페이스(1040)는 호스트 장치(400)로부터 호스트 장치(400) 내의 어드레스 정보를 함께 수신할 수 있다. 일 실시 예에서, 호스트 인터페이스(1040)는 호스트 장치(400)로부터 쓰기 데이터가 저장된 호스트 장치(400) 내의 어드레스 정보를 수신할 수 있으며, 이를 기초로 호스트 장치(400)로부터 쓰기 데이터를 수신할 수 있다. 일 실시 예에서, 호스트 인터페이스(1040)는 호스트 장치(400)로부터 리드 데이터가 저장될 호스트 장치(400) 내의 어드레스 정보를 수신할 수 있으며, 이를 기초로 메모리 장치(100)로부터 리드한 리드 데이터를 호스트 장치(400)에 제공할 수 있다. 호스트 인터페이스(1040)는 다양한 프로토콜을 사용하여 호스트 장치(400)와 통신할 수 있다.
버퍼 메모리 인터페이스(1050)는 프로세서(1010)와 버퍼 메모리 사이에서 데이터를 전송할 수 있다. 버퍼 메모리는 메모리 컨트롤러(1000)의 동작 메모리 또는 캐시 메모리로 사용될 수 있으며, 스토리지 장치(50) 내에서 사용되는 데이터를 저장할 수 있다. 프로세서(1010)에 의해 버퍼 메모리 인터페이스(1050)는 버퍼 메모리를 리드 버퍼, 라이트 버퍼, 맵 버퍼 등으로 사용할 수 있다. 실시 예에 따라, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)을 포함할 수 있다. 버퍼 메모리가 메모리 컨트롤러(1000) 내부에 포함되는 경우에는 버퍼 메모리 인터페이스(1050)는 생략될 수 있다.
메모리 인터페이스(1060)는 메모리 컨트롤러(1000)와 메모리 장치(100) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 메모리 인터페이스(1060)는 채널(channel)을 통해 메모리 장치(100)에 커맨드, 어드레스 및 데이터 등을 전송할 수 있고, 메모리 장치(100)로부터 데이터 등을 수신할 수 있다. 일 실시 예에서, 메모리 인터페이스(1060)는 호스트 장치(400)에 직접 액세스할 수도 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
400: 호스트 장치
410: 호스트 메모리
420: 호스트 컨트롤러

Claims (20)

  1. 메모리 장치; 및
    외부로부터 상기 메모리 장치에 대한 쓰기 커맨드 및 상기 외부에 위치하는 외부 메모리 장치 내의 어드레스 정보를 수신하고, 상기 어드레스 정보를 기초로 상기 외부로부터 쓰기 데이터를 획득하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    상기 쓰기 커맨드에 응답하여 상기 메모리 장치에 상기 쓰기 데이터를 저장하고,
    상기 메모리 장치에 상기 쓰기 데이터 중 일부의 저장을 실패하면, 상기 쓰기 데이터 중 일부를 상기 외부로부터 다시 획득하고, 상기 메모리 장치에 상기 쓰기 데이터의 저장을 완료하면, 상기 쓰기 커맨드에 대한 응답을 상기 외부에 제공하는 스토리지 장치.
  2. 제 1항에 있어서, 쓰기 데이터는,
    복수의 데이터 섹터들을 포함하는 스토리지 장치.
  3. 제 2항에 있어서, 상기 메모리 컨트롤러는,
    상기 메모리 장치에 상기 복수의 데이터 섹터들 중 하나 이상의 데이터 섹터들의 저장을 실패하면, 상기 하나 이상의 데이터 섹터들을 상기 외부로부터 다시 획득하는 스토리지 장치.
  4. 제 3항에 있어서, 상기 메모리 컨트롤러는,
    상기 하나 이상의 데이터 섹터들을 상기 메모리 장치에 다시 저장하는 스토리지 장치.
  5. 제 1항에 있어서,
    상기 메모리 장치를 복수 개 포함하는 스토리지 장치.
  6. 제 5항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수 개의 메모리 장치에 대하여 데이터를 동시에 저장하는 스토리지 장치.
  7. 제 1항에 있어서, 상기 어드레스 정보는,
    상기 외부 메모리 장치 내에 상기 쓰기 데이터가 저장된 위치에 관한 정보인 스토리지 장치.
  8. 메모리 장치; 및
    외부로부터 상기 메모리 장치에 대한 리드 커맨드 및 상기 외부에 위치하는 외부 메모리 장치 내의 어드레스 정보를 수신하고, 상기 리드 커맨드에 응답하여 상기 메모리 장치로부터 리드 데이터를 리드하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    상기 어드레스 정보를 기초로 상기 리드 데이터를 상기 외부에 제공하며,
    상기 외부에 대한 상기 리드 데이터 중 일부의 제공을 실패하면, 상기 리드 데이터 중 일부를 상기 메모리 장치로부터 다시 리드하고, 상기 외부에 상기 리드 데이터의 제공을 완료하면, 상기 리드 커맨드에 대한 응답을 상기 외부에 제공하는 스토리지 장치.
  9. 제 8항에 있어서, 리드 데이터는,
    복수의 데이터 섹터들을 포함하는 스토리지 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 외부에 상기 복수의 데이터 섹터들 중 하나 이상의 데이터 섹터들의 제공을 실패하면, 상기 하나 이상의 데이터 섹터들을 상기 메모리 장치로부터 다시 리드하는 스토리지 장치.
  11. 제 10항에 있어서, 상기 메모리 컨트롤러는,
    상기 하나 이상의 데이터 섹터들을 상기 외부에 다시 제공하는 스토리지 장치.
  12. 제 8항에 있어서,
    상기 메모리 장치를 복수 개 포함하는 스토리지 장치.
  13. 제 12항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수 개의 메모리 장치에 대하여 데이터를 동시에 리드하는 스토리지 장치.
  14. 제 8항에 있어서, 상기 어드레스 정보는,
    상기 외부 메모리 장치 내에 상기 리드 데이터가 저장될 위치에 관한 정보인 스토리지 장치.
  15. 호스트 메모리 및 호스트 메모리를 제어하는 호스트 컨트롤러를 포함하는 호스트 장치; 및
    메모리 장치 및 상기 호스트 장치로부터 상기 메모리 장치에 대한 커맨드와 상기 호스트 메모리 내의 어드레스 정보를 수신하고, 상기 어드레스 정보를 기초로 상기 호스트 메모리에 액세스하며, 상기 커맨드에 대응되는 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 스토리지 장치;를 포함하고,
    상기 메모리 컨트롤러는,
    상기 동작을 수행하도록 데이터를 출력하며,
    상기 데이터 중 일부의 출력을 실패하면, 상기 데이터 중 일부를 다시 획득하고, 상기 데이터의 출력을 완료하면, 상기 커맨드에 대한 응답을 상기 호스트 장치에 제공하는 전자 장치.
  16. 제 15항에 있어서, 상기 메모리 컨트롤러는,
    상기 커맨드가 쓰기 커맨드이면, 상기 호스트 메모리 내의 어드레스 정보를 기초로 쓰기 데이터를 상기 호스트 메모리로부터 획득하고, 상기 쓰기 데이터를 출력함으로써 상기 메모리 장치에 상기 쓰기 데이터를 저장하는 전자 장치.
  17. 제 16항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 데이터 중 일부의 저장을 실패하면, 상기 호스트 메모리로부터 상기 쓰기 데이터 중 일부를 다시 획득하고, 상기 쓰기 데이터의 저장을 완료하면, 상기 쓰기 커맨드에 대한 응답을 상기 호스트 컨트롤러에 제공하는 전자 장치.
  18. 제 17항에 있어서, 상기 호스트 컨트롤러는,
    상기 응답을 수신하면, 상기 호스트 메모리에 저장된 상기 데이터를 소거하는 전자 장치.
  19. 제 15항에 있어서, 상기 메모리 컨트롤러는,
    상기 커맨드가 리드 커맨드이면, 상기 메모리 장치로부터 리드 데이터를 리드하고, 상기 리드 데이터를 출력함으로써 상기 호스트 메모리에 상기 리드 데이터를 제공하는 전자 장치.
  20. 제 19항에 있어서, 상기 메모리 컨트롤러는,
    상기 리드 데이터 중 일부의 제공을 실패하면, 상기 메모리 장치로부터 상기 리드 데이터 중 일부를 다시 리드하고, 상기 리드 데이터의 제공을 완료하면, 상기 리드 커맨드에 대한 응답을 상기 호스트 컨트롤러에 제공하는 전자 장치.
KR1020220131883A 2021-11-02 2022-10-14 스토리지 장치 및 전자 장치 KR20230063857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/979,189 US20230136664A1 (en) 2021-11-02 2022-11-02 Storage device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210149196 2021-11-02
KR1020210149196 2021-11-02

Publications (1)

Publication Number Publication Date
KR20230063857A true KR20230063857A (ko) 2023-05-09

Family

ID=86408955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220131883A KR20230063857A (ko) 2021-11-02 2022-10-14 스토리지 장치 및 전자 장치

Country Status (1)

Country Link
KR (1) KR20230063857A (ko)

Similar Documents

Publication Publication Date Title
US8904095B2 (en) Data storage device and operating method thereof
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9396108B2 (en) Data storage device capable of efficiently using a working memory device
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US10747462B2 (en) Data processing system and operating method thereof
US11861359B2 (en) Storage device and method of operating the same
US20230418485A1 (en) Host device, storage device, and electronic device
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
US20190236020A1 (en) Memory system and operating method thereof
US11281590B2 (en) Controller, operating method thereof and storage device including the same
KR20170021557A (ko) 다수의 맵핑 단위를 이용하는 불휘발성 메모리 시스템 및 그 동작방법
US11520519B2 (en) Storage device and method of operating the same
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210156090A (ko) 저장 장치 및 그 동작 방법
US11954350B2 (en) Storage device and method of operating the same
US11593023B2 (en) Memory controller and method of operating the same
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20230063857A (ko) 스토리지 장치 및 전자 장치
US20230136664A1 (en) Storage device and electronic device
US12007887B2 (en) Method and system for garbage collection
US20240095181A1 (en) Storage device, host device, and electronic device
US20240126682A1 (en) Storage device, electronic device including the same, and operating method thereof
US20240012564A1 (en) Memory controller and storage device including the same