JP2005250619A

JP2005250619A - 不揮発性記憶装置およびその書き換え方法

Info

Publication number: JP2005250619A
Application number: JP2004057201A
Authority: JP
Inventors: Toshiyuki Honda; 利行本多
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-03-02
Filing date: 2004-03-02
Publication date: 2005-09-15
Anticipated expiration: 2024-03-02
Also published as: JP4645043B2

Abstract

【課題】書き込み時間の最低速度保証できる値を向上させて、高画質な動画記録を可能にする不揮発性記憶装置およびその書き換え方法を提供する。
【解決手段】フラッシュメモリ１１１内の全物理ブロックの書き込み・消去の処理時間を測定し、閾値テーブル１０９に記憶される値より処理時間の長い物理ブロックのアドレスをレイトブロックテーブル１１０に記憶しておく。コントローラ１０２は、書き込み速度保証を要求される書き込みに対しては、レイトブロックテーブル１１０に記憶している処理時間の長い物理ブロック以外の物理ブロックに対して書き込みを行い、書き込み速度を求められない書き込みに対しては記憶している処理時間の長い物理ブロックに対して書き込みを行う。
【選択図】図１

Description

本発明は、半導体メモリを使用した不揮発性記憶装置およびその書き換え方法に関する。

音楽データや映像データを取り扱う携帯機器、例えばデジタルスチルカメラや携帯電話の記憶装置として、データの書き換えが可能で、携帯性が高く、電池等によるバックアップが不要であるフラッシュメモリ等の不揮発性メモリを備えた記憶装置が使用されている。近年、携帯機器の高機能化に伴い今まで静止画中心であった映像データの記録が動画記録へと、また動画記録でもより高画質の動画記録へとその要求仕様が変化している。

動画記録において、記憶装置の残り容量がまだあるにもかかわらず動画の記録が途中で停止しまうことはあってはならない。安定した動画記録のために不揮発性記憶装置に求められる仕様は最高速度の保証ではなく、最低速度の保証である。いくら最高速度が速くとも、最低速度が遅ければ動画記録を停止せざるを得ない。

これに対して、特許文献１に記載の発明は、予め記録媒体の転送速度を検出し、これにより動画の記録を禁止したり、動画のデータ転送速度を低減したりし、装置の異常停止を防止するものである。

一方、現在最も多く使用されている不揮発性記憶装置のデバイスであるＮＡＮＤ型フラッシュメモリの書き込みに要する時間のＭａｘ値（最大値）は、Ｔｙｐｉｃａｌ値（代表値）に比べて２倍以上も長い。例えば、サムスン電子製のＮＡＮＤ型フラッシュメモリであるＫ９Ｆ１２０８Ｕ０Ａ（128M x 8 Bit / 64M x 16 Bit NAND Flash Memory）のＲｅｖ．１．０のデータシートの１３ページにはプログラム時間（ＰｒｏｇｒａｍＴｉｍｅ、以下、書き込みビジー時間と記す）のＴｙｐｉｃａｌ値３００μｓに対してＭａｘ値７００μｓとなっている。そのために平均的に発揮できる書き込み速度（３００μｓ）の性能の半分以下（７００μｓ）の値でしか最低速度の保証をすることができない。

図１０にデバイス初期におけるＮＡＮＤ型フラッシュメモリの各物理ブロックへの書き込みビジー時間の分布の一例を示す。また、図１１に図１０と同一デバイスでの耐久性試験後（例えば、１０万回書き換え後）の各物理ブロックの書き込みビジー時間の分布を示す。ここで、このデバイスの仕様書におけるＴｙｐｉｃａｌ値を２００μｓ、Ｍａｘ値を５００μｓとする。

図１０から分かるように書き込みビジー時間の平均は１６０〜２００μｓ程度、最大のところでも２４０μｓまでであり、仕様の最大値である５００μｓに対して十分にマージンがあることがわかる。ところが、図１１にあるように１０万回書き換え後では全体的に書き込みビジー時間が長くなるほうにシフトして、平均して２００〜２４０μｓ、最大値では４８０μｓと仕様の最大値である５００μｓに対してマージンがなくなっている。このように分布から外れて一部のブロックの書き込み時間が長くなるために、最低速度の保証はＴｙｐｉｃａｌ値の半分以下になる。
特開平１０−２３３９８６号公報

上記の様に不揮発性記憶装置の書き込みにおいてその最低速度の保証は、ＮＡＮＤ型フラッシュメモリの特性値に依存し、そのために平均的な性能の半分以下の値でしか最低速度の保証ができないという課題が存在していた。

本発明は、上記従来の問題点を解決するためのもので、各物理ブロックの書き換え時間を管理して、書き込み先物理ブロックの選択をホスト機器が書き込みを行うデータの種別を判別することにより分別して最低速度の保証値を向上する。ここで言うホスト機器が書き込みを行うデータの種別の判別とは、ホスト機器が高速書き込みを期待しているデータか高速な書き込みを期待しないデータかの判別である。そうして、より高画質な動画の記録を可能にしユーザの利便性を向上させる不揮発性記憶装置及びその書き換え方法を提供することを目的とする。

上記課題を解決するために、本発明の不揮発性記憶装置は、データを記憶するための不揮発性メモリと、不揮発性メモリを制御するためのコントローラとを備え、不揮発性メモリは複数の物理ブロックを有し、コントローラはその内部に不揮発性メモリの物理ブロックへの書き込み・消去に要する時間を測定するためのカウンタと、閾値時間を記憶する閾値記憶領域と、閾値時間と書き込み・消去に要する時間を比較する閾値比較機能と、閾値比較機能により閾値時間よりも書き込み・消去に要する時間が長いと判断された物理ブロックを登録するためのレイトブロックテーブルとを備える。

本発明によれば、各物理ブロックの書き換え・消去時間を管理して、速度を保証する必要のあるデータに対してより高速な速度の保証を行うことができ、より高画質な動画の記録を保証することができるという効果が得られる。

本発明に係る第１の発明は、独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスを記憶するためのレイトブロックテーブルと、前記レイトブロックテーブルへの登録の有無を判断するための書き込み時間の閾値情報を記憶するための閾値テーブルと、前記レイトブロックテーブルと前記閾値テーブルとを含み前記不揮発性メモリを制御するためのコントローラとを備えたものである。

また、第２の発明は、第１の発明において、全ての前記物理ブロックについて、書き込み処理にかかる時間を測定した結果が前記レイトブロックテーブルに記憶されていることを特徴とするものである。

また、第３の発明は、第１の発明において、処理時間の長さを測定するためのカウンタを前記コントローラに備えたことを特徴とするものである。

これらの発明により、物理ブロック単位で、書き込み時間の特性を認知可能となる。

また、第４の発明は、独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスが記憶されているレイトブロックテーブルと、前記レイトブロックテーブルを含み前記不揮発性メモリを制御するためのコントローラとを備え、前記コントローラは、データの種別に従い、書き込み先となる前記物理ブロックを、前記レイトブロックテーブルに登録されている前記物理ブロックか前記登録されていない前記物理ブロックかを決定するものである。これにより、データの種別に基づき、適切な物理ブロックを選択可能となる。

また、第５の発明は、独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスを記憶するための書き換え可能なレイトブロックテーブルと、前記レイトブロックテーブルへの登録の有無を判断するための書き込み時間の閾値情報を記憶するための閾値テーブルと、処理時間の長さを測定するためのカウンタと、前記レイトブロックテーブルと前記閾値テーブルと前記カウンタとを含み前記不揮発性メモリを制御するためのコントローラとを備え、前記コントローラは、前記物理ブロックに対する書き込み処理における処理時間を前記カウンタで測定し、その結果前記閾値テーブルよりも書き込み時間が長い前記物理ブロックを新たに前記書き換え可能なレイトブロックテーブルに記憶するものである。これにより、書き込み時間が長い物理ブロックを適宜更新することが可能となる。

以下、本発明の実施の形態について、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態１による不揮発性記憶装置としてのメモリーカード内部の構成を示すブロック図である。

図１において、１０１はメモリーカード、１０２はコントローラ、１１１はフラッシュメモリであり、コントローラ１０２とフラッシュメモリ１１１が搭載されメモリーカード１０１となる。１０３はコントローラ１０２内部でメモリーカード１０１の制御を行うＭＣＵ（マイクロコントローラ・ユニット）、１０４はメモリーカード１０１の外部にあるホスト機器（図示せず）とのインターフェースを行うホストインターフェースである。１０５はメモリーカード１０１内部にあるフラッシュメモリ１１１とのインターフェースを行うフラッシュインターフェースで、フラッシュメモリ１１１への一方向出力である制御線と双方向のデータ線とフラッシュメモリからの一方向入力であるビジー線を用いてフラッシュメモリ１１１の制御を行う。

１０６はホストインターフェース１０４とフラッシュインターフェース１０５の間にあり、外部のホスト機器からの書き込みデータをメモリーカード１０１のフラッシュメモリ１１１に書き込む時、または外部ホスト機器への読み出しデータをメモリーカード１０１のフラッシュメモリ１１１から読み出す時に使用される、バッファＲＡＭである。

１０７はＭＣＵ１０３をはじめとしてコントローラ１０２内部の回路動作させるためのクロックを生成するＶＣＯである。
１０８はフラッシュメモリの書き込み・消去に要する時間を測定するために用いるカウンタで、フラッシュインターフェース１０５からリセットスタートやカウンタ値読み出し等の制御が行える。１０９はカウンタ１０８で計測したフラッシュメモリ１１１の書き込み・消去に要する時間と比較を行う閾値時間を格納する閾値テーブルである。１１０はメモリーカード１０１内にある物理ブロックのうち、書き込み・消去時間の遅いブロックとその時間を記憶するためのレイトブロックテーブルである。

外部ホスト機器が書き込みを行う時には、データはホストインターフェース１０４を通じてバッファＲＡＭ１０６へと転送される。その後ＭＣＵ１０３の制御により、バッファＲＡＭ１０６のデータはフラッシュインターフェース１０５を通じてフラッシュメモリ１１１へと転送される。外部ホスト機器が読み出しを行う時には、ＭＣＵ１０３の制御によりフラッシュメモリ１１１からフラッシュインターフェース１０５を通じてバッファＲＡＭ１０６にデータは転送される。その後ホストインターフェース１０４を通じて外部ホスト機器へデータが読み出される。

図２は、フラッシュメモリ１１１の内部構成を示すブロック図である。図２に示すようにフラッシュメモリ１１１はＰＢ０〜１０２３の番号が振られた複数（この例では１０２４個）の物理ブロックから構成される。１つの物理ブロックの容量は１２８ｋＢであり、フラッシュメモリ１１１の容量は従って１２８ＭＢとなる。

図３はメモリーカード１０１を外部ホスト機器から使用する時の論理マップである。１つのアドレスで１２８ｋＢ単位のデータに対応する。アドレス０〜９５９までは通常領域である。つまり通常領域の容量は、９６０×１２８ｋＢ＝１２０ＭＢである。通常領域とは、ホスト機器が通常データを書き込む領域であり、例えば、ホスト機器が動画記録を行う際にその動画データが書き込まれるために速度を保証した書き込みを行うことが要求される領域である。

アドレス９６０〜９７５がシステム領域である。システム領域とは、外部ホスト機器からアクセスできないメモリーカード１０１の固有の特性値や、著作権保護を実現するための鍵情報や、メモリーカード１０１の拡張機能に関する情報が書き込まれた領域であり、その領域に対してはアクセスする事が許された特殊な外部ホスト機器のみがアクセスできる。ここで言うシステム領域とは、書き込み時間の最低速度を保証する必要が必ずしもない領域である。

通常領域とシステム領域を合わせて、論理マップ上で有効な容量は１２２ＭＢであり、図２で示されたフラッシュメモリ１１１の容量である１２８ＭＢに比べて少ない。フラッシュメモリ１１１の仕様書には、全物理ブロックの内に有効に使用できるブロックの最小値が記載されている。例えば、サムスン電子製のフラッシュメモリ、Ｋ９Ｆ１Ｇ０８Ｕ０Ｍの仕様書Ｒｅｖ．１．０の１２ページには、全物理ブロックの１０２４ブロックのうち１００４ブロックまでを有効に使用できるブロックの最小値と規定されている。従ってフラッシュメモリ１１１の有効容量の最低値は、１００４×１２８ｋＢ＝１２５．５ＭＢである。つまりフラッシュメモリ１１１の制御を行うコントローラ１０２はフラッシュメモリ１１１の有効な容量が１２５．５ＭＢであっても正しく動作させる必要がある。このフラッシュメモリ１１１の有効最低容量１２５．５ＭＢと論理マップ上の有効な容量１２２ＭＢの差３．５ＭＢはフラッシュメモリ１１１にデータを書き込む際のワーク領域として使用する。

図４はレイトブロックテーブル１１０のメモリマップである。アドレスの２ワード分で物理ブロックのアドレスと、その物理ブロックに対する書き込み・消去時間の一組の情報を記憶しており、アドレス０〜３９までは書き込みが遅いブロックを登録する領域であり、書き込み時間が長いブロックを２０物理ブロックまで登録できる。アドレス４０〜５９までは消去が遅いブロックを登録する領域であり、消去時間が長いブロックを１０物理ブロックまで登録できる。この書き込みが遅いブロックと消去が遅いブロックの比率はフラッシュメモリ１１１の特性に応じて、最適な値に設定すればよい。本実施の形態の設定では書き込みが遅いブロックがと消去が遅いブロックの比率が２：１で発生することを想定してレイトブロックテーブル１１０の割り当てを行っている。

図５は検査を実施するホスト機器（以下、検査ホストと称す）がメモリーカード１０１を検査するための検査処理を示すフローチャートである。

検査のフローチャートでは、検査ホストがメモリーカード１０１を制御して検査を行い、メモリーカード１０１の書き込み・消去速度に関するランク付けを行い、メモリーカード１０１は、メモリーカード１０１自身が保証することができる書き込み・消去速度を記憶することになる。

まず、最初にステップ５０１で検査ホストは閾値時間となる書き込み閾値時間と消去閾値時間とをメモリーカード１０１に転送する。ＭＣＵ１０３はこの閾値時間を閾値テーブル１０９に格納する。具体的な例として、書き込み閾値時間２５０μｓと消去閾値時間２２００μｓを設定する。

次にステップ５０２で検査ホストはメモリーカード１０１に時間測定検査実施を指示する。これを受けてメモリーカード１０１のＭＣＵ１０３は時間測定検査を開始する。

時間測定検査の詳細については図６に示してあり、後ほど図６、７、８を用いて説明するが、図６で示した処理を終えることにより、ステップ５０２が完了した時には、レイトブロックテーブル１１０には書き込み時間の長い物理ブロックの情報と、消去時間の長い物理ブロックの情報が格納されている。ここで図１０に示すような書き込み時間の分布を持つフラッシュメモリの場合、書き込み閾値時間２５０μｓを超える物理ブロックがないので書き込みが遅いブロックを登録する領域には何も登録されない。

次にステップ５０３で検査ホストはメモリーカード１０１から速度レポートを取得する。検査ホストからのカードレポート取得コマンドに対して、ＭＣＵ１０３はレイトブロックテーブル１１０に登録されている情報をホスト機器に送信する。図１０に示すような特性を有するフラッシュメモリの場合は、書き込みが遅いブロックとして何も登録されていないという情報が送信される。

次にステップ５０４で検査ホストはステップ５０３で取得した速度レポートに基づいてメモリーカード１０１が保証できうるカードランクを決定する。図１０に示すようなフラッシュメモリの場合は、ステップ５０１で設定した閾値時間２５０μｓに例えばマージンの４０μｓを足した２９０μｓが書き込み時間のカードランクとして決定される。

ここでのカードランクとは、書き込み時間として保証できる最大値のことであり、２９０μｓのカードランクということはこのカードは書き込み時間が２９０μｓ以下であることを保証するものである。ここで仮に、レイトブロックテーブル１１０に書き込み時間の長い物理ブロックの情報が登録されており、その書き込み時間が２８０μｓであればマージンの５０μｓを足した３３０μｓが書き込み時間のカードランクとして決定される。ここではカードランクを書き込み時間で表したが、メモリーカードの書き込み速度を表現できるものであれば他のもの、例えば書き込み時間を予め決めておいた級に分類して、その級をランクとしても実現できる。

最後にステップ５０５で検査ホストは、メモリーカード１０１にランクを設定する。ＭＣＵ１０３はメモリーカード１０１のランクを記憶するとともに、対応する閾値時間を閾値テーブル１０９に格納する。

このようにして得られたメモリーカード１０１のランクや閾値時間は、メモリーカード１０１への電源が切られても記憶できるようにフラッシュメモリ１１１を含むメモリーカード１０１内部の不揮発性記憶領域に格納する。

図６、７、８は時間測定検査の詳細であり、図６はＭＣＵ１０３がメモリーカード１０１のフラッシュメモリ１１１の各物理ブロックにおける書き込み消去時間を測定するためのフローチャート、図７はフラッシュメモリ１１１に対して消去を実行する際のタイミングチャート、図８はフラッシュメモリ１１１に対して書き込みを実行する際のタイミングチャートである。

時間測定検査では、まずステップ６０１でＭＣＵ１０３は時間測定検査の対象となる物理ブロックのアドレスを０に設定する。次にステップ６０２でＭＣＵ１０３はカウンタ１０８をリセットする。このタイミングは図７における時刻ｔｅ１に対応する。次にステップ６０３でフラッシュメモリ１１１の当該物理ブロックに対して消去コマンドを発行する。このタイミングは図７における時刻ｔｅ１〜ｔｅ２の期間に対応する。次にステップ６０４の判定処理でフラッシュメモリ１１１のビジーが解除されるまで待つ。この期間は図７における時刻ｔｅ２〜ｔｅ３の期間（消去ビジー時間）に対応する。フラッシュメモリ１１１のビジーが解除されたらステップ６０５でＭＣＵ１０３はカウンタ１０８の値を取得する。このタイミングは図７における時刻ｔｅ３に対応し、得られるカウンタ値（消去時間）はｔｅ１〜ｔｅ３の期間のカウンタ値である。

この後、ステップ６０６の判定処理でフラッシュメモリ１１１に対して正しく物理ブロックの消去が行えたかを確認し、正しく消去が行えていなかった場合にはステップ６０７でＭＣＵ１０３は以降当該ブロックをバッドブロックとして管理する。

正しく消去されていた場合は、ステップ６０８の判定処理で、ステップ６０５で取得したカウンタ値と閾値テーブル１０９の値を比較してカウンタ値が検査ホストの設定した閾値よりも大きければ、ステップ６０９でレイトブロックテーブル１１０に当該物理ブロックのアドレスと消去に要した時間を消去時間として書き込む。

次にステップ６１０〜６１６までの流れは、ステップ６０２〜６０９までの流れの消去を書き込みに変更した以外は基本的に同じである。ステップ６１０でＭＣＵ１０３はカウンタ１０８をリセットする。このタイミングは図８における時刻ｔｐ１に対応する。次にステップ６１１でフラッシュメモリ１１１の当該物理ブロックに対して書き込みコマンドを発行する。このタイミングは図８における時刻ｔｐ１〜ｔｐ２の期間に対応する。次に判定６１２でフラッシュメモリ１１１のビジーが解除されるまで待つ。この期間は図８における時刻ｔｐ２〜ｔｐ３の期間（書き込みビジー時間）に対応する。フラッシュメモリ１１１のビジーが解除されたら、ステップ６１３でＭＣＵ１０３はカウンタ１０８の値を取得する。このタイミングは図８における時刻ｔｐ３に対応し、得られるカウンタ値（書き込み時間）はｔｐ１〜ｔｐ３の期間のカウンタ値である。

この後、ステップ６１４の判定処理でフラッシュメモリ１１１に対して正しく物理ブロックに対して書き込みが行えたかを確認し、正しく書き込みが行えていなかった場合にはステップ６０７でＭＣＵ１０３は以降当該ブロックをバッドブロックとして管理する。

正しく書き込みされていた場合は、ステップ６１５の判定処理でステップ６１３で取得したカウンタ値と閾値テーブル１０９の値を比較してカウンタ値が検査ホストの設定した閾値よりも大きければ、ステップ６１６でレイトブロックテーブル１１０に当該物理ブロックのアドレスと書き込みに要した時間を書き込み時間として書き込む。

次にステップ６１７でＭＣＵ１０３は時間測定検査の対象となる物理ブロックのアドレスを１インクリメントする。

最後にステップ６１８の判定処理で該当物理ブロックが有効な領域内であるかどうかを判定し、有効な領域であればステップ６０２へ、無効な領域であれば処理を終了する。

以上のようにして検査ホストが閾値テーブル１０９に設定した値よりも処理時間の長い物理ブロックのアドレスとその処理時間をレイトブロックテーブル１１０に登録することができる。

このようにして作成したレイトブロックテーブル１１０は、メモリーカード１０１の電源が切られても記憶できるようにフラッシュメモリ１１１を含むメモリーカード１０１内部の不揮発性記憶領域に格納する。

図９はＭＣＵ１０３がメモリーカード１０１のフラッシュメモリ１１１に書き込みを行う際のフローである。

まず、最初にステップ９０１の判断処理でＭＣＵ１０３は書き込みしようとしている領域が通常領域なのかシステム領域なのかを判定する。通常領域かシステム領域かという判断はホスト機器からの書き込みコマンドの種別によって明確にされる。通常領域であればステップ９０２に移行してレイトブロックテーブル１１０に登録されていない物理ブロックを書き込み先に設定し、システム領域であればステップ９０３でレイトブロックテーブル１１０に登録されている物理ブロックを書き込み先に設定する。

次にステップ９０４で実際にフラッシュメモリ１１１の書き込み先となっている物理ブロックに対して書き込みを実行するとともに、この際に書き込み時間の測定も行う。具体的な処理は、図６に示したステップ６１０〜６１７の処理と同様である。

ステップ９０５の判定処理ではステップ９０４で測定した書き込み時間と閾値テーブル１０９に登録された値（例えば、２９０μｓ）とを比較して、書き込み時間が閾値よりも長ければステップ９０６でレイトブロックテーブル１１０の更新を行う。図１１に示すようなフラッシュメモリの場合は、書き込みを繰り返すうちに４個（２９０μｓ以上のブロック数）の物理ブロックがレイトブロックテーブル１１０に登録され、システム領域の書き込みの際にレイトブロックテーブル１１０に登録された物理ブロックに対して書き込みが実行される。

以上のように、レイトブロックテーブル１１０でフラッシュメモリ１１１の各物理ブロックの書き込み・消去時間を管理することにより、システム領域等の速度保証を要求されない領域の書き込みは、書き込み・消去時間の長い物理ブロックに対して実行し、速度保証を要求される書き込みは、書き込み・消去時間が閾値テーブル１０９に登録した閾値よりも速い、つまりフラッシュメモリ１１１の仕様書に示されている書き込み時間の最大値よりも早い書き込み時間で書き込みをすることができるブロックに対して実行することができる。例えば、図１１に示すような書き込みビジー時間の分布の場合は書き込みビジー時間が３００μｓ以下であるとして最低速度保証を行うことが可能である。その結果フラッシュメモリ１１１の仕様書に書かれた値よりも速い値を基にして書き込みの最低速度保証を実行することができる。

なお、本実施の形態において、フラッシュメモリ１１１は１つのメモリデバイスで構成される場合について説明を行ったが、２以上のメモリデバイスで構成する場合においても同様に実施できる。

本発明にかかる不揮発性記憶装置及びその書き込み方法は、各物理ブロックの書き換え・消去時間を管理して、速度を保証する必要のあるデータや領域に対してより高速な速度の保証を行うことができ、例えば、高画質な動画の記録を保証することができるという特有の効果を有し、メモリーカード、不揮発性メモリに対するコントローラ、不揮発性メモリに対するホスト機器等として有用である。

本発明の実施の形態による不揮発性記憶装置の構成を示すブロック図同不揮発性記憶装置に用いられるフラッシュメモリのブロックの構成図同不揮発性記憶装置の論理マップを示す概念図同不揮発性記憶装置に用いられるレイトブロックテーブルの構成を表す概念図同不揮発性記憶装置の検査処理を示すフローチャート同不揮発性記憶装置の時間測定検査の処理を示すフローチャート同不揮発性記憶装置に用いられるフラッシュメモリの消去に係るタイミングチャート同不揮発性記憶装置に用いられるフラッシュメモリの書き込みに係るタイミングチャート同不揮発性記憶装置の書き込み方法を表すフローチャート従来の不揮発性記憶装置に用いられるフラッシュメモリに含まれる物理ブロックの初期状態での書き込み時間の分布を表すグラフ従来の不揮発性記憶装置に用いられるフラッシュメモリに含まれる物理ブロックへの書き込み時間の耐久性試験後の分布を表すグラフ

符号の説明

１０１メモリーカード
１０２コントローラ
１０３ＭＣＵ
１０４ホストインターフェース
１０５フラッシュインターフェース
１０６バッファＲＡＭ
１０７ＶＣＯ
１０８カウンタ
１０９閾値テーブル
１１０レイトブロックテーブル
１１１フラッシュメモリ

Claims

独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスを記憶するためのレイトブロックテーブルと、前記レイトブロックテーブルへの登録の有無を判断するための書き込み時間の閾値情報を記憶するための閾値テーブルと、前記レイトブロックテーブルと前記閾値テーブルとを含み前記不揮発性メモリを制御するためのコントローラとを備えたことを特徴とする不揮発性記憶装置。
全ての前記物理ブロックについて、書き込み処理にかかる時間を測定した結果が前記レイトブロックテーブルに記憶されていることを特徴とした請求項１に記載の不揮発性記憶装置。
処理時間の長さを測定するためのカウンタを前記コントローラに備えたことを特徴とする請求項１に記載の不揮発性記憶装置。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち特定のアドレスを記憶するためのレイトブロックテーブルと、前記物理ブロックへの書き込み時間の閾値情報を記憶するための閾値テーブルと、前記レイトブロックテーブルと前記閾値テーブルとを含み前記不揮発性メモリを制御するためのコントローラとを備えた不揮発性記憶装置におけるデータの書き換え方法であって、
前記閾値情報を前記閾値テーブルに設定する第１のステップと、データの書き込みに使用するための全ての前記物理ブロックに対して書き込み処理に要する時間を測定しながら前記閾値テーブルに記憶された閾値よりも処理時間の長い前記物理ブロックのアドレスを前記レイトブロックテーブルに記録する第２のステップとを実行することを特徴とする不揮発性記憶装置の書き換え方法。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち特定のアドレスを記憶するためのレイトブロックテーブルと、前記物理ブロックへの書き込み時間の閾値情報を記憶するための閾値テーブルと、前記レイトブロックテーブルと前記閾値テーブルとを含み前記不揮発性メモリを制御するためのコントローラとを備えた不揮発性記憶装置におけるデータの書き換え方法であって、
前記閾値情報を前記閾値テーブルに設定する第１のステップと、データの書き込みに使用するための全ての前記物理ブロックに対して書き込み処理に要する時間を測定しながら前記閾値テーブルに記憶された閾値よりも処理時間の長い前記物理ブロックのアドレスを前記レイトブロックテーブルに記録する第２のステップと、前記レイトブロックテーブルの情報を基に前記不揮発性記憶装置の書き込み速度の最低保証速度のランクを決定する第３のステップを実行することを特徴とする不揮発性記憶装置の書き換え方法。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスが記憶されているレイトブロックテーブルと、前記レイトブロックテーブルを含み前記不揮発性メモリを制御するためのコントローラとを備え、
前記コントローラは、データの種別に従い、書き込み先となる前記物理ブロックを、前記レイトブロックテーブルに登録されている前記物理ブロックか前記登録されていない前記物理ブロックかを決定することを特徴とする不揮発性記憶装置。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスが記憶されているレイトブロックテーブルと、前記レイトブロックテーブルを含み前記不揮発性メモリを制御するためのコントローラとを備える不揮発性記憶装置におけるデータの書き換え方法であって、
書き込みを行う領域がシステム領域であるか否かを判断する第１のステップと、書き込みを行う領域がシステム領域であった場合には前記レイトブロックテーブルに記憶されている前記物理ブロックから書き込み先物理ブロックを選択し、書き込みを行う領域がシステム領域でなかった場合には前記レイトブロックテーブルに記憶されていない前記物理ブロックから書き込み先物理ブロックを選択する第２のステップと、書き込み先物理ブロックに対してデータの書き込みを行う第３のステップとを実行することを特徴とする不揮発性記憶装置の書き換え方法。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスを記憶するための書き換え可能なレイトブロックテーブルと、前記レイトブロックテーブルへの登録の有無を判断するための書き込み時間の閾値情報を記憶するための閾値テーブルと、処理時間の長さを測定するためのカウンタと、前記レイトブロックテーブルと前記閾値テーブルと前記カウンタとを含み前記不揮発性メモリを制御するためのコントローラとを備え、
前記コントローラは、前記物理ブロックに対する書き込み処理における処理時間を前記カウンタで測定し、その結果前記閾値テーブルよりも書き込み時間が長い前記物理ブロックを新たに前記書き換え可能なレイトブロックテーブルに記憶することを特徴とする不揮発性記憶装置。
独立してデータの書き込み消去を行うことができる物理ブロックを複数有する不揮発性メモリと、前記物理ブロックのうち書き込み処理にかかる時間の長い前記物理ブロックのアドレスを記憶するための書き換え可能なレイトブロックテーブルと、前記レイトブロックテーブルへの登録の有無を判断するための書き込み時間の閾値情報を記憶するための閾値テーブルと、処理時間の長さを測定するためのカウンタと、前記レイトブロックテーブルと前記閾値テーブルと前記カウンタとを含み前記不揮発性メモリを制御するためのコントローラとを備える不揮発性記憶装置におけるデータの書き換え方法であって、
前記物理ブロックに対する書き込み処理においては、書き込みを実行すると同時に書き込み処理にかかる時間を前記カウンタで測定する第１のステップと、前記カウンタによる前記物理ブロックへの書き込み処理にかかる時間と前記閾値テーブルに記憶された書き込み時間とを比較する第２のステップと、前記カウンタによる前記物理ブロックへの書き込み処理にかかる時間が前記閾値テーブルに記憶された書き込み時間に比べて長い場合に、書き込みを行った前記物理ブロックの物理アドレスを前記レイトブロックテーブルに登録する第３のステップを実行することを特徴とする不揮発性記憶装置の書き換え方法。