JP4701807B2 - メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム - Google Patents
メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム Download PDFInfo
- Publication number
- JP4701807B2 JP4701807B2 JP2005123226A JP2005123226A JP4701807B2 JP 4701807 B2 JP4701807 B2 JP 4701807B2 JP 2005123226 A JP2005123226 A JP 2005123226A JP 2005123226 A JP2005123226 A JP 2005123226A JP 4701807 B2 JP4701807 B2 JP 4701807B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- nonvolatile
- refresh
- volatile
- operating environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Description
図1は、本発明の実施の形態1による不揮発性記憶システムの構成を示したブロック図である。不揮発性記憶システムは、アクセス装置100と不揮発性記憶装置115とにより構成される。不揮発性記憶装置115は、メモリコントローラ113と不揮発性の主記憶メモリ114を含んで構成されている。アクセス装置100はこの不揮発性記憶装置115にメモリコントローラ113を介して不揮発性の主記憶メモリ114にユーザデータ(以下、単にデータという)の読み書き命令及び論理アドレスとデータを転送するものである。主記憶メモリ114は複数の物理ブロックによって構成される。
本発明の実施の形態2は、実施の形態1におけるリフレッシュ動作について、一部変更を加えた実施の形態である。変更のポイントは、リフレッシュ対象となる情報を選択的に行う点である。
本発明による実施の形態3は、実施の形態1におけるリフレッシュ動作について、一部変更を加えたものである。変更のポイントは、リフレッシュ発動条件が異なるという点である。実施の形態1におけるリフレッシュ発動条件が、「周囲温度が低温から常温に変化した時にリフレッシュを実施する」という条件であったことに対し、本実施の形態におけるリフレッシュ発動条件は、「低温になった後の初期化時、即ち不揮発性記憶装置の電源立ち上げ時には、必ずリフレッシュを実施する」という条件である。
本発明による実施の形態4は、実施の形態3におけるリフレッシュ動作について、一部変更を加えたものである。変更のポイントは、実施の形態1から実施の形態2への変更点と全く同じであり、リフレッシュ対象となる情報を選択的に行う点である。
103、701、1001 CPU
109、404 不揮発性の補助記憶メモリ
110 温度検知部
111、400、700、1000 リフレッシュ部
114 不揮発性の主記憶メモリ
200 比較部
201 レジスタ
202、800、1100 ANDゲート
203、801、1101 リフレッシュ判定部
204、502 リフレッシュ実行部
Claims (34)
- 外部のアクセス装置から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリコントローラであって、
少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段と、前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段と、前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行うメモリコントローラ。 - 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項1記載のメモリコントローラ。
- 前記リフレッシュ手段が、メモリコントローラの起動時においてのみリフレッシュを実行することを特徴とする請求項1または2に記載のメモリコントローラ。
- 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項1または2に記載のメモリコントローラ。
- 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項1から4のいずれか1項に記載のメモリコントローラ。
- 前記動作環境の物理量が、前記メモリコントローラが置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項1から5のいずれか1項に記載のメモリコントローラ。
- 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項1から6のいずれか1項に記載のメモリコントローラ。
- 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項7記載のメモリコントローラ。
- 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項7記載のメモリコントローラ。
- 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項7記載のメモリコントローラ。
- 前記不揮発性RAMが、抵抗変化型メモリであることを特徴とする請求項7記載のメモリコントローラ。
- 不揮発性の主記憶メモリと、メモリコントローラと、を有し、外部のアクセス装置から与えられるコマンドと論理アドレスに応じて前記不揮発性の主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶装置であって、
前記メモリコントローラは、
少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段と、前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段と、前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行う不揮発性記憶装置。 - 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項12記載の不揮発性記憶装置。
- 前記リフレッシュ手段が、前記不揮発性記憶装置の起動時においてのみリフレッシュを実行することを特徴とする請求項12または13に記載の不揮発性記憶装置。
- 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項12または13に記載の不揮発性記憶装置。
- 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項12から15のいずれか1項に記載の不揮発性記憶装置。
- 前記動作環境の物理量が、前記不揮発性記録装置が置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項12から16のいずれか1項に記載の不揮発性記憶装置。
- 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項12から17のいずれか1項に記載の不揮発性記憶装置。
- 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項18記載の不揮発性記憶装置。
- 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項18記載の不揮発性記憶装置。
- 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項18記載の不揮発性記憶装置。
- 前記不揮発性RAMが、抵抗変化型メモリであることを特徴とする請求項18記載の不揮発性記憶装置。
- アクセス装置と、不揮発性の主記憶メモリと、メモリコントローラと、を有し、前記アクセス装置から与えられるコマンドと論理アドレスに応じて前記不揮発性の主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶システムであって、
前記メモリコントローラは、
少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段と、前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段と、前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行う不揮発性記憶システム。 - 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項23記載の不揮発性記憶システム。
- 前記リフレッシュ手段が、不揮発性記憶システムの起動時においてのみリフレッシュを実行することを特徴とする請求項23または24記載の不揮発性記憶システム。
- 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項23または24記載の不揮発性記憶システム。
- 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項23から26のいずれか1項に記載の不揮発性記憶システム。
- 前記動作環境の物理量が、前記メモリコントローラが置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項23から27のいずれか1項に記載の不揮発性記憶システム。
- 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項23から28のいずれか1項に記載の不揮発性記憶システム。
- 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項29記載の不揮発性記憶システム。
- 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項29記載の不揮発性記憶システム。
- 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項29記載の不揮発性記憶システム。
- 前記不揮発性RAMが、抵抗変化型メモリであることを特徴とする請求項29記載の不揮発性記憶システム。
- 前記メモリコントローラの前記動作環境検知手段に代えて前記アクセス装置側に動作環境検知手段を備え、当該動作環境検知手段が検知した動作環境に対応するパラメータを当該アクセス装置が当該メモリコントローラに転送し、前記理リフレッシュ手段は前記パラメータに応じて前記不揮発性の補助記憶メモリのリフレッシュを実行することを特徴とする請求項23から33のいずれか1項に記載の不揮発性記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123226A JP4701807B2 (ja) | 2005-04-21 | 2005-04-21 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123226A JP4701807B2 (ja) | 2005-04-21 | 2005-04-21 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006301993A JP2006301993A (ja) | 2006-11-02 |
JP4701807B2 true JP4701807B2 (ja) | 2011-06-15 |
Family
ID=37470199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123226A Expired - Fee Related JP4701807B2 (ja) | 2005-04-21 | 2005-04-21 | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701807B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10228872B2 (en) | 2016-03-10 | 2019-03-12 | Toshiba Memory Corporation | Semiconductor device, and information-processing device |
US11462256B2 (en) | 2020-09-18 | 2022-10-04 | Kioxia Corporation | Memory system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071440A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその制御方法 |
US7679980B2 (en) * | 2006-11-21 | 2010-03-16 | Qimonda North America Corp. | Resistive memory including selective refresh operation |
JP4525816B2 (ja) | 2007-09-28 | 2010-08-18 | 株式会社デンソー | 電子機器及びプログラム |
TWI646548B (zh) * | 2017-11-16 | 2019-01-01 | 慧榮科技股份有限公司 | 用來於一記憶裝置中進行刷新管理之方法以及記憶裝置及其控制器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219720A (ja) * | 1993-10-01 | 1995-08-18 | Hitachi Maxell Ltd | 半導体メモリ装置ならびにその制御方法 |
JP2002313076A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 強誘電体メモリデバイス |
JP2002343078A (ja) * | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
-
2005
- 2005-04-21 JP JP2005123226A patent/JP4701807B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219720A (ja) * | 1993-10-01 | 1995-08-18 | Hitachi Maxell Ltd | 半導体メモリ装置ならびにその制御方法 |
JP2002313076A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 強誘電体メモリデバイス |
JP2002343078A (ja) * | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10228872B2 (en) | 2016-03-10 | 2019-03-12 | Toshiba Memory Corporation | Semiconductor device, and information-processing device |
US10430090B2 (en) | 2016-03-10 | 2019-10-01 | Toshiba Memory Corporation | Method of controlling memory system and method of controlling information-processing device |
US11462256B2 (en) | 2020-09-18 | 2022-10-04 | Kioxia Corporation | Memory system |
US11710515B2 (en) | 2020-09-18 | 2023-07-25 | Kioxia Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
JP2006301993A (ja) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663933B2 (en) | Memory controller | |
US7778078B2 (en) | Memory system and control method thereof | |
KR101986872B1 (ko) | 메모리 칩 전력 관리 | |
JP4729062B2 (ja) | メモリシステム | |
US10740013B2 (en) | Non-volatile data-storage device with spare block pools using a block clearing method | |
JP5478855B2 (ja) | 不揮発性メモリ制御方法及び半導体装置 | |
KR102351660B1 (ko) | 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법 | |
JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
KR100914265B1 (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
JP4701807B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
JP2003196988A5 (ja) | ||
KR102680421B1 (ko) | 불휘발성 메모리 및 불휘발성 메모리 시스템 | |
JP6151830B1 (ja) | 不揮発性半導体記憶装置 | |
JP2007080325A (ja) | 半導体記憶装置 | |
JP2009536423A (ja) | 不揮発性メモリをリフレッシュする方法 | |
JP2007157234A (ja) | メモリシステム | |
JP2007034581A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP5259257B2 (ja) | 記憶装置 | |
JP4661369B2 (ja) | メモリコントローラ | |
JP2001290791A (ja) | 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法 | |
JP4645043B2 (ja) | メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム | |
JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JPH103434A (ja) | 半導体ディスク装置及びその書き込み方式 | |
JP2000276461A (ja) | マイクロコンピュータ | |
JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080513 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
LAPS | Cancellation because of no payment of annual fees |