JP5259257B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP5259257B2 JP5259257B2 JP2008140633A JP2008140633A JP5259257B2 JP 5259257 B2 JP5259257 B2 JP 5259257B2 JP 2008140633 A JP2008140633 A JP 2008140633A JP 2008140633 A JP2008140633 A JP 2008140633A JP 5259257 B2 JP5259257 B2 JP 5259257B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- data
- memory unit
- unit
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
CPU…1チップマイクロコンピュータ、DB…内部バス、REG…記憶回路、SW…スイッチ、CP…コンデンサ、G…ゲート回路、
Claims (7)
- 1つのメモリセルに複数ビットの記憶が可能なメモリセルで構成された半導体不揮発性記憶媒体を複数配置し、上記複数のビットのそれぞれに異なったページのデータが格納されるように割り当てられた記憶領域を構成する半導体不揮発性メモリ部と、
半導体揮発性記憶媒体で構成され、少なくとも退避対象データを格納するように割り当てられた記憶領域を含む半導体揮発性メモリ部と、
上記半導体不揮発性メモリ部及び半導体揮発性メモリ部に対するアクセスを制御するコントローラ部と、
電源検出回路と、
コンデンサを含んで構成される電圧保持回路とを有し、
上記半導体不揮発性メモリ部は、1つのメモリセルに上記記憶可能な複数ビットに対応した複数アドレスが割り当てられ、かかる複数アドレスに対応した複数ページモードを有し、記憶領域に退避領域とデータ領域が割り当てられ、
上記コントローラ部は、
電源投入時においてホストから供給される電源電圧を、上記コントローラ部、半導体揮発性メモリ部及び半導体不揮発性メモリ部それぞれへの動作電圧として供給するとともに、上記半導体不揮発性メモリ部における上記退避領域に格納された退避対象データを読み出して上記半導体揮発性メモリ部に書き込みを行い、
この後の電源供給状態において上記半導体不揮発性メモリ部の退避領域以外に対する書き込み動作は、上記複数ビットのそれぞれに割り当てられた各ページに対し書き込む複数ページモードにより行うように制御し、
電源遮断時においては、
上記電源検出回路の検出する電源遮断検出信号に応じて、上記電圧保持回路が保持する電圧を、上記コントローラ部、半導体揮発性メモリ部及び半導体不揮発性メモリ部の動作電圧としてそれぞれ供給するように切り替え、
上記半導体揮発性メモリ部に記憶されている退避対象データの上記半導体不揮発性メモリの退避領域への書き込み動作は、上記複数ページモードのうち最下位ビットに対応した第1ページモードのみにより行うように制御する構成の記憶装置。 - 請求項1において、
上記コントローラ部は、ホストとの間でのデータの入出力を行うHDD互換性のインターフェイス部とコントローラ部の動作に必要な制御データの記憶回路とを更に備え、
上記半導体不揮発性メモリ部は、NAND型多値フラッシュメモリで構成される複数の記憶媒体からなり、
上記記憶回路の制御データは、上記電源遮断時の上記退避対象データの一部として上記半導体不揮発性メモリ部の退避領域に記憶され、上記電源投入時の上記退避対象データの一部は上記記憶回路に記憶される記憶装置。 - 請求項2において、
上記半導体不揮発性メモリ部の退避領域からの読み出しは、上記第1ページモードに対応した1つの参照電圧による1回の読み出しにより行う記憶装置。 - 請求項3において、
上記コントローラ部は、上記インターフェイス部を介して入力されたデータ量が上記半導体揮発性メモリ部の所定の記憶容量内にあるときには、上記半導体揮発性メモリ部をアクセスして上記退避データとして書き込み、上記入力されたデータ量が上記半導体揮発性メモリ部の所定の記憶容量を超えるときには、上記半導体不揮発性メモリ部のデータ領域をアクセスして上記複数ページモードにより書き込むメモリアクセスモードを含む記憶装置。 - 請求項4において、
上記コントローラ部は、制御入力端子を有し、上記制御入力端子から入力された制御信号により、上記半導体揮発性メモリ部の退避データを読み出して上記半導体不揮発性メモリ部のデータ領域に上記複数ページモードにより書き込みを行うメモリアクセスモードを含む記憶装置。 - 請求項5において、
上記記憶装置は、2.5インチ又は3.5インチのハードディスクドライブ装置に対応された外形サイズ及びコネクタピンを備えたパッケージに搭載され、
上記2.5インチ又は3.5インチのハードディスクドライブ装置との互換性を持つ記憶装置。 - 1つのメモリセルに複数ビットの記憶が可能なメモリセルで構成された半導体不揮発性記憶媒体を複数配置し、退避領域と、上記複数のビットのそれぞれに異なったページのデータが格納されるように割り当てられたデータ領域と、を含む記憶領域を構成する半導体不揮発性メモリ部と、
半導体揮発性記憶媒体で構成され、少なくとも退避対象データを格納するように割り当てられた記憶領域を含む半導体揮発性メモリ部と、
コントローラ部と、
ホストからの電源供給状態を検出する電源検出手段と、ホストからの電源で充電されるキャパシタを含む電圧保持手段と、スイッチ手段と、を含む電源部と、
ホストとの間でのデータ伝送を行うインターフェイスとを有し、
上記コントローラ部は、
電源供給状態においては、
上記ホストから供給される電源電圧を、上記コントローラ、半導体揮発性メモリ部及び半導体不揮発性メモリ部それぞれへの動作電圧として供給するとともに、上記キャパシタを充電する接続状態に維持し、
上記インターフェイスを介してホストから伝送されるデータの上記半導体不揮発性メモリ部の上記データ領域に対する書き込み動作が、上記複数ビットに割り当てられた複数ページに対し行われる複数ページモードによって行われる
ように制御し、
電源遮断時においては、
上記電源検出手段が検出した電源遮断検出信号に応じて、上記キャパシタが保持する電圧を上記コントローラ部、半導体揮発性メモリ部及び半導体不揮発性メモリ部それぞれへの動作電圧として供給するように上記スイッチ手段を切り替え、
上記半導体揮発性メモリ部に記憶されている退避対象データの上記半導体不揮発性メモリ部の上記退避領域への書き込み動作が、上記退避領域における各メモリセルの最下位ビットに割り当てられた第1ページに対し書き込む第1ページモードのみで行われるように制御する構成の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140633A JP5259257B2 (ja) | 2008-05-29 | 2008-05-29 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140633A JP5259257B2 (ja) | 2008-05-29 | 2008-05-29 | 記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009289014A JP2009289014A (ja) | 2009-12-10 |
JP2009289014A5 JP2009289014A5 (ja) | 2011-05-26 |
JP5259257B2 true JP5259257B2 (ja) | 2013-08-07 |
Family
ID=41458176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008140633A Expired - Fee Related JP5259257B2 (ja) | 2008-05-29 | 2008-05-29 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5259257B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10372481B2 (en) | 2017-03-15 | 2019-08-06 | Toshiba Memory Corporation | Information processing device and system capable of preventing loss of user data |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053916B (zh) * | 2010-12-17 | 2013-06-05 | 曙光信息产业股份有限公司 | 一种分配内核大片连续内存的方法 |
US8972651B2 (en) | 2011-10-05 | 2015-03-03 | Hitachi, Ltd. | Storage system and storage method |
JP5778779B2 (ja) | 2011-12-21 | 2015-09-16 | 株式会社日立製作所 | 計算機システム、及び管理システム |
US10061694B2 (en) | 2015-09-07 | 2018-08-28 | Toshiba Memory Corporation | Memory system and method for controlling non-volatile memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07129286A (ja) * | 1993-11-05 | 1995-05-19 | Fuji Electric Co Ltd | 計算機システムの電源断時のバックアップ方法 |
JPH11110308A (ja) * | 1997-10-01 | 1999-04-23 | Nec Eng Ltd | 電源断時のデータバックアップ方式 |
JP4411014B2 (ja) * | 2003-05-26 | 2010-02-10 | 日本電気株式会社 | コンピュータおよびその電源バックアップ方法 |
JP2006252535A (ja) * | 2005-02-09 | 2006-09-21 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
JP4805696B2 (ja) * | 2006-03-09 | 2011-11-02 | 株式会社東芝 | 半導体集積回路装置およびそのデータ記録方式 |
JP2008009919A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | カードコントローラ |
-
2008
- 2008-05-29 JP JP2008140633A patent/JP5259257B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10372481B2 (en) | 2017-03-15 | 2019-08-06 | Toshiba Memory Corporation | Information processing device and system capable of preventing loss of user data |
US10776153B2 (en) | 2017-03-15 | 2020-09-15 | Toshiba Memory Corporation | Information processing device and system capable of preventing loss of user data |
Also Published As
Publication number | Publication date |
---|---|
JP2009289014A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10915475B2 (en) | Methods and apparatus for variable size logical page management based on hot and cold data | |
JP5619423B2 (ja) | 揮発性メモリおよび不揮発性メモリを有するハイブリッド固体メモリシステム | |
JP4729062B2 (ja) | メモリシステム | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US10740013B2 (en) | Non-volatile data-storage device with spare block pools using a block clearing method | |
CN105718530B (zh) | 文件存储系统及其文件存储控制方法 | |
US7529879B2 (en) | Incremental merge methods and memory systems using the same | |
US20090113112A1 (en) | Data storage device, memory system, and computing system using nonvolatile memory device | |
US20070094445A1 (en) | Method to enable fast disk caching and efficient operations on solid state disks | |
US20100235568A1 (en) | Storage device using non-volatile memory | |
US20090235015A1 (en) | Memory system | |
JP2007528079A (ja) | フラッシュコントローラのキャッシュ構造 | |
US10254972B2 (en) | Storage device and storage system | |
US20090248987A1 (en) | Memory System and Data Storing Method Thereof | |
US12093185B2 (en) | Storage device including nonvolatile memory device and operating method thereof | |
US10853241B2 (en) | Data storing method and data storing apparatus for reducing power consumption in sudden power-off | |
JP2006252535A (ja) | 記憶装置 | |
JP5259257B2 (ja) | 記憶装置 | |
JP2022123696A (ja) | メモリシステム | |
KR102544162B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP2010108385A (ja) | 記憶装置 | |
EP3772682A1 (en) | Method and apparatus to improve write bandwidth of a block-based multi-level cell non-volatile memory | |
JP7031672B2 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
JP2010026950A (ja) | 記憶装置 | |
JP5264459B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |