JP4805696B2 - 半導体集積回路装置およびそのデータ記録方式 - Google Patents
半導体集積回路装置およびそのデータ記録方式 Download PDFInfo
- Publication number
- JP4805696B2 JP4805696B2 JP2006064454A JP2006064454A JP4805696B2 JP 4805696 B2 JP4805696 B2 JP 4805696B2 JP 2006064454 A JP2006064454 A JP 2006064454A JP 2006064454 A JP2006064454 A JP 2006064454A JP 4805696 B2 JP4805696 B2 JP 4805696B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- binary
- memory
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5643—Multilevel memory comprising cache storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、メモリカードの一例を示す図である。
第2実施形態は、二値領域55の空き領域が少なくなった場合の動作状態に関する例である。
第3実施形態は、多値領域57の空き領域が少なくなった場合の動作状態に関する例である。
第4実施形態は、データの書き込み速度の低下を抑制し得るデータ記録方式に関する例である。
上述したように、ホスト機器2とメモリカード1との間のデータの送受信を高速化する、という観点からは、キャッシュ61は、カードコントローラ12とNAND型フラッシュメモリ11との間に配置されることが良い。キャッシュ61を配置する箇所は、図12に示すようにフラッシュインタフェース23とNAND型フラッシュメモリ11との間、図13に示すようにホスト機器2とホストインタフェース21との間、図14に示すようにホストインタフェース21とバッファ26との間、図15に示すように、バッファ26とフラッシュインタフェース23との間のいずれでも良い。
キャッシュ61を利用することで、以下のようなデータ管理や、データ転送方式を採用することが可能となる。
前記ホスト機器が送信したデータを、前記二値領域に二値データで記録し、
前記二値領域に記録したデータを、前記ホスト機器からのアクセスが無いときに前記多値領域に多値データでコピーする。
前記二値領域に記録したデータを前記多値領域にコピーした後、前記二値領域に記録したデータは、前記二値領域に残す。
前記ホスト機器からデータ読み出し要求がきたとき、前記読み出し要求に対応したデータが前記二値領域にあれば、前記二値領域からデータを読み出す。
前記二値領域に空き領域が無くなったとき、前記二値領域に記録したデータのうち、前記多値領域にコピーされたデータがある部分に、前記ホスト機器が送信したデータを上書き記録する。
前記多値領域に空き領域がなくなったとき、前記二値領域を部分的に多値領域に変更する。
前記二値領域のうち、前記二値領域のうち、前記多値領域にコピーされたデータがある部分が、前記多値領域に変更される。
キャッシュを、さらに、備え、
前記ホスト機器が送信したデータを前記キャッシュに格納し、前記キャッシュに格納したデータを、前記メモリ領域の前記二値領域に記録する。
前記キャッシュが不揮発性半導体メモリである場合、前記キャッシュに格納したデータが前記メモリ領域に未記録であれば、前記ホスト機器に再接続されたときに、前記未記録のデータを前記メモリ領域の前記二値領域に記録する。
前記キャッシュ、及び前記メモリ領域を、それぞれ複数有し、
前記ホスト機器が送信したデータは分割されて前記複数のキャッシュにパラレルに格納され、前記複数のキャッシュに格納されたデータを各々、前記複数のメモリ領域それぞれの前記二値領域に記録する。
Claims (5)
- 二値領域と多値領域とを含むメモリ領域を備え、このメモリ領域とホスト機器との間でデータをやりとりする半導体集積回路装置のデータ記録方式であって、
前記ホスト機器が送信したデータを、前記二値領域に二値データで記録し、
前記二値領域に記録したデータを、前記ホスト機器からのアクセスが無いときに前記多値領域に多値データでコピーし、
前記二値領域に記録したデータを前記多値領域にコピーした後、前記二値領域に記録したデータは、前記二値領域に残し、
前記ホスト機器が読み出し要求が有った場合には、前記多値領域にコピーされたデータを読み出すのではなく、前記二値領域に残ったコピー元のデータを読み出す
ことを特徴とする半導体集積回路装置のデータ記録方式。 - 前記二値領域に空き領域が無くなったとき、前記二値領域に記録したデータのうち、前記多値領域にコピーされたデータがある部分に、前記ホスト機器が送信したデータを上書き記録することを特徴とする請求項1に記載の半導体集積回路装置のデータ記録方式。
- 前記多値領域に空き領域がなくなったとき、前記二値領域を部分的に多値領域に変更することを特徴とする請求項1に記載の半導体集積回路装置のデータ記録方式。
- キャッシュを、さらに、備え、
前記ホスト機器が送信したデータを前記キャッシュに格納し、前記キャッシュに格納したデータを、前記メモリ領域の前記二値領域に記録することを特徴とする請求項1に記載の半導体集積回路装置のデータ記録方式。 - 二値領域と多値領域とを含むメモリと前記メモリを制御するメモリコントローラとを備える半導体集積回路装置であって、前記メモリコントローラは、前記メモリと外部のホスト機器との間でデータをやりとりするデータ記録動作において、
前記ホスト機器が送信したデータを、前記二値領域に二値データで記録し、
前記二値領域に記録したデータを、前記ホスト機器からのアクセスが無いときに前記多値領域に多値データでコピーし、
前記二値領域に記録したデータを前記多値領域にコピーした後、前記二値領域に記録したデータは、前記二値領域に残し、
前記ホスト機器が読み出し要求が有った場合には、前記多値領域にコピーされたデータを読み出すのではなく、前記二値領域に残ったコピー元のデータを読み出す。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064454A JP4805696B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体集積回路装置およびそのデータ記録方式 |
KR1020070022893A KR100874998B1 (ko) | 2006-03-09 | 2007-03-08 | 반도체 집적 회로 장치의 데이터 기록 방식 |
US11/683,604 US20070211530A1 (en) | 2006-03-09 | 2007-03-08 | Data recording method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064454A JP4805696B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体集積回路装置およびそのデータ記録方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242163A JP2007242163A (ja) | 2007-09-20 |
JP4805696B2 true JP4805696B2 (ja) | 2011-11-02 |
Family
ID=38478754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006064454A Expired - Fee Related JP4805696B2 (ja) | 2006-03-09 | 2006-03-09 | 半導体集積回路装置およびそのデータ記録方式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070211530A1 (ja) |
JP (1) | JP4805696B2 (ja) |
KR (1) | KR100874998B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9245630B2 (en) | 2013-02-04 | 2016-01-26 | Samsung Electronics Co., Ltd. | Memory system comprising nonvolatile memory device and program method thereof |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7173863B2 (en) * | 2004-03-08 | 2007-02-06 | Sandisk Corporation | Flash controller cache architecture |
JP2007305210A (ja) * | 2006-05-10 | 2007-11-22 | Toshiba Corp | 半導体記憶装置 |
US7646636B2 (en) | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
JP2008257773A (ja) * | 2007-04-02 | 2008-10-23 | Toshiba Corp | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の制御方法、不揮発性半導体記憶システム、及びメモリカード |
JP2009104729A (ja) * | 2007-10-24 | 2009-05-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8832408B2 (en) * | 2007-10-30 | 2014-09-09 | Spansion Llc | Non-volatile memory array partitioning architecture and method to utilize single level cells and multi-level cells within the same memory |
JP2009205555A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | メモリシステム |
US8060719B2 (en) * | 2008-05-28 | 2011-11-15 | Micron Technology, Inc. | Hybrid memory management |
JP5259257B2 (ja) * | 2008-05-29 | 2013-08-07 | 株式会社日立超エル・エス・アイ・システムズ | 記憶装置 |
US8762654B1 (en) | 2008-07-02 | 2014-06-24 | Marvell International Ltd. | Selectively scheduling memory accesses in parallel based on access speeds of memory |
US8706951B2 (en) * | 2008-07-18 | 2014-04-22 | Marvell World Trade Ltd. | Selectively accessing faster or slower multi-level cell memory |
JP4649503B2 (ja) * | 2008-08-13 | 2011-03-09 | 株式会社東芝 | 半導体装置 |
US8027195B2 (en) | 2009-06-05 | 2011-09-27 | SanDisk Technologies, Inc. | Folding data stored in binary format into multi-state format within non-volatile memory devices |
US8102705B2 (en) * | 2009-06-05 | 2012-01-24 | Sandisk Technologies Inc. | Structure and method for shuffling data within non-volatile memory devices |
US20110002169A1 (en) | 2009-07-06 | 2011-01-06 | Yan Li | Bad Column Management with Bit Information in Non-Volatile Memory Systems |
JP5330136B2 (ja) | 2009-07-22 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置 |
US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US20110153912A1 (en) * | 2009-12-18 | 2011-06-23 | Sergey Anatolievich Gorobets | Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory |
US8725935B2 (en) | 2009-12-18 | 2014-05-13 | Sandisk Technologies Inc. | Balanced performance for on-chip folding of non-volatile memories |
US8144512B2 (en) | 2009-12-18 | 2012-03-27 | Sandisk Technologies Inc. | Data transfer flows for on-chip folding |
US8468294B2 (en) | 2009-12-18 | 2013-06-18 | Sandisk Technologies Inc. | Non-volatile memory with multi-gear control using on-chip folding of data |
JP2011145838A (ja) * | 2010-01-13 | 2011-07-28 | Toshiba Corp | 記憶装置管理装置および記憶装置の管理方法 |
JP5556189B2 (ja) * | 2010-01-20 | 2014-07-23 | ソニー株式会社 | 記憶装置およびデータの書込み方法 |
US8549214B2 (en) * | 2010-02-17 | 2013-10-01 | Marvell World Trade Ltd. | Protection against data corruption for multi-level memory cell (MLC) flash memory |
US8355280B2 (en) * | 2010-03-09 | 2013-01-15 | Samsung Electronics Co., Ltd. | Data storage system having multi-bit memory device and operating method thereof |
US9342446B2 (en) | 2011-03-29 | 2016-05-17 | SanDisk Technologies, Inc. | Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache |
JP2012212487A (ja) * | 2011-03-30 | 2012-11-01 | Toshiba Corp | メモリシステム |
US8886911B2 (en) * | 2011-05-31 | 2014-11-11 | Micron Technology, Inc. | Dynamic memory cache size adjustment in a memory device |
KR101785007B1 (ko) | 2011-06-14 | 2017-11-07 | 삼성전자주식회사 | 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온-칩 버퍼 프로그램 방법 |
KR101792867B1 (ko) | 2011-06-16 | 2017-11-02 | 삼성전자주식회사 | 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법 |
US8730722B2 (en) * | 2012-03-02 | 2014-05-20 | Sandisk Technologies Inc. | Saving of data in cases of word-line to word-line short in memory arrays |
US8842473B2 (en) | 2012-03-15 | 2014-09-23 | Sandisk Technologies Inc. | Techniques for accessing column selecting shift register with skipped entries in non-volatile memories |
US8681548B2 (en) | 2012-05-03 | 2014-03-25 | Sandisk Technologies Inc. | Column redundancy circuitry for non-volatile memory |
JP5914148B2 (ja) * | 2012-05-07 | 2016-05-11 | 株式会社バッファローメモリ | Ssd(ソリッドステートドライブ)装置 |
TWI509617B (zh) * | 2012-06-04 | 2015-11-21 | Silicon Motion Inc | 快閃記憶體裝置及快閃記憶體的資料存取方法 |
JP5536255B2 (ja) * | 2012-06-04 | 2014-07-02 | 慧榮科技股▲分▼有限公司 | データアクセス時間を短縮したフラッシュメモリ装置及びフラッシュメモリのデータアクセス方法 |
US9490035B2 (en) | 2012-09-28 | 2016-11-08 | SanDisk Technologies, Inc. | Centralized variable rate serializer and deserializer for bad column management |
US9076506B2 (en) | 2012-09-28 | 2015-07-07 | Sandisk Technologies Inc. | Variable rate parallel to serial shift register |
US8897080B2 (en) | 2012-09-28 | 2014-11-25 | Sandisk Technologies Inc. | Variable rate serial to parallel shift register |
US8954655B2 (en) * | 2013-01-14 | 2015-02-10 | Western Digital Technologies, Inc. | Systems and methods of configuring a mode of operation in a solid-state memory |
US9934872B2 (en) | 2014-10-30 | 2018-04-03 | Sandisk Technologies Llc | Erase stress and delta erase loop count methods for various fail modes in non-volatile memory |
US11347637B2 (en) | 2014-10-30 | 2022-05-31 | Kioxia Corporation | Memory system and non-transitory computer readable recording medium |
US10102118B2 (en) | 2014-10-30 | 2018-10-16 | Toshiba Memory Corporation | Memory system and non-transitory computer readable recording medium |
JP6276208B2 (ja) * | 2014-10-30 | 2018-02-07 | 東芝メモリ株式会社 | メモリシステム及びプログラム |
US9224502B1 (en) | 2015-01-14 | 2015-12-29 | Sandisk Technologies Inc. | Techniques for detection and treating memory hole to local interconnect marginality defects |
US10032524B2 (en) | 2015-02-09 | 2018-07-24 | Sandisk Technologies Llc | Techniques for determining local interconnect defects |
US9564219B2 (en) | 2015-04-08 | 2017-02-07 | Sandisk Technologies Llc | Current based detection and recording of memory hole-interconnect spacing defects |
US9269446B1 (en) | 2015-04-08 | 2016-02-23 | Sandisk Technologies Inc. | Methods to improve programming of slow cells |
US10339983B1 (en) * | 2017-12-29 | 2019-07-02 | Micron Technology, Inc. | Temperature-based memory operations |
JP6968016B2 (ja) | 2018-03-22 | 2021-11-17 | キオクシア株式会社 | ストレージデバイスおよびコンピュータシステム |
US11776596B2 (en) | 2019-11-11 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and method for operating data processing device |
US11188261B2 (en) | 2019-11-18 | 2021-11-30 | International Business Machines Corporation | Memory controllers for solid-state storage devices |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995018997A2 (en) * | 1993-12-30 | 1995-07-13 | Connectix Corporation | Virtual memory management system and method using data compression |
JP3930074B2 (ja) * | 1996-09-30 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路及びデータ処理システム |
US5930167A (en) * | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
JP3951443B2 (ja) * | 1997-09-02 | 2007-08-01 | ソニー株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
JPH11224491A (ja) * | 1997-12-03 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置およびそれを用いたicメモリカード |
JP3629144B2 (ja) * | 1998-06-01 | 2005-03-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
JP2001006374A (ja) * | 1999-06-17 | 2001-01-12 | Hitachi Ltd | 半導体記憶装置及びシステム |
JP4299428B2 (ja) * | 2000-01-19 | 2009-07-22 | 三星電子株式会社 | 可変容量半導体記憶装置 |
JP3983969B2 (ja) * | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
JP4259922B2 (ja) * | 2002-07-30 | 2009-04-30 | シャープ株式会社 | 半導体記憶装置 |
KR100502412B1 (ko) * | 2002-10-23 | 2005-07-19 | 삼성전자주식회사 | 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
US6903972B2 (en) * | 2003-07-30 | 2005-06-07 | M-Systems Flash Disk Pioneers Ltd. | Different methods applied for archiving data according to their desired lifetime |
-
2006
- 2006-03-09 JP JP2006064454A patent/JP4805696B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-08 US US11/683,604 patent/US20070211530A1/en not_active Abandoned
- 2007-03-08 KR KR1020070022893A patent/KR100874998B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9245630B2 (en) | 2013-02-04 | 2016-01-26 | Samsung Electronics Co., Ltd. | Memory system comprising nonvolatile memory device and program method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100874998B1 (ko) | 2008-12-19 |
JP2007242163A (ja) | 2007-09-20 |
US20070211530A1 (en) | 2007-09-13 |
KR20070092642A (ko) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4805696B2 (ja) | 半導体集積回路装置およびそのデータ記録方式 | |
JP5002201B2 (ja) | メモリシステム | |
US7046558B2 (en) | Method for controlling a nonvolatile memory | |
KR100878479B1 (ko) | 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 | |
KR100875539B1 (ko) | 프로그램 방식을 선택할 수 있는 메모리 시스템 | |
JP4688584B2 (ja) | ストレージ装置 | |
US20150255159A1 (en) | Method for controlling a non-volatile semiconductor memory, and semiconductor storage system | |
JP5497754B2 (ja) | アドホックフラッシュメモリ基準セル | |
US11675699B2 (en) | Data storage device, operation method thereof, and storage system including the same | |
US20200105351A1 (en) | Memory system and operating method thereof | |
KR20170026831A (ko) | 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 그리고 데이터 저장 장치의 동작 방법. | |
US20220197534A1 (en) | Data storage apparatus and operation method thereof | |
JP2009015978A (ja) | 半導体記憶装置及びメモリシステム | |
KR20190087072A (ko) | 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치 | |
KR101081948B1 (ko) | 불휘발성 메모리 장치 및 그것의 데이터 저장 방법 | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
US20090210612A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
US20220229775A1 (en) | Data storage device and operating method thereof | |
KR20190085642A (ko) | 메모리 시스템 | |
JP2012521032A (ja) | Ssdコントローラおよびssdコントローラの動作方法 | |
JP2008020937A (ja) | 不揮発性記憶装置 | |
JP4551938B2 (ja) | メモリシステム | |
KR102264757B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US12056367B2 (en) | Memory system and operating method thereof for performing urgent fine program operation | |
US20230129727A1 (en) | Storage device and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |