JP2003196988A5 - - Google Patents

Claims (31)

1. 電気的にデータの書き換えが可能な不揮発性半導体メモリセルと、
   前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに書き込み電圧と書き込み制御電圧とを供給して前記メモリセルに書き込みを行い、前記メモリセルが第１の書き込み状態に達したら前記書き込み制御電圧の供給状態を変えて前記メモリセルに書き込みを行い、前記メモリセルが第２の書き込み状態に達したら前記書き込み制御電圧の供給状態をさらに変えて前記メモリセルの書き込みを禁止する書き込み回路
   とを具備したことを特徴とする不揮発性半導体記憶装置。
2. 電気的にデータの書き換えが可能な不揮発性半導体メモリセルと、
   前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに書き込み電圧と第１の値を有する書き込み制御電圧とを供給して前記メモリセルに書き込みを行い、前記メモリセルが第１の書き込み状態に達したら前記書き込み制御電圧の値を前記第１の値とは異なる第２の値に変えて前記メモリセルに書き込みを行い、前記メモリセルが第２の書き込み状態に達したら前記書き込み制御電圧の値を前記第１及び第２の値とはそれぞれ異なる第３の値に変えて前記メモリセルの書き込みを禁止する書き込み回路
   とを具備したことを特徴とする不揮発性半導体記憶装置。
3. 前記第２の値が前記第１の値よりも大きく、前記第３の値が前記第２の値よりも大きいことを特徴とする請求項２記載の不揮発性半導体記憶装置。
4. 前記第３の値が電源電圧の値であることを特徴とする請求項３記載の不揮発性半導体記憶装置。
5. 電気的にデータの書き換えが可能な不揮発性半導体メモリセルと、
   前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに書き込み電圧を供給した状態で第１の値を有する書き込み制御電圧を第１の期間だけ供給して前記メモリセルに書き込みを行い、前記メモリセルが第１の書き込み状態に達したら前記メモリセルに前記書き込み電圧を供給した状態で前記第１の値を有する書き込み制御電圧を前記第１の期間とは異なる第２の期間だけ供給して前記メモリセルに書き込みを行い、前記メモリセルが第２の書き込み状態に達したら前記書き込み制御電圧の値を前記第１の値とは異なる第２の値に変えて前記メモリセルの書き込みを禁止する書き込み回路
   とを具備したことを特徴とする不揮発性半導体記憶装置。
6. 前記第２の期間が前記第１の期間よりも短く、前記第２の値が前記第１の値よりも大きいことを特徴とする請求項５記載の不揮発性半導体記憶装置。
7. 前記第２の値が電源電圧の値であることを特徴とする請求項６記載の不揮発性半導体記憶装置。
8. 前記不揮発性半導体メモリセルはｎ値（ｎは３以上の正の整数）のデータを記憶する請求項１、２、５のいずれか１項記載の不揮発性半導体記憶装置。
9. 前記書き込み回路は、前記不揮発性半導体メモリセルに対して書き込みを行う際に前記書き込み電圧の値を変化させて書き込みを行うことを特徴とする請求項１、２、５のいずれか１項記載の不揮発性半導体記憶装置。
10. 前記書き込み回路は、前記不揮発性半導体メモリセルに対して書き込みを行う際に前記書き込み電圧の値が順次増加するように変化させて書き込みを行うことを特徴とする請求項１、２、５のいずれか１項記載の不揮発性半導体記憶装置。
11. 前記書き込み回路は、前記不揮発性半導体メモリセルに対して書き込みを行う際に前記書き込み電圧の値が一定の割合で順次増加するように変化させて書き込みを行うことを特徴とする請求項１、２、５のいずれか１項記載の不揮発性半導体記憶装置。
12. 前記不揮発性半導体メモリセルが浮遊ゲート、制御ゲート、ソース、及びドレインを有する不揮発性トランジスタであり、
    前記書き込み回路は前記書き込み電圧を前記不揮発性トランジスタの制御ゲートに供給し、前記書き込み制御電圧を前記不揮発性トランジスタのドレインに供給することを特徴とする請求項１、２、５のいずれか１項記載の不揮発性半導体記憶装置。
13. それぞれ電気的にデータの書き換えが可能な複数の不揮発性半導体メモリセルと、
    前記複数のメモリセルに共通に接続された複数のワード線と、
    前記複数のメモリセルのそれぞれに接続された複数のビット線と、
    前記複数のメモリセルにデータを書き込む書き込み回路とを具備し、
    前記書き込み回路は、前記複数のビット線のそれぞれに対応して設けられ、第１及び第２の制御データを記憶するデータ記憶回路を有し、
    前記書き込み回路は、
    対応するメモリセルに書き込むべきデータに応じて前記データ記憶回路に第１の制御データを設定し、
    前記ワード線に書き込み電圧を供給すると共に前記第１の制御データとして書き込みが必要なデータが記憶されている前記データ記憶回路に対応するビット線に書き込み制御電圧を供給して対応するメモリセルに書き込みを行い、
    書き込みが行われている前記メモリセルのうち第１の書き込み状態に達したメモリセルに対応する前記データ記憶回路に前記第２の制御データとして第１の書き込み状態が終了したことを表すデータを設定した後、前記書き込み制御電圧の供給状態を変えて前記第１の書き込み状態に達した前記メモリセルに書き込みを行い、
    書き込みが行われているメモリセルのうち第２の書き込み状態に達したメモリセルに対応する前記データ記憶回路に第１の制御データとして第２の書き込み状態が終了したことを表すデータを設定した後、前記書き込み制御電圧の供給状態をさらに変えて前記第２の書き込み状態に達した前記メモリセルの書き込みを禁止する
    ことを特徴とする不揮発性半導体記憶装置。
14. 前記書き込み回路は、前記データ記憶回路に第２の制御データとして第１の書き込み状態が終了したことを表すデータを設定した後はそのデータを保持させることを特徴とする請求項１３記載の不揮発性半導体記憶装置。
15. 前記書き込み回路は、前記データ記憶回路に前記第２の制御データとして第１の書き込み状態が終了したことを表すデータを設定した後に、前記書き込み制御電圧の値を変えて前記第１の書き込み状態に達した前記メモリセルに書き込みを行うことを特徴とする請求項１３記載の不揮発性半導体記憶装置。
16. 前記書き込み回路は、前記データ記憶回路に前記第２の制御データとして第１の書き込み状態が終了したことを表すデータを設定した後に、前記書き込み制御電圧の供給期間を変えて前記第１の書き込み状態に達した前記メモリセルに書き込みを行うことを特徴とする請求項１３記載の不揮発性半導体記憶装置。
17. 電気的にデータの書き換えが可能な不揮発性半導体メモリセルと、
    前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルにその値が順次増加する書き込み電圧と第１の実効電圧を有する書き込み制御電圧とを供給して前記メモリセルに書き込みを行い、前記メモリセルが第１の書き込み状態に達したら前記書き込み制御電圧を前記第１の実効電圧とは異なる第２の実効電圧に変えて前記メモリセルに供給して前記メモリセルに書き込みを行い、前記メモリセルが第２の書き込み状態に達したら前記メモリセルの書き込みを禁止する書き込み回路とを具備したことを特徴とする不揮発性半導体記憶装置。
18. 電気的にデータの書き換えが可能な不揮発性半導体メモリセルと、
    前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに一定値ずつ値が順次増加するような書き込み電圧と第１の実効電圧を有する書き込み制御電圧とを供給して前記メモリセルに書き込みを行い、前記メモリセルが第１の書き込み状態に達したら前記書き込み制御電圧を前記第１の実効電圧とは異なる第２の実効電圧に変えて前記メモリセルに供給して前記メモリセルに書き込みを行い、前記メモリセルが第２の書き込み状態に達したら前記メモリセルの書き込みを禁止する書き込み回路とを具備し、
    前記第２の実効電圧と前記第１の実効電圧との差が、前記書き込み電圧の値を増加させる一定値よりも大きく設定されていることを特徴とする不揮発性半導体記憶装置。
19. 前記不揮発性半導体メモリセルはｎ値（ｎは３以上の正の整数）のデータを記憶する請求項１８または１９記載の不揮発性半導体記憶装置。
20. 前記不揮発性半導体メモリセルが浮遊ゲート、制御ゲート、ソース、及びドレインを有する不揮発性トランジスタであり、
    前記書き込み回路は前記書き込み電圧を前記不揮発性トランジスタの制御ゲートに供給し、前記書き込み制御電圧を前記不揮発性トランジスタのドレインに供給することを特徴とする請求項１８または１９記載の不揮発性半導体記憶装置。
21. 電気的に書き換えが可能な不揮発性半導体メモリセルと、
    前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに書き込み電圧と書き込み制御電圧とを供給して前記メモリセルに書き込みを行い前記メモリセルの書き込み状態を変化させ、前記書き込み制御電圧の供給状態を変えて前記書き込み状態の変化速度を緩和し、前記書き込み状態の変化速度が緩和されている間に前記メモリセルに対する書き込みを終了させる書き込み回路とを具備したことを特徴とする不揮発性半導体記憶装置。
22. 電気的に書き換えが可能な不揮発性半導体メモリセルと、
    前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに書き込み電圧と書き込み制御電圧とを供給して前記メモリセルに書き込みを行い前記メモリセルの書き込み状態を変化させ、前記書き込み制御電圧の供給状態を変えて前記書き込み状態の変化速度を緩和し、前記書き込み状態の変化速度が緩和されている間にさらに前記書き込み制御電圧の供給状態を変えて前記メモリセルに対する書き込みを終了させる書き込み回路とを具備したことを特徴とする不揮発性半導体記憶装置。
23. 前記書き込み回路は、前記メモリセルに対して書き込みを行う際に前記書き込み電圧の値を順次増加するように変化させて書き込みを行うことを特徴とする請求項２１あるいは２２記載の不揮発性半導体記憶装置。
24. 前記書き込み回路は、前記メモリセルの書き込み状態が第１のレベルに達したかを検出し、前記メモリセルの書き込み状態が第１のレベルに達したと検出すると前記書き込み制御電圧の供給状態を変えて前記書き込み状態の変化速度を緩和することを特徴とする請求項２１あるいは２２記載の不揮発性半導体記憶装置。
25. 前記書き込み回路は、前記メモリセルの書き込み状態が第２のレベルに達したかを検出し、前記メモリセルの書き込み状態が第２のレベルに達したと検出すると前記メモリセルに対する書き込みを終了させることを特徴とする請求項２４記載の不揮発性半導体記憶装置。
26. 前記メモリセルの制御ゲートに接続されたワード線と、
    前記メモリセルのドレインに接続されたビット線とをさらに備え、
    前記書き込み回路は前記書き込み電圧を前記ワード線に供給し、前記書き込み制御電圧を前記ビット線に供給することを特徴とする請求項２１あるいは２２記載の不揮発性半導体記憶装置。
27. 前記書き込み回路は、前記メモリセルに１ビットより多いデータを記憶させることを特徴とする請求項２１あるいは２２記載の不揮発性半導体記憶装置。
28. 電気的に書き換えが可能な不揮発性半導体メモリセルと、
    前記メモリセルに読み出し電圧を印加して前記メモリセルに記憶されているデータを読み出す読み出し回路と、
    前記メモリセルにデータを書き込む書き込み回路であり、前記メモリセルに第１のベリファイ電圧を印加して前記メモリセルの書き込み状態が第１のレベルに達したかを検出し、前記メモリセルの書き込み状態が前記第１のレベルに達していなければ前記メモリセルに書き込み電圧と第１の実効電圧を有する書き込み制御電圧を印加して書き込みを行い、前記メモリセルの書き込み状態が前記第１のレベルに達していれば前記メモリセルに前記書き込み電圧と第２の実効電圧を有する書き込み制御電圧を印加して書き込みを行い、前記メモリセルに第２のベリファイ電圧を印加して前記メモリセルの書き込み状態が第２のレベルに達したかを検出し、前記メモリセルの書き込み状態が前記第２のレベルに達して いれば前記メモリセルに前記書き込み電圧と第３の実効電圧を有する書き込み制御電圧を印加して書き込みを禁止する書き込み回路とを具備し、
    前記読み出し電圧と前記第２のベリファイ電圧のとの差が前記第１のベリファイ電圧と前記第２のベリファイ電圧との差よりも大きいことを特徴とする不揮発性半導体記憶装置。
29. 前記書き込み回路は、前記メモリセルに対して書き込みを行う際に前記書き込み電圧の値を順次増加するように変化させて書き込みを行うことを特徴とする請求項２８記載の不揮発性半導体記憶装置。
30. 前記書き込み回路は、前記メモリセルに対して書き込みを行う際に前記書き込み電圧の値を順次増加するように変化させて書き込みを行うことを特徴とする請求項２８記載の不揮発性半導体記憶装置。
31. 前記書き込み回路は、前記メモリセルに１ビットより多いデータを記憶させることを特徴とする請求項２８記載の不揮発性半導体記憶装置。