TWI397071B - 記憶體儲存裝置及其控制方法 - Google Patents

記憶體儲存裝置及其控制方法 Download PDF

Info

Publication number
TWI397071B
TWI397071B TW097151552A TW97151552A TWI397071B TW I397071 B TWI397071 B TW I397071B TW 097151552 A TW097151552 A TW 097151552A TW 97151552 A TW97151552 A TW 97151552A TW I397071 B TWI397071 B TW I397071B
Authority
TW
Taiwan
Prior art keywords
data
memory
written
type
unit
Prior art date
Application number
TW097151552A
Other languages
English (en)
Other versions
TW201025333A (en
Inventor
Li Pin Chang
Ming Dar Chen
Original Assignee
A Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Data Technology Co Ltd filed Critical A Data Technology Co Ltd
Priority to TW097151552A priority Critical patent/TWI397071B/zh
Priority to US12/457,402 priority patent/US8225050B2/en
Publication of TW201025333A publication Critical patent/TW201025333A/zh
Application granted granted Critical
Publication of TWI397071B publication Critical patent/TWI397071B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

記憶體儲存裝置及其控制方法
本發明係關於一種儲存裝置及方法，尤指一種記憶體儲存裝置及其控制方法。
非揮發性記憶體(Non-volatile memory，或稱為非依電性記憶體)係用以儲存資料，常應用於儲存裝置，例如：記憶卡、USB介面隨身碟、固態磁碟機等。快閃記憶體(Flash memory)具有高儲存密度、低耗電特性、有效的存取效率與合理價格成本等優點，而成為目前非揮發性記憶體主流。
一般非揮發性記憶體通常係全採用多級單元型記憶體(Multi-level-cell,MLC)或單級單元型記憶體(Single-level-cell,SLC)，其中以多級單元製成之記憶體為高密度記憶體(High density memory)，而以單級單元製成之記憶體為低密度記憶體(Low density memory)。相較於低密度記憶體，高密度記憶體單位面積的資料儲存容量可成倍數增加，因而具有大幅提高儲存容量與降低成本的優勢，然其讀寫資料、執行燒錄與抹除(Erase)動作所需的時間卻較長；此外，多級單元製程技術也致使高密度記憶體所能承受的抹寫次數(Erase cycle)較少，如此便連帶影響了採用高密度記憶體的儲存裝置的資料存取速度與使用壽命。
鑑於高密度記憶體的特點在於儲存容量大與成本低，但資料存取速率慢及抹除耐用次數少；而低密度記憶體的 特點在於資料存取速率快與抹除耐用次數多，但儲存容量小及成本高，進而發展出在單一儲存裝置內同時具備上述兩種不同密度之記憶體，即為混合密度記憶體(Hybrid density memory)。
目前，業界所提出之混合密度記憶體儲存裝置通常採用低密度記憶體記錄使用頻率較高的資料，用高密度記憶體記錄使用頻率較低的資料，然而，在低密度記憶體有限的儲存容量中，要規劃新舊資料處理方式將影響混合密度記憶體儲存裝置的工作效能；且，因為不同密度之記憶體所能承受的抹除次數不一樣，而且當記憶體存放的資料被更新或存取時，會抹除存放該資料的區塊，進而導致兩種密度的記憶體之抹除次數不平均，如此一來，會面臨其中一種密度的記憶體先到抹除耐用次數限制，但另一種密度的記憶體尚可繼續使用的情況，而提早結束儲存裝置的使用壽命。
因此，本發明之目的係在於提供一種記憶體儲存裝置及其控制方法，以改善習知技術之問題。
本發明係揭示一種記憶體儲存裝置之控制方法，係適用於將由主機傳來的至少一寫入資料配置在一記憶體儲存裝置中。此儲存裝置具有一高密度記憶單元，該高密度記憶單元中分成複數個第一類記憶頁以及複數個第二類記憶頁，其中寫入該第二類記憶頁比寫入該第一類記憶頁的時間短。所述之控制方法的步驟如下：首先進行一熱門資料過濾程序，將該寫入資料之資料長度與一門限值比較，用 以區分該寫入資料之性質；之後根據比較結果來決定該寫入資料的配置位置，若該寫入資料之資料長度比該門限值小，則將該寫入資料配置於第二類記憶頁，否則將該寫入資料配置於第一類記憶頁以及第二類記憶頁。
藉由前述技術方案，本發明係利用高密度記憶體的成對記憶頁(Paired Page)之特性，將常更新的資料儲存在燒錄(Program)時間較快的記憶頁中，進而加速燒錄時間，並延長儲存裝置的使用壽命。
以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。
本發明所提出之記憶體儲存裝置及其控制方法，係先辨識由一主機傳來的寫入資料之性質，將較常更新的寫入資料配置於燒錄速度較快的高密度記憶體之記憶頁，以提高燒錄速度，並提升記憶體裝置的使用效能及壽命。
本發明之主要技術特徵在於資料配置之控制方法以及使用該方法的記憶體儲存裝置架構，以下就僅提出必要之內部系統架構及其動作流程，然而，熟悉該項技藝者得知，除了以下所提及之構件，記憶體儲存裝置中當然包括其他的必要元件，因此，不應以本實施例揭露者為限。
首先，請參閱第一圖，該圖係為本發明所揭示之高密度記憶單元之一具體實施例之示意圖。如第一圖所示，一由高密度記憶體所構成之高密度記憶單元1定義連續複數 個實體區塊PBA0 、PBA1 、PBA2 ……，每一實體區塊PBAi 具有複數個第一類記憶頁以及複數個第二類記憶頁，如第二圖所示，由於高密度記憶體有成對記憶頁(Paired Page)的特性，所述之第一類記憶頁即為最高有效位元記憶頁(MSB Page)MSB0 、MSB1 、MSB2 ……；而第二類記憶頁即為最低有效位元記憶頁(LSB Page)LSB0 、LSB1 、LSB2 ……。
高密度記憶單元之所以稱為高密度的原因，主要係其中的每一個記憶胞能處於超過兩個狀態，如第三A圖所示，每一記憶胞包含兩個位元，用來決定四種狀態”U”、”A”、”B”、”C”，該兩個位元係為最高有效位元(MSB)31以及最低有效位元(LSB)33，分別位在不同的記憶頁上，而屬於同一個記憶胞的最高有效位元記憶頁MSBi 以及最低有效位元記憶頁LSBi 即稱作成對記憶頁(Paired Page)。
當要寫入資料至最高有效位元記憶頁MSBi ，如第三B圖所示，必須將記憶胞由狀態”U”燒錄到狀態”C”，或是由狀態”A”燒錄到狀態”B”，藉此將最高有效位元31所表示的位元由邏輯1轉換為邏輯0。而若將最高有效位元記憶頁MSBi 中的記憶胞維持在狀態”A”或狀態”U”，即可將最高有效位元31表示為邏輯1。
而當要寫入資料至最低有效位元記憶頁LSBi ，如第三C圖所示，則可將記憶胞維持在狀態”U”，以將最低有效位元33表示為邏輯1。若將記憶胞燒錄至狀態”A”，則可將最低有效位元33表示為邏輯0。如此一個記憶胞只需要維持兩種較低的電位來處理兩種狀態，因此若只使用高密度記憶單元的最低有效位元記憶頁LSBi 來記錄資料，其 效果以及速度會與使用低密度記憶單元差不多。因此本發明提出將較常更新的熱門資料只利用最低有效位元記憶頁LSBi 來記錄，藉此加速熱門資料的處理速度。
接著，請參閱第四圖，該圖係為本發明所揭示之記憶體儲存裝置之系統架構示意圖。如第四圖所示，一記憶體儲存裝置40(以下簡稱儲存裝置)係應用於一數位系統4中，配合執行寫入與讀取資料。數位系統4中，儲存裝置40係耦接於主機47，接受主機47所下達的指令運作。具體來說，主機47可為一計算機系統，而儲存裝置40則為計算機系統之固態硬碟。
儲存裝置40包括有一非揮發性記憶體單元41、一控制單元43以及一電源管理單元45。非揮發性記憶體單元41是由快閃記憶體(Flash memory)所構成，包括有一高密度記憶單元1，亦可包括低密度記憶單元(圖中未示)，以形成混合記憶體儲存裝置。高密度記憶單元1係為多級單元記憶體(MLC)，具有儲存容量高、抹除耐用次數少與資料存取速率低等特點。
電源管理單元45係耦接於一電源49，用以接收電源49所輸出的電力，並將電力轉換為控制單元43與非揮發性記憶體單元41所需電源。
本發明是根據FAT12、FAT16、FAT32或NTFS的檔案系統所規範的系統架構來管理儲存裝置40所儲存的檔案資料。經由微處理器435韌體預先規劃之定址轉換表將檔案資料在檔案系統中的邏輯區塊位址映射到非揮發性記憶體單元41的實體位址。
控制單元43係耦接於主機47與非揮發性記憶體單元 41之間，控制單元43接收主機47所下達之一指令，所述之指令可為一寫入指令或一讀取指令，寫入指令是將對應一邏輯區塊位址的資料寫入非揮發性記憶體單元41中，而讀取指令則是將一邏輯區塊位址的資料從非揮發性記憶體單元41中讀取出來。控制單元43包括有一系統介面431、一熱門資料控管模組433、一微處理器435、一資料暫存單元437以及一記憶體介面439。系統介面431係耦接於主機47，用以接收主機47所下達的指令，與傳輸該指令所對應之資料。熱門資料控管模組433係耦接於系統介面431，以識別該指令所指向的資料之性質，來指定該資料配置於適當的記憶體位址中。微處理器435係耦接於系統介面431以及熱門資料控管模組433，用以控制儲存裝置40中各個單元處理該指令的運作情形，即當微處理器435接收指令後，將指令所指向之資料傳至熱門資料控管模組433以判別資料之性質，之後再根據判斷結果對該資料作適當的處理。資料暫存單元437係耦接於系統介面431，用以暫存主機47傳送到儲存裝置40的資料，或主機47預備從儲存裝置40讀取的資料。記憶體介面439係耦接於資料暫存單元437與非揮發性記憶體單元41之間，作為控制單元43與非揮發性記憶體單元41之間的資料傳輸介面。
接著，請同時參閱第四圖以及第五圖。第五圖係為本發明所揭示熱門資料控管模組之一具體實施例之系統架構示意圖。如第五圖所示，熱門資料控管模組433耦接於非揮發性記憶體單元41，非揮發性記憶體單元41有一高密度記憶單元1。主機47將所下達的指令之所對應的資料(以下統稱寫入資料)傳到熱門資料控管模組433，熱門資料控 管模組433會根據該寫入資料的性質來指定該寫入資料配置於高密度記憶單元1中的最低有效位元記憶頁或最高有效位元記憶頁以及最低有效位元記憶頁。
熱門資料控管模組433包括有一熱門資料過濾單元4331以及一位址配置單元4333。熱門資料過濾單元4331係接收寫入資料，藉由寫入資料的長度來辨別其資料性質。位址配置單元4333係耦接於熱門資料過濾單元4331及高密度記憶單元1之間，用以根據寫入資料的性質來將其配置於適當的位址。具體來說，寫入資料之資料長度若比一預設的門限值小，熱門資料過濾單元4331即判斷該寫入資料係為一熱門資料，由位址配置單元4333給定最低有效位元記憶頁LSBi 的位址來配置該寫入資料；否則判斷該寫入資料係為一冷門資料(非熱門資料)，依照一般寫入高密度記憶單元1的方式來將寫入資料配置於最高有效位元記憶頁MSBi 以及最低有效位元記憶頁LSBi 。
本發明係將寫入資料的長度和一門限值比較來決定該寫入資料的性質。門限值可為一系統設定值或一使用者設定值，也可由寫入資料的性質來調整其值。例如，由熱門資料過濾單元4331統計過去N筆寫入資料的位址及長度，接著分析這N筆寫入資料其位址重複性較高的資料係落入哪個資料長度範圍中，假設分析出重複性較高的寫入資料其資料長度係落入2KB以下，則將門限值設定為2KB。而接下來的寫入資料其長度若低於2KB，則判斷為熱門資料，反之則判斷為非熱門資料。另外，門限值的設定方法係可每接收N筆寫入資料變更新一次門限值；亦可在接收N筆寫入資料並分析出門限值後，接下來每接收M筆寫入 資料就更新一次門限值(N≠M,N,M≧1)，如此透過寫入資料的統計分析可動態調整熱門資料的定義。若儲存裝置40剛開始運作，尚未產生門限值，可預設一初始門限值於熱門資料過濾單元4331中或載入前次使用時所記錄的門限值以供判斷初始的幾筆寫入資料之性質。
高密度記憶單元1中，若一儲存資料的實體區塊寫滿後，則由位址配置單元4333再指定另一已抹除的實體區塊來儲存資料，而後者之實體區塊為前者之實體區塊的子區塊，且實體區塊間會有鏈結關係(可於邏輯位址轉換表中管理，也可另外件一鏈結表來管理)，以利任一實體區塊找到自己的子區塊位址。請參考第六圖，該圖係為本發明所揭示之高密度記憶單元之一具體實施例之資料配置示意圖。 如第六圖所示，假設熱門資料HD0 、HD1 、…、HDn ，依HD0 、HD1 、HD1 ……HDn 、HDn 之更新順序將資料寫入高密度記憶單元1中，則由位址配置單元4333給定位址後，由微處理器435控制熱門資料HD0 、HD1 分別寫入實體區塊PBA0 的最低有效位元記憶頁LSB0 、LSB1 中，待之後更新的熱門資料HD1 欲寫入時，則將其繼續記錄於最低有效位元記憶頁LSB2 ，而最低有效位元記憶頁LSB1 中的資料則標記為無效(invalid)的。依照上述方式寫入熱門資料，熱門資料HDn 儲存於實體區塊PBA0 的最後一個最低有效位元記憶頁LSBn 後，再接收到熱門資料HD0 欲更新時，位址配置單元4333會另外再配置一個已抹除的實體區塊PBA2 來記錄之後寫入的熱門資料，因而把熱門資料HDn 寫入實體區塊PBA2 的最低有效位元記憶頁LSB0 中，並把實體區塊PBA0 的最低有效位元記憶頁LSBn 中的資料則標記為無效的。本實施例中的 實體區塊PBA2 即為實體區塊PBA0 的子區塊，實體區塊PBA2 亦可繼續鏈結更多的子區塊來記錄資料。
當高密度記憶單元1中能用來記錄資料的已抹除實體區塊之數量小於一預設值，一具體實施例中，該預設值係為冗餘區塊之數量，微處理器435便開始進行回收區塊的程序，意即將有鏈結關係的實體區塊(如PBA0 、PBA2 )中的所有的有效資料收集後，儲存於另一已抹除之實體區塊中，並抹除上述原本有鏈結關係之實體區塊中的資料，以供其他資料寫入。除了上述方式，系統亦可於任一實體區塊中所記錄之資料皆為無效時，即執行回收區塊程序，將實體區塊抹除以供其他資料寫入。
最後，請參閱第七圖，該圖係為本發明所揭示記憶體儲存裝置之控制方法之一具體實施例之步驟流程圖。其中相關之系統架構請同時參閱第四圖。如第七圖所示，所述之控制方法包括有下列步驟：首先，熱門資料過濾單元4331接收一寫入資料(步驟S701)；接著，進行一熱門資料過濾程序(步驟S703)，判斷寫入資料的資料長度是否小於門限值；若否，則微處理器435將該寫入資料配置於最高有效位元記憶頁MSBi 以及最低有效位元記憶頁LSBi 中(步驟S705)；並依據配置位址來更新寫入資料之邏輯位址與實體位址之對應關係(步驟S707)，之後便繼續接收下一筆寫入資料；若步驟S703的判斷為是，則判斷實體區塊是否還有可使用的最低有效位元記憶頁(步驟S711)；若是，則微處理器435依據位址配置單元4333給定的位址來控制寫入資料配置於最低有效位元記憶頁LSBi 中(步驟S713)； 若步驟S711的判斷為否，則表示目前沒有最低有效位元記憶頁可供儲存資料，則判斷已抹除實體區塊之數量是否小於預設值(步驟S715)，以確定是否已達到區塊回收的條件；若否，位址配置單元4333隨即配置另一個已抹除之實體區塊來將寫入資料寫至新配置的實體區塊之最低有效位元記憶頁中(步驟S717)；並更新實體區塊的鏈結關係(步驟S719)，即建立原本實體區塊與新的實體區塊之母子關係，隨後再依據配置位址來更新寫入資料之邏輯位址與實體位址之對應關係；若步驟S715的判斷為是，表示已經達到回收區塊條件，則將寫入資料以及有鏈結關係的實體區塊中的有效資料複製於另一已抹除之實體區塊中(步驟S721)，並依據配置位址來更新寫入資料之邏輯位址與實體位址之對應關係(步驟S723)；最後，抹除原本有鏈結關係的實體區塊中的資料以供其他資料寫入(步驟S725)，並繼續接收下一筆寫入資料處理。
藉由以上實例詳述，當可知悉本發明之記憶體儲存裝置及其控制方法，係透過資料長度的分析以及持續偵測寫入資料的性質來調整門限值以辨識熱門資料，進而將熱門資料記錄於高密度記憶體中的最低有效位元記憶頁，非熱門資料就依照一般寫入高密度記憶體的方式配置於最低有效位元記憶頁以及最高有效位元記憶頁，藉此充分利用最低有效位元記憶頁燒錄資料類似於低密度記憶體的特性來做資料的處理，有效提高寫入高密度記憶體的速度，進而提升記憶體裝置的使用效能及壽命。
惟，以上所述，僅為本發明的具體實施例之詳細說明及圖式而已，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。
1‧‧‧高密度記憶單元
PBA0 、PBA1 、PBA2 、PBAi ‧‧‧實體區塊
MSB0 、MSB1 、MSB2 、MSBi 、MSBn ‧‧‧最高有效位元記憶頁
LSB0 、LSB1 、LSB2 、LSBi 、LSBn ‧‧‧最低有效位元記憶頁
”U”、”A”、”B”、”C”‧‧‧狀態
31‧‧‧最高有效位元
33‧‧‧最低有效位元
4‧‧‧數位系統
40‧‧‧記憶體儲存裝置
41‧‧‧非揮發性記憶體單元
43‧‧‧控制單元
431‧‧‧系統介面
433‧‧‧熱門資料控管模組
4331‧‧‧熱門資料過濾單元
4333‧‧‧位址配置單元
435‧‧‧微處理器
437‧‧‧資料暫存單元
439‧‧‧記憶體介面
45‧‧‧電源管理單元
47‧‧‧主機
49‧‧‧電源
HD0 、HD1 、HDn ‧‧‧熱門資料
S701~S719‧‧‧各個步驟流程
第一圖係為本發明所揭示之高密度記憶單元之一具體實施例之示意圖；第二圖係為本發明所揭示之實體區塊之一具體實施例之示意圖；第三A~三C圖係為本發明所揭示之高密度記憶單元之一具體實施例之狀態改變示意圖；第四圖係為本發明所揭示之記憶體儲存裝置之系統架構示意圖；第五圖係為本發明所揭示熱門資料控管模組之一具體實施例之系統架構示意圖；第六圖係為本發明所揭示之高密度記憶單元之一具體實施例之資料配置示意圖；以及第七圖係為本發明所揭示記憶體儲存裝置之控制方法之一具體實施例之步驟流程圖。
4‧‧‧數位系統
40‧‧‧記憶體儲存裝置
41‧‧‧非揮發性記憶體單元
43‧‧‧控制單元
431‧‧‧系統介面
433‧‧‧熱門資料控管模組
4331‧‧‧熱門資料過濾單元
4333‧‧‧位址配置單元
435‧‧‧微處理器
437‧‧‧資料暫存單元
439‧‧‧記憶體介面
45‧‧‧電源管理單元
47‧‧‧主機
49‧‧‧電源

Claims (19)

  1. 一種記憶體儲存裝置之控制方法，係適用於將至少一寫入資料配置在一記憶體儲存裝置中，該記憶體儲存裝置具有一高密度記憶單元，該高密度記憶單元中包括複數個第一類記憶頁以及複數個第二類記憶頁，其中寫入該第二類記憶頁比寫入該第一類記憶頁的時間短，該控制方法包括下列步驟：進行一熱門資料過濾程序，將該寫入資料之資料長度與一門限值比較，用以區分該寫入資料之性質；以及根據該寫入資料之性質，將該寫入資料配置於該第二類記憶頁，或將該寫入資料配置於該第一類記憶頁以及該第二類記憶頁中；其中該寫入資料之資料長度比一門限值小，即判斷該寫入資料係為一熱門資料，否則判斷該寫入資料係為一冷門資料。
  2. 如申請專利範圍第1項所述之控制方法，若該寫入資料之資料長度比該門限值小，將該熱門資料配置於該第二類記憶頁；否則將該冷門資料配置於該第一類記憶頁以及該第二類記憶頁。
  3. 如申請專利範圍第2項所述之控制方法，更包括執行一回收區塊程序。
  4. 如申請專利範圍第3項所述之控制方法，其中該高密度記憶單元定義連續複數個實體區塊，每一該實體區塊具有多個該第一類記憶頁以及該第二類記憶頁。
  5. 如申請專利範圍第4項所述之控制方法，其中該寫入資料係順序性地配置於該第二類記憶頁。
  6. 如申請專利範圍第4項所述之控制方法，其中若用來配置該寫入資料的該實體區塊寫滿後，則使用另一已抹除之該實體區塊來配置該寫入資料，而另一已抹除之該實體區塊之該實體區塊為寫入資料的該實體區塊之該實體區塊的子區塊，兩者有鏈結關係。
  7. 如申請專利範圍第6項所述之控制方法，其中該回收區塊程序包括下列步驟：若任一實體區塊中所記錄之資料皆為無效(invalid)，則抹除該實體區塊。
  8. 如申請專利範圍第6項所述之控制方法，更包括以下步驟：更新該寫入資料之邏輯位址與實體位址之對應關係；以及更新該等實體區塊的鏈結關係。
  9. 如申請專利範圍第6項所述之控制方法，其中該回收區塊程序包括下列步驟：判斷已抹除之該實體區塊的數量是否小於一預設值；若上述判斷為是，則將有鏈結關係的該實體區塊中的有效資料收集後儲存於另一已抹除之該實體區塊中；以及抹除上述有鏈結關係之該實體區塊中的資料。
  10. 如申請專利範圍第9項所述之控制方法，更包括以下步驟：更新該寫入資料之邏輯位址與實體位址之對應關係；以及更新該等實體區塊的鏈結關係。
  11. 如申請專利範圍第1項所述之控制方法，其中該第二類記憶頁係為最低有效位元記憶頁(LSB Page)，而該第一類記憶頁係為最高有效位元記憶頁(MSB Page)。
  12. 一種熱門資料控管模組，係適用於從一高密度記憶單元中存取至少一寫入資料，該高密度記憶單元包括複數個第一類記憶頁以及複數個第二類記憶頁，該熱門資料控管模組包括有：一熱門資料過濾單元，係將該寫入資料之資料長度與一門限值比較，用以辨別該寫入資料的性質；以及一位址配置單元，係耦接於該熱門資料過濾單元及該高密度記憶單元之間，用以根據該寫入資料的性質來將其配置於該第二類記憶頁，或根據該寫入資料的性質來將其配置於該第一類記憶頁以及該第二類記憶頁。 其中該寫入資料之資料長度比一門限值小，即判斷該寫入資料係為一熱門資料，否則判斷該寫入資料係為一冷門資料。
  13. 如申請專利範圍第12項所述之熱門資料控管模組，其中該門限值係由於該寫入資料前接收連續複數個存取資料決定，即統計該些存取資料之位址重複性，並平均較常重複位址之該寫存取資料的資料長度來決定該門限值。
  14. 如專利申請範圍第12項所述之熱門資料控管模組，其中該第二類記憶頁係為最低有效位元記憶頁(LSB Page)，而該第一類記憶頁係為最高有效位元記憶頁(MSB Page)。
  15. 一種記憶體儲存裝置，係適用於配合一主機存取至少一 寫入資料，包括有：一非揮發性記憶體單元，包括一由高密度記憶體所構成之高密度記憶單元，該高密度記憶單元包括複數個第一類記憶頁以及複數個第二類記憶頁；以及一控制單元，係耦接於該主機及該非揮發性記憶體單元之間，該控制單元根據該寫入資料之性質，將該寫入資料配置於該第二類記憶頁，或將該寫入資料配置於該第一類記憶頁以及該第二類記憶頁中；其中該寫入資料之資料長度比一門限值小，即判斷該寫入資料係為一熱門資料，否則判斷該寫入資料係為一冷門資料。
  16. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該控制單元包括：一系統介面，係耦接於該主機，作為該主機及該記憶體儲存裝置間指令與資料之傳輸介面；一熱門資料過濾單元，係將該寫入資料之資料長度與該門限值比較，用以辨別該寫入資料的性質；以及一位址配置單元，係耦接於該熱門資料過濾單元及該高密度記憶單元之間，用以根據該寫入資料的性質來將其配置於該第二類記憶頁，或根據該寫入資料的性質來將其配置於該第一類記憶頁以及該第二類記憶頁；以及一微處理器，係耦接於該系統介面及該熱門資料過濾單元，將該寫入資料傳送到該熱門資料過濾單元。
  17. 如申請專利範圍第16項所述之記憶體儲存裝置，其中該控制單元更包括： 一資料暫存單元，係耦接於該系統介面，以暫存該寫入資料；以及一記憶體介面，係耦接於該資料暫存單元及該非揮發性記憶體單元之間，受該微處理器的控制以傳輸該寫入資料。
  18. 如申請專利範圍第16項所述之記憶體儲存裝置，其中該門限值係由於該寫入資料前接收連續複數個存取資料決定，即統計該些存取資料之位址重複性，並平均較常重複位址之該存取資料的資料長度來決定該門限值。
  19. 如專利申請範圍第16項所述之記憶體儲存裝置，其中該第二類記憶頁係為最低有效位元記憶頁(LSB Page)，而該第一類記憶頁係為最高有效位元記憶頁(MSB Page)。
TW097151552A 2008-12-31 2008-12-31 記憶體儲存裝置及其控制方法 TWI397071B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097151552A TWI397071B (zh) 2008-12-31 2008-12-31 記憶體儲存裝置及其控制方法
US12/457,402 US8225050B2 (en) 2008-12-31 2009-06-10 Memory storage device and a control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151552A TWI397071B (zh) 2008-12-31 2008-12-31 記憶體儲存裝置及其控制方法

Publications (2)

Publication Number Publication Date
TW201025333A TW201025333A (en) 2010-07-01
TWI397071B true TWI397071B (zh) 2013-05-21

Family

ID=42286308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151552A TWI397071B (zh) 2008-12-31 2008-12-31 記憶體儲存裝置及其控制方法

Country Status (2)

Country Link
US (1) US8225050B2 (zh)
TW (1) TWI397071B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101242195B1 (ko) * 2011-02-25 2013-03-11 서울대학교산학협력단 페이지의 물리적 저장 위치의 변경이 가능한 스토리지 시스템 및 상기 스토리지 시스템의 동작 방법
US8782370B2 (en) 2011-05-15 2014-07-15 Apple Inc. Selective data storage in LSB and MSB pages
DE102011107435A1 (de) * 2011-07-15 2013-01-17 Giesecke & Devrient Gmbh Verfahren zum Erkennen von gelöschten Speicherbereichen
KR20140033964A (ko) * 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
CN103970669A (zh) 2013-02-06 2014-08-06 Lsi公司 用于加速在固态设备中的回收操作的物理到逻辑地址映射
US9342389B2 (en) * 2013-04-04 2016-05-17 SK Hynix Inc. Neighbor based and dynamic hot threshold based hot data identification
TWI503841B (zh) * 2013-04-26 2015-10-11 Phison Electronics Corp 寫入方法、記憶體控制器與記憶體儲存裝置
KR102103543B1 (ko) 2013-11-28 2020-05-29 삼성전자 주식회사 내부 하드웨어 필터를 포함하는 일체형 데이터 저장 장치, 이의 동작 방법, 및 상기 데이터 저장 장치를 포함하는 시스템
CN104934066B (zh) * 2014-03-19 2018-03-27 安华高科技通用Ip(新加坡)公司 Nand闪存中的读取干扰处理
US9847105B2 (en) * 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
DE102017205274A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren und Vorrichtung zum Aktualisieren eines Programmes
CN114185487A (zh) * 2021-11-25 2022-03-15 深圳市德明利技术股份有限公司 冷热数据识别方法、装置、计算机设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735116B2 (en) * 2001-12-24 2004-05-11 Samsung Electronics Co., Ltd. NAND-type flash memory device with multi-page program, multi-page read, multi-block erase operations
TW200428397A (en) * 2003-04-15 2004-12-16 Advanced Micro Devices Inc Method of programming dual cell memory device to store multiple data states per cell
US20060140002A1 (en) * 2003-07-11 2006-06-29 Samsung Electronics Co., Ltd. Flash memory device having multi-level cell and reading and programming method thereof
TW200811863A (en) * 2006-08-16 2008-03-01 Macronix Int Co Ltd Method for data storage of memory unit and memory unit using the same
US20080316816A1 (en) * 2007-06-25 2008-12-25 Lin Jason T Systems for programming multilevel cell nonvolatile memory
TW200931412A (en) * 2008-01-07 2009-07-16 Phison Electronics Corp Flash memory storage apparatus, flash memory controller and switching method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
US20080189473A1 (en) * 2007-02-07 2008-08-07 Micron Technology, Inc Mlc selected multi-program for system management
US7738291B2 (en) * 2007-03-12 2010-06-15 Micron Technology, Inc. Memory page boosting method, device and system
US7525870B2 (en) * 2007-05-21 2009-04-28 Sandisk Il, Ltd. Methods for optimizing page selection in flash-memory devices
TW200917277A (en) * 2007-10-15 2009-04-16 A Data Technology Co Ltd Adaptive hybrid density memory storage device and control method thereof
TWI358068B (en) * 2007-10-19 2012-02-11 Phison Electronics Corp Writing method for non-volatile memory and control
TWI368223B (en) * 2007-12-07 2012-07-11 Phison Electronics Corp Flash memory data writing method and controller using the same
TWI362667B (en) * 2007-12-31 2012-04-21 Phison Electronics Corp Data writing method for flash memory and controller thereof
US8028123B2 (en) * 2008-04-15 2011-09-27 SMART Modular Technologies (AZ) , Inc. Circular wear leveling
TWI385519B (zh) * 2008-04-18 2013-02-11 Phison Electronics Corp 資料寫入方法及使用此方法的快閃儲存系統與其控制器
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
TWI381274B (zh) * 2008-07-10 2013-01-01 Phison Electronics Corp 用於快閃記憶體的區塊管理方法、儲存系統與控制器
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735116B2 (en) * 2001-12-24 2004-05-11 Samsung Electronics Co., Ltd. NAND-type flash memory device with multi-page program, multi-page read, multi-block erase operations
TW200428397A (en) * 2003-04-15 2004-12-16 Advanced Micro Devices Inc Method of programming dual cell memory device to store multiple data states per cell
US20060140002A1 (en) * 2003-07-11 2006-06-29 Samsung Electronics Co., Ltd. Flash memory device having multi-level cell and reading and programming method thereof
TW200811863A (en) * 2006-08-16 2008-03-01 Macronix Int Co Ltd Method for data storage of memory unit and memory unit using the same
US20080316816A1 (en) * 2007-06-25 2008-12-25 Lin Jason T Systems for programming multilevel cell nonvolatile memory
TW200931412A (en) * 2008-01-07 2009-07-16 Phison Electronics Corp Flash memory storage apparatus, flash memory controller and switching method thereof

Also Published As

Publication number Publication date
US20100169586A1 (en) 2010-07-01
TW201025333A (en) 2010-07-01
US8225050B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
TWI397071B (zh) 記憶體儲存裝置及其控制方法
TWI604455B (zh) 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
JP5907255B2 (ja) Ｌｓｂ及びｍｓｂページにおける選択的データ記憶
TWI467369B (zh) 混合密度記憶體系統及其控制方法
JP5418808B2 (ja) 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置
EP2439645B1 (en) Method and apparatus for storing data in a multi-level cell flash memory device
TWI389125B (zh) 記憶體儲存裝置及其控制方法
US8250286B2 (en) Block management method, and storage system and controller using the same
TWI638263B (zh) 資料備份方法、資料恢復方法以及儲存控制器
US11755472B2 (en) Periodic flush in memory component that is using greedy garbage collection
TWI385518B (zh) 用於快閃記憶體的資料儲存方法及儲存系統
TWI537728B (zh) 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TW201833755A (zh) 資料儲存裝置及其資料維護方法
CN110362499B (zh) 电子机器及其控制方法、计算机系统及其控制方法以及主机的控制方法
TWI423022B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI407441B (zh) 快閃記憶體寫入方法及使用此方法的儲存系統與控制器
TWI540428B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN101794253B (zh) 内存储存装置及其控制方法、热门数据控管模块
TWI517165B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN112068782B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202234227A (zh) 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元
TWI521346B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI653632B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI775143B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元