TWI521346B - 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置 - Google Patents

Description

用於非揮發性記憶體的資料合併方法、控制器與儲存裝置

本發明是有關於一種用於可複寫式非揮發性記憶體模組的資料合併方法及使用此方法的記憶體控制器與記憶體儲存裝置。

數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。

依據每個記憶胞可儲存的位元數，反及(NAND)型快閃記憶體可區分為單階儲存單元(Single Level Cell,SLC)NAND型快閃記憶體、多階儲存單元(Multi Level Cell,MLC)NAND型快 閃記憶體與三階儲存單元(Trinary Level Cell,TLC)NAND型快閃記憶體，其中SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料(即，”1”與”0”)，MLC NAND型快閃記憶體的每個記憶胞可儲存2個位元的資料並且TLC NAND型快閃記憶體的每個記憶胞可儲存3個位元的資料。

MLC NAND型快閃記憶體具有多個實體區塊(physical block)，且每一實體區塊具有多個實體頁面(physical page)。

具體來說，在NAND型快閃記憶體中，實體頁面是由排列在同一條字元線上的數個記憶胞所組成。由於SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料，因此，在SLC NAND型快閃記憶體中，排列在同一條字元線上的數個記憶胞是對應一個實體頁面。

相對於SLC NAND型快閃記憶體來說，MLC NAND型快閃記憶體的每個記憶胞的浮動閘儲存層可儲存2個位元的資料，其中每一個儲存狀態(即，”11”、”10”、”01”與”00”)包括最低有效位元(Least Significant Bit,LSB)以及最高有效位元(Most Significant Bit,MSB)。例如，儲存狀態中從左側算起之第1個位元的值為LSB，而從左側算起之第2個位元的值為MSB。因此，排列在同一條字元線上的數個記憶胞可組成2個實體頁面，其中由此些記憶胞之LSB所組成的實體頁面稱為下頁實體頁面(low physical page)，並且由此些記憶胞之MSB所組成的實體頁面稱為上頁實體頁面(upper physical page)。特別是，下頁實體頁 面的寫入速度會快於上頁實體頁面的寫入速度，並且當程式化上頁實體頁面發生錯誤時，下頁實體頁面所儲存之資料亦可能因此遺失。

類似地，在TLC NAND型快閃記憶體中，的每個記憶胞可儲存3個位元的資料，其中每一個儲存狀態(即，”111”、”110”、”101”、”100”、”011”、”010”、”001”與”000”)包括每一個儲存狀態包括左側算起之第1個位元的LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit,CSB)以及從左側算起之第3個位元的MSB。因此，排列在同一條字元線上的數個記憶胞可組成3個實體頁面，其中由此些記憶胞之LSB所組成的實體頁面稱為下頁實體頁面，由此些記憶胞之CSB所組成的實體頁面稱為中頁實體頁面，並且由此些記憶胞之MSB所組成的實體頁面稱為上頁實體頁面。特別是，在排列在同一條字元線上的數個記憶胞所構成的實體頁面中儲存資料時，僅能選擇僅使用程式化下頁實體頁面儲存資料或者一併同時使用程式化下頁實體頁面、中頁實體頁面與上頁實體頁面來儲存資料，否則所儲存之資料可能會遺失。例如，若在僅對排列在同一條字元線上的數個記憶胞所組成之下頁實體頁面與中頁實體頁面儲存資料的狀態下，從此下頁實體頁面或此中頁實體頁面讀取資料時，此讀取運作將會失敗。

此外，在實體區塊中寫入資料時必須以實體頁面為單位來寫入資料，並且已被寫入資料之實體頁面必需先被抹除後才能 再次用於寫入資料。特別是，實體區塊為抹除之最小單位。因此，一般來說，在快閃記憶體模組的寫入過程中，會輪替使用實體區塊來寫入資料。

例如，當某一個邏輯區塊的資料被儲存在一個資料實體區塊(以下稱為原映射資料實體區塊)中且主機系統欲更新儲存在某一邏輯區塊的某一邏輯頁面上的資料時，儲存裝置的記憶體控制器會從快閃記憶體模組中提取一個實體區塊作為對應此邏輯區塊的暫存實體區塊，並且將此更新資料寫入至此暫存實體區塊的實體頁面中，由此縮短執行寫入指令的時間。之後，當快閃記憶體模組中無使用之實體區塊快耗盡時，記憶體控制器會對此邏輯區塊執行資料合併(Merge)程序。例如，在資料合併程序中，記憶體控制器會提取一個空的實體區塊作為新資料實體區塊，將屬於此邏輯區塊的所有有效資料從原映射實體區塊與暫存實體區塊中複製到新資料實體區塊中並且將此邏輯區塊重新映射至此新資料實體區塊。

然而，如上所述，MLC NAND型快閃記憶體或TLC NAND型快閃記憶體中部分實體頁面的可靠度較低，因此，如何有效地在實體區塊之間搬移資料以進行資料合併程序是此領域技術人員所致力的目標。

本發明提供一種資料合併方法、記憶體控制器與記憶體 儲存裝置，其能夠提升資料合併的效率及所寫入之資料的可靠度。

本發明範例實施例提出一種資料合併方法，用於在可複寫式非揮發性記憶模組中合併一個邏輯區塊的有效資料，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面組，每一實體頁面組至少具有一個下頁實體頁面與一個上頁實體頁面，寫入資料至下頁實體頁面的速度快於寫入資料至上頁實體頁面的速度，此邏輯區塊的有效資料分散地被儲存在第一資料實體區塊與至少一暫存實體區塊中，並且此邏輯區塊的有效資料欲被合併至第二資料實體區塊。本資料合併方法包括：指派對應此邏輯區塊的多個整理實體區塊。此外，本資料合併方法也包括以部分同步方式執行資料整理運作與資料搬移運作，其中此資料整理運作用以從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料整理至整理實體區塊的下頁實體頁面，此資料搬移運作用以從整理實體區塊之中將上述邏輯區塊的有效資料搬移至第二資料實體區塊。再者，本資料合併方法更包括將此邏輯區塊重新映射至第二資料實體區塊。

在本發明之一實施例中，上述之以部分同步方式執行資料整理運作與資料搬移運作的步驟包括：(a)從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料之中屬於多個邏輯頁面的有效資料複製到上述整理實體區塊的下頁實體頁面中，其中該些邏輯頁面的數目為一預定數目；(b)從此些整理實體區塊中將屬於該些邏輯頁面的有效資料複製到第二資料實體區塊，同時 從第一資料實體區塊和暫存實體區塊中將該邏輯區塊的有效資料之中屬於其他邏輯頁面的後續有效資料複製到上述整理實體區塊的後續下頁實體頁面中；以及(c)重複執行步驟(a)與(b)，直到上述邏輯區塊的所有有效資料都被複製到第二資料實體區塊為止。

在本發明之一實施例中，上述之以部分同步方式執行資料整理運作與資料搬移運作的步驟包括：(a)從第一資料實體區塊和暫存實體區塊中將邏輯區塊的有效資料之中屬於一個邏輯頁面的有效資料複製到整理實體區塊的下頁實體頁面中；(b)從整理實體區塊中將此邏輯頁面的有效資料複製到第二資料實體區塊，同時從第一資料實體區塊和暫存實體區塊中將此邏輯區塊的有效資料之中屬於下一個邏輯頁面的有效資料複製到整理實體區塊的後續下頁實體頁面中；以及(c)重複執行步驟(a)與(b)，直到此邏輯區塊的所有有效資料都被複製到第二資料實體區塊為止。

在本發明之一實施例中，上述之資料搬移運作是藉由使用一複製回(copyback)指令來執行。

在本發明之一實施例中，上述之每一實體頁面組更具有一中頁實體頁面，並且寫入資料至下頁實體頁面的速度快於寫入資料至中頁實體頁面的速度，寫入資料至中頁實體頁面的速度快於寫入資料至上頁實體頁面的速度。

在本發明之一實施例中，上述之資料合併方法更包括：將上述實體區塊至少分組為資料區與暫存區，其中第一資料實體區塊與第二資料實體區塊屬於資料區並且暫存實體區塊是從暫存 區中被指派。

在本發明之一實施例中，上述之從暫存區中指派作為對應上述邏輯區塊的整理實體區塊的步驟包括：從暫存區中提取3個實體區塊作為對應此邏輯區塊的第一整理實體區塊、第二整理實體區塊與第三整理實體區塊。

本發明範例實施例提出一種記憶體控制器，用於控制可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面組，每一實體頁面組至少具有一個下頁實體頁面與一上個實體頁面，寫入資料至下頁實體頁面的速度快於寫入資料至上頁實體頁面的速度。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面，並且用以將一個邏輯區塊的有效資料合併至第二資料實體區塊，其中此邏輯區塊的有效資料分散地被儲存在第一資料實體區塊與暫存實體區塊中。在此，記憶體管理電路指派對應此邏輯區塊的多個整理實體區塊。此外，記憶體管理電路以部分同步方式執行資料整理運作與資料搬移運作，其中此資料整理運作用以從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料整理至整理實體區塊的下頁實體頁面，此資料搬移運作用以從整理實體區塊之中將上述邏輯區塊的有效資料搬移至第二資料實體區塊。再者，記憶體管理電路更用以將此邏輯區塊重新映 射至第二資料實體區塊。

在本發明之一實施例中，在資料整理運作與資料搬移運作被以部分同步方式執行期間，記憶體管理電路從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料之中屬於多個邏輯頁面的有效資料複製到此些整理實體區塊的下頁實體頁面中，其中該些邏輯頁面的數目為一預定數目。此外，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體管理電路從此些整理實體區塊中將屬於此些邏輯頁面的有效資料複製到第二資料實體區塊，同時從第一資料實體區塊和暫存實體區塊中將該邏輯區塊的有效資料之中屬於其他邏輯頁面的後續有效資料複製到此些整理實體區塊的後續下頁實體頁面中。

在本發明之一實施例中，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體管理電路從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料之中屬於一個邏輯頁面的有效資料複製到此些整理實體區塊的下頁實體頁面中。此外，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體管理電路從此些整理實體區塊中將屬於此邏輯頁面的有效資料複製到第二資料實體區塊，同時從第一資料實體區塊和暫存實體區塊中將此邏輯區塊的有效資料之中屬於下一個邏輯頁面的有效資料複製到整理實體區塊的後續下頁實體頁面中。

在本發明之一實施例中，上述之記憶體管理電路使用複製回指令來執行資料搬移運作。

在本發明之一實施例中，每一實體頁面組更具有一中頁實體頁面，並且寫入資料至下頁實體頁面的速度快於寫入資料至中頁實體頁面的速度，寫入資料至中頁實體頁面的速度快於寫入資料至上頁實體頁面的速度。

在本發明之一實施例中，上述之記憶體管理電路將上述實體區塊至少分組為資料區與暫存區，其中第一資料實體區塊與第二資料實體區塊屬於資料區並且暫存實體區塊是從暫存區中被指派。

在本發明之一實施例中，上述之記憶體管理電路從暫存區中提取3個實體區塊作為對應上述邏輯區塊的第一整理實體區塊、第二整理實體區塊與第三整理實體區塊。

本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至一主機系統。可複寫式非揮發性記憶體模組具有多個實體區塊，每一實體區塊具有多個實體頁面組，每一實體頁面組至少具有一個下頁實體頁面與一個上頁實體頁面，並且寫入資料至下頁實體頁面的速度快於寫入資料至上頁實體頁面的速度。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組，並且用以將一個邏輯區塊的有效資料合併至第二資料實體區塊，其中此邏輯區塊的有效資料分散地被儲存在第一資料實體區塊與暫存實體區塊中。在此，記憶體控制器指派對應此邏輯區塊的多個整理實體區塊。此外，記憶體控制器以部分同步方式執行資料整理運 作與資料搬移運作，其中此資料整理運作用以從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料整理至整理實體區塊的下頁實體頁面，此資料搬移運作用以從整理實體區塊之中將上述邏輯區塊的有效資料搬移至第二資料實體區塊。再者，記憶體控制器更用以將此邏輯區塊重新映射至第二資料實體區塊。

在本發明之一實施例中，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體控制器從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料之中屬於多個邏輯頁面的有效資料複製到此些整理實體區塊的下頁實體頁面中，其中該些邏輯頁面的數目為一預定數目。此外，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體控制器從此些整理實體區塊中將屬於此些邏輯頁面的有效資料複製到第二資料實體區塊，同時從第一資料實體區塊和暫存實體區塊中將該邏輯區塊的有效資料之中屬於其他邏輯頁面的後續有效資料複製到此些整理實體區塊的後續下頁實體頁面中。

在本發明之一實施例中，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體控制器從第一資料實體區塊和暫存實體區塊中將上述邏輯區塊的有效資料之中屬於一個邏輯頁面的有效資料複製到此些整理實體區塊的下頁實體頁面中。此外，在資料整理運作與資料搬移運作以部分同步方式被執行期間，記憶體控制器從此些整理實體區塊中將屬於此邏輯頁面的有效資料複製到第二資料實體區塊，同時從第一資料實體區塊和暫 存實體區塊中將此邏輯區塊的有效資料之中屬於下一個邏輯頁面的有效資料複製到整理實體區塊的後續下頁實體頁面中。

在本發明之一實施例中，上述之記憶體控制器使用複製回指令來執行資料搬移運作。

在本發明之一實施例中，每一實體頁面組更具有一中頁實體頁面，並且寫入資料至下頁實體頁面的速度快於寫入資料至中頁實體頁面的速度，寫入資料至中頁實體頁面的速度快於寫入資料至上頁實體頁面的速度。

在本發明之一實施例中，上述之記憶體控制器將上述實體區塊至少分組為資料區與暫存區，其中第一資料實體區塊與第二資料實體區塊屬於資料區並且暫存實體區塊是從暫存區中被指派。

在本發明之一實施例中，上述之記憶體控制器從暫存區中提取3個實體區塊作為對應上述邏輯區塊的第一整理實體區塊、第二整理實體區塊與第三整理實體區塊。

基於上述，本發明範例實施例的資料合併方法、記憶體控制器與記憶體儲存裝置能夠有效地提升合併資料的可靠度並且縮短執行資料合併所需的時間。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

1000‧‧‧主機系統

1100‧‧‧電腦

1102‧‧‧微處理器

1104‧‧‧隨機存取記憶體

1106‧‧‧輸入/輸出裝置

1108‧‧‧系統匯流排

1110‧‧‧資料傳輸介面

1202‧‧‧滑鼠

1204‧‧‧鍵盤

1206‧‧‧顯示器

1208‧‧‧印表機

1212‧‧‧隨身碟

1214‧‧‧記憶卡

1216‧‧‧固態硬碟

1310‧‧‧數位相機

1312‧‧‧SD卡

1314‧‧‧MMC卡

1316‧‧‧記憶棒

1318‧‧‧CF卡

1320‧‧‧嵌入式儲存裝置

100‧‧‧記憶體儲存裝置

102‧‧‧連接器

104‧‧‧記憶體控制器

106‧‧‧可複寫式非揮發性記憶體模組

302‧‧‧記憶體管理電路

304‧‧‧主機介面

306‧‧‧記憶體介面

308‧‧‧緩衝記憶體

310‧‧‧電源管理電路

312‧‧‧錯誤檢查與校正電路

502‧‧‧取代區

504‧‧‧暫存區

506‧‧‧資料區

410(0)~410(R)、410(R+1)~410(T)、410(T+1)~410(N)‧‧‧實體區塊

610(0)~610(H)‧‧‧邏輯區塊

S901、S903、S905、S907‧‧‧資料合併方法的步驟

S1001、S1003、S1005、S1007‧‧‧以部分同步方式執行資料整理運作與資料搬移運作的步驟

圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。

圖1B是根據本發明一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖3A與圖3B是根據本範例時實施例所繪示之記憶胞儲存架構與實體區塊的範例示意圖。

圖4是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。

圖5是根據一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。

圖6是根據一範例所繪示之寫入資料的示意圖。

圖7與圖8是根據一範例所繪示之資料合併程序的示意圖，其中圖7繪示資料整理運作的範例示意圖並且圖8繪示資料搬移運作的範例示意圖。

圖9是根據一範例實施例所繪示的資料合併方法的流程圖。

圖10是根據一範例實施例所繪示之步驟S905的詳細流程圖。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000可實質地為可與記憶體儲存裝 置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接器102是相容於序列安全數位(Secure Digital,SD)介面標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、先進附件(Serial Advanced Technology Attachment,SATA)標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取、抹除與合併等運作。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且具有多個實體區塊以儲存主機系統1000所寫入之資料。

在本範例實施例中，每一實體區塊分別具有複數個實體頁面組並且每一實體頁面組包括由位於同一條字元線之記憶胞所構成的至少一個實體頁面，其中屬於同一個實體區塊之實體頁面必須被同時地抹除。更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。

每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。在本範例實施例中，每一實體區塊是由258個實體頁面所組成，並且每一實體頁面的容量為8千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此。

在本範例實施例中，可複寫式非揮發性記憶體模組106為一種三階儲存單元(Triple Level Cell,TLC)NAND型快閃記憶體模組。然而，必須瞭解的是，可複寫式非揮發性記憶體模組106 並非限於TLC NAND型快閃記憶體模組。在本發明另一範例實施例中，可複寫式非揮發性記憶體模組106亦可是MLC NAND型快閃記憶體模組或其他具有相同特性的記憶體模組。

圖3A與圖3B是根據本範例實施例所繪示之記憶胞儲存架構與實體區塊的範例示意圖。

請參照圖3A，可複寫式非揮發性記憶體模組106的每個記憶胞的儲存狀態可被識別為”111”、”110”、”101”、”100”、”011”、”010”、”001”或”000”(如圖3A所示)，其中左側算起之第1個位元為LSB、從左側算起之第2個位元為CSB以及從左側算起之第3個位元為MSB。此外，排列在同一條字元線上的數個記憶胞可組成3個實體頁面，其中由此些記憶胞之LSB所組成的實體頁面稱為下頁實體頁面，由此些記憶胞之CSB所組成的實體頁面稱為中頁實體頁面，並且由此些記憶胞之MSB所組成的實體頁面稱為上頁實體頁面。

請參照圖3B，例如，在本範例實施例中，一個實體區塊是由多個實體頁面組(即，第0~第85個實體頁面組)所組成，其中每個實體頁面組包括由排列在同一條字元線上的數個記憶胞所組成的下頁實體頁面、中頁實體頁面與上頁實體頁面。例如，屬於下頁實體頁面的第0個實體頁面、屬於中頁實體頁面的第1個實體頁面和屬於上頁實體頁面的第2個實體頁面會被視為一個實體頁面組。類似地，第3、4、5個實體頁面會被視為一個實體頁面 組，並且以此類推其他實體頁面亦是依據此方式被區分為多個實體頁面組。

圖4是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖4所繪示之記憶體控制器僅為一個範例，本發明不限於此。

請參照圖4，記憶體控制器104包括記憶體管理電路302、主機介面304、記憶體介面306、緩衝記憶體308、電源管理電路310、錯誤檢查與校正電路312。

記憶體管理電路302用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路302具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路302的控制指令是以韌體型式來實作。例如，記憶體管理電路302具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路302的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路302具有微處理器單元(未繪示)、 唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路302的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在本發明另一範例實施例中，記憶體管理電路302的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路302包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中，記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體區塊；記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除單元用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理單元用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。

主機介面304是耦接至記憶體管理電路302並且用以接 收與識別主機系統1000所傳送的指令與資料。在本範例實施例中，主機介面304是相容於SD標準。然而，必須瞭解的是本發明不限於此，主機介面304亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SATA標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面306是耦接至記憶體管理電路302並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面306轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

緩衝記憶體308是耦接至記憶體管理電路302並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。例如，緩衝記憶體302可以是靜態隨機存取記憶體、動態隨機存取記憶體等。

電源管理電路310是耦接至記憶體管理電路302並且用以控制記憶體儲存裝置100的電源。

錯誤檢查與校正電路312是耦接至記憶體管理電路302並且用以執行一錯誤校正程序以確保資料的正確性。具體來說，當主機介面304從主機系統1000中接收到主機寫入指令時，錯誤檢查與校正電路會為對應此主機寫入指令的寫入資料(亦稱為更新資料)產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路302會將此更新資料與對應的錯誤校正碼寫入至可複寫式非揮發性記憶體模組 106中。之後，當記憶體管理電路302從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤校正碼，並且錯誤檢查與校正電路312會依據此錯誤校正碼對所讀取的資料執行錯誤校正程序。

圖5是根據一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。

請參照圖5，可複寫式非揮發性記憶體模組106具有實體區塊410(0)~410(N)，並且記憶體控制器104的記憶體管理電路302會將實體區塊410(0)~410(N)分割(partition)為取代區(replacement area)502、暫存區(spare area)504與資料區(data area)506。

取代區502的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區502中仍存有正常之實體區塊並且資料區506或暫存區504的實體區塊損壞時，記憶體管理電路302會從取代區502中提取正常的實體區塊來取代損壞的實體區塊。

暫存區504的實體區塊是用於暫存主機系統1000所寫入的資料。詳細的寫入方法，將配合圖示說明如後。值得一提的是，在本範例實施例中，記憶體管理電路302是使用單頁模式來操作暫存區504的實體區塊。具體來說，在單頁模式中，僅下頁實體頁面會被用來儲存資料。也就是說，在單頁模式中，記憶體管理電路302僅會對下頁實體頁面進行資料的寫入、讀取、抹除等運作。

資料區506的實體區塊(亦稱為資料實體區塊)是用於儲存主機系統1000所寫入的資料。具體來說，記憶體管理電路302會將主機系統1000所存取的邏輯存取位址轉換為對應的邏輯區塊與對應的邏輯頁面並且將此邏輯區塊的邏輯頁面映射至資料區的實體區塊的實體頁面。也就是說，資料區506的實體區塊是被視為已被使用之實體區塊(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路302會使用邏輯區塊-實體區塊映射表(logical block-physical block mapping table)來記載邏輯區塊與資料區506的實體區塊之間的映射關係，其中邏輯區塊中的邏輯頁面可依序的對應所映射之實體區塊的實體頁面。例如，在本範例實施例中，邏輯區塊610(0)~610(H)會被配置以映射資料區506的實體區塊，其中一個邏輯區塊的容量等於一個實體區塊的容量並且資料區506的實體區塊的數量必須大於或等於邏輯區塊的數量。也就是說，在資料區506的實體區塊的數量會攸關記憶體儲存裝置100的容量。在本範例實施例中，邏輯區塊610(0)~610(H)的數量是等於資料區506的實體區塊。

在本範例實施例中，記憶體管理電路302是使用多頁模式來操作資料區506的實體區塊。具體來說，在多頁模式中，實體區塊之每個實體頁面組的下頁實體頁面、中頁實體頁面與上頁實體頁面皆會被用來儲存資料。再者，相較於以單頁模式來操作的實體區塊，以多頁模式來操作的實體區塊的使用壽命較短。具體來說，每個實體區塊能夠被寫入或抹除的次數是有限的，當一 個實體區塊被寫入的次數超過一臨界值時，此實體區塊就會損壞而無法在被寫入資料，其中對應以多頁模式來操作之實體區塊的臨界值會低於對應以單頁模式來操作之實體區塊的臨界值。

如上所述，暫存區504的實體區塊與資料區506的實體區塊是藉由使用不同的模式來操作，因此，當一個實體區塊被劃分至暫存區504或資料區506後，此實體區塊將僅能用於特定分割區。也就是說，記憶體管理電路302會獨立地操作資料區506的實體區塊和暫存區504的實體區塊，而不會混用此些實體區塊。例如，當一個實體區塊被劃分至暫存區504後，記憶體管理電路302會以單頁模式於暫存區504中操作此實體區塊，直到此實體區塊損壞為止；或者當一個實體區塊被劃分至資料區506後，記憶體管理電路302會以多頁模式於資料區506中操作此實體區塊，直到此實體區塊不再屬於資料區506。

圖6是根據一範例所繪示之寫入資料的示意圖。

請參照圖6，假設資料區506的資料實體區塊410(T+1)已儲存有屬於邏輯區塊610(0)的所有邏輯頁面的資料(即，邏輯區塊610(0)目前是映射資料實體區塊410(T+1))並且記憶體儲存裝置100從主機系統1000中接收到將更新資料儲存至邏輯區塊610(0)的第10~100個邏輯頁面的寫入指令時，記憶體管理電路302會從暫存區504中提取實體區塊410(R+1)~410(R+2)作為對應邏輯區塊610(0)的第一與第二暫存實體區塊來寫入屬於邏輯區塊610(0)的更新資料。具體來說，由於暫存區504的實體區塊僅能以單頁 模式來程式化，因此，需要使用2個暫存實體區塊的容量才能夠儲存屬於91個邏輯頁面(即，邏輯區塊610(0)的第10~100個邏輯頁面)的資料。

之後，記憶體管理電路302會將欲儲存至邏輯區塊610(0)的第10~95個邏輯頁面的更新資料寫入至第一暫存實體區塊410(R+1)的下頁實體頁面(即，第0、3、6…252、255個實體頁面)並且將欲儲存至邏輯區塊610(0)的第96~100個邏輯頁面的更新資料寫入至第二暫存實體區塊410(R+2)的下頁實體頁面(即，第0、3、6、9、12個實體頁面)。

在本範例實施例中，當將主機系統1000欲儲存之更新資料寫入至暫存實體區塊後，記憶體管理電路302就會傳送通知已完成指令的回覆(Response)給主機系統1000。並且，之後，當記憶體儲存裝置100處於閒置狀態一段時間(例如，30秒未從主機系統1000中接收到任何指令)或者暫存區504中可用的實體區塊的數目小於預設門檻值時，記憶體管理電路302才會將屬於同一個邏輯區塊的有效資料搬移至資料區506中的空資料實體區塊中。例如，預設門檻值會被設定為3。然而，必須瞭解的是，本發明不限於此，預設門檻值亦可以是其他適當的數值。在此，將屬於同一個邏輯區塊的有效資料搬移至資料區506的空資料實體區塊中的運作稱為資料合併運作，其中資料合併運作包括資料整理運作與資料搬移運作。

圖7與圖8是根據一範例所繪示之資料合併程序的示意 圖，其中圖7繪示資料整理運作的範例示意圖並且圖8繪示資料搬移運作的範例示意圖。。

請參照圖7，假設資料實體區塊410(T+1)、暫存實體區塊410(R+1)與410(R+2)分別地儲存邏輯區塊610(0)的部分邏輯頁面的有效資料(如圖6所示)並且記憶體管理電路302選擇對邏輯區塊610(0)進行資料合併運作時，首先，記憶體管理電路302會從暫存區504中提取實體區塊410(R+3)、410(R+4)與410(R+5)作為對應邏輯區塊610(0)的第一至第三整理實體區塊來儲存屬於邏輯區塊610(0)的所有有效資料。具體來說，由於暫存區504的實體區塊僅能以單頁模式來程式化，因此，3個整理實體區塊的容量才能夠儲存一個邏輯區塊之所有邏輯頁面的資料。

之後，記憶體管理電路302會將屬於邏輯區塊610(0)的所有邏輯頁面的有效資料從資料實體區塊410(T+1)以及暫存實體區塊410(R+1)與410(R+2)中依序地複製到整理實體區塊410(R+3)、410(R+4)與410(R+5)中。

具體來說，首先，記憶體管理電路302會將屬於邏輯區塊610(0)的第0~9個邏輯頁面的有效資料從資料實體區塊410(T+1)中依序地複製至整理實體區塊410(R+3)的第0、3、6…24、27個實體頁面中，並且將屬於邏輯區塊610(0)的第10~85個邏輯頁面的有效資料從暫存實體區塊410(R+1)中依序地複製到整理實體區塊410(R+3)的第30、33…252、255個實體頁面中。更詳細來說，由於屬於邏輯區塊610(0)的第0~9個邏輯頁面的資 料未被更新，因此，記憶體管理電路302會從原映射邏輯區塊610(0)的資料實體區塊410(T+1)中將屬於邏輯區塊610(0)的第0~9個邏輯頁面的資料搬移至實體區塊410(R+3)。此外，由於屬於邏輯區塊610(0)的第10~85個邏輯頁面的更新資料已被儲存至暫存實體區塊410(R+1)中，因此，記憶體管理電路302會從暫存實體區塊410(R+1)中將屬於邏輯區塊610(0)的第10~85個邏輯頁面的資料搬移至實體區塊410(R+3)。

其次，記憶體管理電路302會將屬於邏輯區塊610(0)的第86~100個邏輯頁面的有效資料從暫存實體區塊410(R+1)與410(R+2)中依序地複製到整理實體區塊410(R+4)的第0、3…39、42個實體頁面中，並且將屬於邏輯區塊610(0)的第101~171個邏輯頁面的有效資料從資料實體區塊410(T+1)中依序地複製到整理實體區塊410(R+4)的第45、48…252、255個實體頁面中。更詳細來說，由於屬於邏輯區塊610(0)的第86~95個邏輯頁面的更新資料已被儲存至暫存實體區塊410(R+1)中，因此，記憶體管理電路302會從暫存實體區塊410(R+1)中將屬於邏輯區塊610(0)的第86~95個邏輯頁面的資料搬移至實體區塊410(R+4)。此外，由於屬於邏輯區塊610(0)的第96~100個邏輯頁面的更新資料已被儲存至暫存實體區塊410(R+2)中，因此，記憶體管理電路302會從暫存實體區塊410(R+2)中將屬於邏輯區塊610(0)的第96~100個邏輯頁面的資料搬移至實體區塊410(R+4)。再者，由於屬於邏輯區塊610(0)的第101~171個邏輯頁面的資料未被更新，因此，記憶 體管理電路302會從原映射邏輯區塊610(0)的資料實體區塊410(T+1)中將屬於邏輯區塊610(0)的第101~171個邏輯頁面的資料搬移至實體區塊410(R+4)。

然後，記憶體管理電路302會將屬於邏輯區塊610(0)的第172~257個邏輯頁面的有效資料從資料實體區塊410(T+1)中依序地複製至整理實體區塊410(R+5)的第0、3…252、255個實體頁面中。更詳細來說，由於屬於邏輯區塊610(0)的第172~257個邏輯頁面的資料未被更新，因此，記憶體管理電路302會從原映射邏輯區塊610(0)的資料實體區塊410(T+1)中將屬於邏輯區塊610(0)的第172~257個邏輯頁面的資料搬移至實體區塊410(R+5)。

值得一提的是，由於邏輯區塊610(0)的所有邏輯頁面的有效資料皆已被複製到整理實體區塊410(R+3)、410(R+4)與410(R+5)中，因此，在本發明一範例實施例中，記憶體管理電路302會將資料實體區塊410(T+1)標記為儲存無效資料的實體區塊或者對資料實體區塊410(T+1)執行抹除運作。類似地，在本發明一範例實施例中，記憶體管理電路302會將暫存實體區塊410(R+1)與410(R+2)標記為儲存無效資料的實體區塊或者對暫存實體區塊410(R+1)與410(R+2)執行抹除運作，由此實體區塊410(R+1)與410(R+2)可於執行下一個寫入指令時被用來寫入資料。

請參照圖8，在將邏輯區塊610(0)的所有邏輯頁面的有效資料整理至整理實體區塊410(R+3)、410(R+4)與410(R+5)後，記憶體管理電路302會從資料區506中提取資料實體區塊410(T+2) 作為對應邏輯區塊610(0)的新資料實體區塊。具體來說，記憶體管理電路302會從資料區504中選擇一個空的實體區塊或者所儲存之資料為無效資料的實體區塊。特別是，倘若所提取之實體區塊是儲存無效資料的實體區塊時，記憶體管理電路302會先對此實體區塊執行抹除運作。也就是說，實體區塊上的無效資料必須先被抹除。

然後，記憶體管理電路302會將邏輯區塊610(0)的所有邏輯頁面的有效資料從整理實體區塊410(R+3)、410(R+4)與410(R+5)中依序地複製到所提取之資料實體區塊410(T+2)中。

具體來說，記憶體管理電路302會從第一整理實體區塊410(R+3)的下頁實體頁面中將屬於邏輯區塊610(0)的第0~85邏輯頁面的有效資料依序地搬移至實體區塊410(T+2)的對應頁面(例如，實體區塊410(T+2)的第0~85實體頁面)。接著，記憶體管理電路302會從第二整理實體區塊410(R+4)的下頁實體頁面中將屬於邏輯區塊610(0)的第86~171邏輯頁面的有效資料依序地搬移至實體區塊410(T+2)的對應頁面(例如，實體區塊410(T+2)的第86~171實體頁面)。然後，記憶體管理電路302會從第三整理實體區塊410(R+5)的下頁實體頁面中將屬於邏輯區塊610(0)的第172~257邏輯頁面的有效資料依序地搬移至實體區塊410(T+2)的對應頁面(例如，實體區塊410(T+2)的第172~257實體頁面)。也就是說，由於資料區506的實體區塊是以多頁模式來操作，因此，實體區塊410(T+2)的所有下頁實體頁面、中頁實體頁面與上頁實 體頁面皆會被用來儲存資料。在本範例實施例中，例如，在資料搬移運作中，記憶體管理電路302是使用複製回(copyback)指令來將有效資料從整理實體區塊搬移至資料實體區塊。

最後，記憶體管理電路302會在邏輯區塊-實體區塊映射表中將邏輯區塊610(0)重新映射至實體區塊410(T+2)。

此外，由於邏輯區塊610(0)的所有邏輯頁面的有效資料皆已被複製到實體區塊410(T+2)中，因此，在本發明一範例實施例中，記憶體管理電路302會將整理實體區塊410(R+3)、410(R+4)與410(R+5)標記為儲存無效資料的實體區塊或者對整理實體區塊410(R+3)、410(R+4)與410(R+5)執行抹除運作，由此實體區塊410(R+3)、410(R+4)與410(R+5)可於執行下一個寫入指令時被再用來寫入資料。

值得一提的是，在本範例實施例中，記憶體管理電路302會以部分同步方式來執行上述資料整理運作(如圖7所示)與上述資料搬移運作(如圖8所示)。也就是說，倘若記憶體管理電路302欲將分散儲存於資料實體區塊(以下簡稱為第一資料實體區塊，例如，圖7所示的資料實體區塊410(T+1))與暫存資料實體區塊(例如，圖7所示的暫存實體區塊410(R+1)與410(R+2))合併至空的資料實體區塊(以下稱為第二資料實體區塊，例如，圖8所示的資料實體區塊410(T+2))時，記憶體管理電路302會在進行資料搬移運作期間同時將已整理好的有效資料從整理實體區塊(如圖8所示的整理實體區塊410(R+3)、410(R+4)與410(R+5))複製到第二資料實 體區塊。

以圖7與圖8為例，在資料搬移運作中，記憶體管理電路302會依序地將邏輯區塊610(0)所有邏輯頁面的有效資料依序地複製至整理實體區塊410(R+3)、410(R+4)與410(R+5)的下頁實體頁面。特別是，在邏輯區塊610(0)的第0個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第0個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。接著，在邏輯區塊610(0)的第1、2、3個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第1、3個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。接著，在邏輯區塊610(0)的第4、5、6個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第2、4、6個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。接著，在邏輯區塊610(0)的第7、8、9個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區 塊410(R+3)，同時下達指令將邏輯區塊610(0)的第5、7、9個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。以此類推，記憶體管理電路302會在整理後續邏輯頁面的有效資料期間，同步地將已整理之部分有效資料從整理實體區塊搬移至資料實體區塊，直到所有有效資料被搬移至資料實體區塊為止。也就是說，在此範例中，記憶體管理電路302會在整理屬於一預定數目之邏輯頁面(例如，3個邏輯頁面)的資料之後，在繼續整理後續邏輯頁面的有效資料時同步地將部分已整理之資料從整理實體區塊搬移至資料實體區塊。

值得一提的是，上述部分同步方式僅為一個範例，本發明不限於此。例如，在本發明另一範例實施例中，在邏輯區塊610(0)的第0個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第0個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。接著，在邏輯區塊610(0)的第2個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第2個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。接著，在邏輯區塊610(0)的第3個邏輯頁面的有效資料已被複製到整理實體區塊410(R+3)後，記憶體管理電 路302會繼續下達指令來將後續邏輯頁面的有效資料複製到整理實體區塊410(R+3)，同時下達指令將邏輯區塊610(0)的第3個邏輯頁面的有效資料從整理實體區塊410(R+3)複製到資料實體區塊410(T+2)。以此類推，記憶體管理電路302會在整理後續邏輯頁面的有效資料期間，同步地將有效資料從整理實體區塊搬移至資料實體區塊，直到所有有效資料被搬移至資料實體區塊為止。也就是說，在此範例中，記憶體管理電路302會在整理屬於一個邏輯頁面的資料之後，在繼續整理屬於下一個邏輯頁面的有效資料時同步地將已整理之資料從整理實體區塊搬移至資料實體區塊。

基於上述，由於資料整理運作與資料搬移運作是以部分同步方式被執行，因此，執行資料合併運作所需的時間會大幅縮短。

圖9是根據一範例實施例所繪示的資料合併方法的流程圖。

請參照圖9，在步驟S901中，記憶體管理電路302會選擇一個邏輯區塊(以下稱為目標邏輯區塊)來進行資料合併運作。具體來說，記憶體管理電路202會根據暫存區504所暫存之資料來判斷需要被執行資料合併程序的邏輯區塊並且從此些邏輯區塊中選擇一個邏輯區塊來進行資料合併程序。也就是說，目標邏輯區塊的有效資料已被分散地儲存在資料實體區塊(以下稱對第一資料實體區塊)與至少一暫存實體區塊中。

在步驟S903中，記憶體管理電路302會指派對應目標邏 輯區塊的多個整理實體區塊。例如，在本範例實施例中，記憶體管理電路302會從暫存區504中提取3個實體區塊作為對應目標邏輯區塊的第一至第三整理實體區塊。

在步驟S905中，記憶體管理電路302會以部分同步方式執行資料整理運作與資料搬移運作，以從第一資料實體區塊和至少一暫存實體區塊中將目標邏輯區塊的有效資料整理至整理實體區塊的下頁實體頁面，同時從整理實體區塊將目標邏輯區塊的有效資料程式化至第二資料實體區塊。

在步驟S907中，記憶體管理電路302會將目標邏輯區塊重新映射至第二資料實體區塊，由此完成資料合併運作。

圖10是根據一範例實施例所繪示之步驟S905的詳細流程圖。

請參照圖10，在步驟S1001中，記憶體管理電路302會從第一資料實體區塊和至少一暫存實體區塊中將目標邏輯區塊的有效資料之中欲程式化至第二資料實體區塊的資料以實體頁面為單位複製到整理實體區塊中。

接著，在步驟S1003中，記憶體管理電路302會判斷目標邏輯區塊的所有邏輯頁面的有效資料是否已皆被整理至整理實體區塊。

倘若目標邏輯區塊的所有邏輯頁面的有效資料尚未完全被整理至整理實體區塊時，在步驟S1005中，記憶體管理電路302會將至少部分已複製到整理實體區塊中的資料程式化至第二資料 實體區塊，同時從第一資料實體區塊和至少一暫存實體區塊中將目標邏輯區塊的有效資料之中欲程式化至第二資料實體區塊的後續實體頁面的資料複製到整理實體區塊中。並且，在步驟S1005之後，步驟S1003會被執行。

倘若目標邏輯區塊的所有邏輯頁面的有效資料皆已被整理至整理實體區塊時，在步驟S1007中，記憶體管理電路302會將已複製到整理實體區塊中的資料程式化至第二資料實體區塊。並且在步驟S1007之後，資料整理運作與資料搬移運作會被完成。

綜上所述，本發明範例實施例的資料合併方法、記憶體控制器與記憶體儲存裝置是將欲合併的資料整理至以單頁模式操作的整理實體區塊中，並且之後再將資料從整理實體區塊中程式化至資料實體區塊，因此，可有效地提升儲存資料的可靠度。此外，本發明範例實施例的資料合併方法、記憶體控制器與記憶體儲存裝置是以部分同步方式執行將有效資料整理至整理實體區塊的運作以及將有效資料複製至資料實體區塊的運作，由此可有效地縮短執行資料合併所需的時間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S901、S903、S905、S907‧‧‧資料合併方法的步驟

Claims (34)

1. 一種資料處理方法，用於一快閃記憶體儲存裝置，其中該快閃記憶體儲存裝置具有一快閃記憶體模組，該快閃記憶體模組用以耦接至一主機系統且該快閃記憶體儲存裝置具有複數個實體區塊，各該實體區塊具有複數個實體頁面，該資料處理方法包括：以一單頁模式儲存一第一資料於該複數個實體頁面之中的複數個第一實體頁面中；以一多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個實體頁面之中的複數個第二實體頁面；在上述將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的步驟期間，準備一第二資料；以及將該第二資料以該單頁模式寫入該複數個實體頁面之中的至少一第三實體頁面。
2. 如申請專利範圍第1項所述的資料處理方法，其中上述以該多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的步驟包括以該多頁模式的一複製回(copyback)指令將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面。
3. 如申請專利範圍第1項所述的資料處理方法，更包括：從該主機系統接收該第二資料或從該快閃記憶體模組中讀取該第二資料；以及在一緩衝記憶體中暫存該第二資料。
4. 如申請專利範圍第1項所述的資料處理方法，其中在上述以該多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的期間，準備該第二資料的步驟包括：以至少部分同步方式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面並將該第二資料暫存至一緩衝記憶體中。
5. 如申請專利範圍第1項所述的資料處理方法，其中在上述以該多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的期間，準備該第二資料的步驟包括：在以該多頁模式將該第一資料由該複數個實體頁面完全搬移至該複數個第二實體頁面前，先將欲以該單頁模式寫入該至少一第三實體頁面的該第二資料暫存於一緩衝記憶體。
6. 如申請專利範圍第1項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的一抹除次數臨界值低於以該單頁模式來儲存資料的一實體區塊的一抹除次數臨界值。
7. 如申請專利範圍第1項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的容量大於以該單頁模式來儲存資料的一實體區塊的一容量。
8. 如申請專利範圍第1項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來操作的一實體區塊中之下頁實體頁面、中頁實體頁面與上頁實體頁面皆會被用來儲存資料，且在 以該單頁模式來操作的一實體區塊中僅下頁實體頁面會被用來儲存資料。
9. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一快閃記憶體模組，具有複數個實體區塊，其中各該實體區塊具有複數個實體頁面；以及一記憶體控制器，耦接至該連接器與該快閃記憶體模組，並且用以以一單頁模式儲存一第一資料於該複數個實體頁面之中的複數個第一實體頁面中，其中該記憶體控制器更用以以一多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個實體頁面之中的複數個第二實體頁面，其中該記憶體控制器更用以在將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的期間，準備一第二資料，其中該記憶體控制器更用以將該第二資料以該單頁模式寫入該複數個實體頁面之中的至少一第三實體頁面。
10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中在上述以該多頁模式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面的運作中，該記憶體控制器以該多頁模式的一複製回(copyback)指令將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面。
11. 如申請專利範圍第9項所述的記憶體儲存裝置，更包括 一緩衝記憶體，其中該記憶體控制器從該主機系統接收該第二資料或從該快閃記憶體模組中讀取該第二資料，其中該記憶體控制器更用以在該緩衝記憶體中暫存該第二資料。
12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制器以至少部分同步方式將該第一資料由該複數個第一實體頁面搬移至該複數個第二實體頁面並將該第二資料暫存至該緩衝記憶體中。
13. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制器在以該多頁模式將該第一資料由該複數個實體頁面完全搬移至該複數個第二實體頁面前，先將欲以該單頁模式寫入該至少一第三實體頁面的該第二資料暫存於該緩衝記憶體。
14. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的一抹除次數臨界值低於以該單頁模式來儲存資料的一實體區塊的一抹除次數臨界值。
15. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的容量大於以該單頁模式來儲存資料的一實體區塊的一容量。
16. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來操作的一實體區塊中之下頁 實體頁面、中頁實體頁面與上頁實體頁面皆會被用來儲存資料，且在以該單頁模式來操作的一實體區塊中僅下頁實體頁面會被用來儲存資料。
17. 一種資料處理方法，用於一快閃記憶體儲存裝置，其中該快閃記憶體儲存裝置具有一快閃記憶體模組，該快閃記憶體模組用以耦接至一主機系統且該快閃記憶體儲存裝置具有複數個實體區塊，該資料處理方法包括：以一單頁模式儲存一第一資料於該複數個實體區塊之中一第一實體區塊中；以一多頁模式將該第一資料由該第一實體區塊搬移至該複數個實體區塊之中的一第二實體區塊；在上述將該第一資料由該第一實體區塊完全搬移至該第二實體區塊前，暫存一第二資料；以及將該第二資料以該單頁模式寫入該複數個實體區塊之中的一第三實體區塊。
18. 如申請專利範圍第17項所述的資料處理方法，其中上述以該多頁模式將該第一資料由該第一實體區塊搬移至該第二實體區塊的步驟包括以該多頁模式的一複製回(copyback)指令將該第一資料由該第一實體區塊搬移至該第二實體區塊。
19. 如申請專利範圍第17項所述的資料處理方法，其中在上述以該多頁模式將該第一資料由該第一實體區塊完全搬移至該第二實體區塊前，暫存該第二資料的步驟包括： 選取該第一實體區塊中之複數個第一實體頁面；將該第一資料由該複數個第一實體頁面以該多頁模式的一複製回(copyback)指令搬移至該第二實體區塊的複數個第二實體頁面；以及將欲以該單頁模式寫入至該第三實體區塊的該第二資料暫存於一緩衝記憶體。
20. 如申請專利範圍第17項所述的資料處理方法，其中在上述以該多頁模式將該第一資料由該第一實體區塊完全搬移至該第二實體區塊前，暫存該第二資料的步驟包括：以至少部分同步方式將該第一資料由該第一實體區塊的複數個實體頁面搬移至該第二實體區塊的複數個實體頁面並將該第二資料暫存至一緩衝記憶體中。
21. 如申請專利範圍第17項所述的資料處理方法，更包括：從該主機系統接收該第二資料或從該快閃記憶體模組中讀取該第二資料；以及在一緩衝記憶體中暫存該第二資料。
22. 如申請專利範圍第17項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的一抹除次數臨界值低於以該單頁模式來儲存資料的一實體區塊的一抹除次數臨界值。
23. 如申請專利範圍第17項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的容量 大於以該單頁模式來儲存資料的一實體區塊的一容量。
24. 如申請專利範圍第17項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來操作的一實體區塊中之下頁實體頁面、中頁實體頁面與上頁實體頁面皆會被用來儲存資料，且在以該單頁模式來操作的一實體區塊中僅下頁實體頁面會被用來儲存資料。
25. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一快閃記憶體模組，具有複數個實體區塊；以及一記憶體控制器，耦接至該連接器與該快閃記憶體模組，並且用以以一單頁模式儲存一第一資料於該複數個實體區塊之中一第一實體區塊中，其中該記憶體控制器更用以以一多頁模式將該第一資料由該第一實體區塊搬移至該複數個實體區塊之中的一第二實體區塊；其中該記憶體控制器更用以在將該第一資料由該第一實體區塊完全搬移至該第二實體區塊前，暫存一第二資料，其中該記憶體控制器更用以將該第二資料以該單頁模式寫入該複數個實體區塊之中的一第三實體區塊。
26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該記憶體控制器更用以以該多頁模式的一複製回(copyback)指令將該第一資料由該第一實體區塊搬移至該第二實體區塊。
27. 如申請專利範圍第25項所述的記憶體儲存裝置，更包括 一緩衝記憶體，其中該記憶體控制器選取該第一實體區塊中之複數個第一實體頁面，將該第一資料由該複數個第一實體頁面以該多頁模式的一複製回(copyback)指令搬移至該第二實體區塊的複數個第二實體頁面，其中該記憶體控制器將欲以該單頁模式寫入至該第三實體區塊的該第二資料暫存於該緩衝記憶體。
28. 如申請專利範圍第25項所述的記憶體儲存裝置，更包括一緩衝記憶體，其中該記憶體控制器以至少部分同步方式將該第一資料由該第一實體區塊的複數個實體頁面搬移至該第二實體區塊的複數個實體頁面並將該第二資料暫存至該緩衝記憶體中。
29. 如申請專利範圍第25項所述的記憶體儲存裝置，更包括一緩衝記憶體，其中該記憶體控制器從該主機系統接收該第二資料或從該快閃記憶體模組中讀取該第二資料，其中該記憶體控制器更用以在該緩衝記憶體中暫存該第二資料。
30. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的一抹除次數臨界值低於以該單頁模式來儲存資料的一實體區塊的一抹除次數臨界值。
31. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來儲存資料的一實體區塊的容量大於以該單頁模式來儲存資料的一實體區塊的一容量。
32. 如申請專利範圍第25項所述的記憶體儲存裝置，其中該複數個實體區塊之中以該多頁模式來操作的一實體區塊中之下頁實體頁面、中頁實體頁面與上頁實體頁面皆會被用來儲存資料，且在以該單頁模式來操作的一實體區塊中僅下頁實體頁面會被用來儲存資料。
33. 一種資料處理方法，用於一快閃記憶體儲存裝置，其中該快閃記憶體儲存裝置具有一快閃記憶體控制器及一快閃記憶體模組，該快閃記憶體控制器具有一緩衝記憶體且該快閃記憶體模組具有複數個實體區塊，該資料處理方法包括：以一單頁模式將一第一資料儲存於該複數個實體區塊之中一第一實體區塊中；以一多頁模式的一複製回(copyback)指令將該第一資料由該第一實體區塊搬移至該第二實體區塊中，其中，以該多頁模式來操作的該第二實體區塊中之下頁頁面、中頁頁面與上頁頁面皆會被用來儲存資料；在將該第一資料由該第一實體區塊搬移至該第二實體區塊之過程中，將欲以該單頁模式寫入至一第三實體區塊的一第二資料暫存於該記憶體控制器之該緩衝記憶體中；以及將該第二資料以該單頁模式從該緩衝器中寫入至該複數個實 體區塊之中的一第三實體區塊。
34. 如申請專利範圍第33項所述的資料處理方法，其中該複數個實體區塊之中以該多頁模式來儲存資料的實體區塊的儲存容量為以該單頁模式來儲存資料的實體區塊的可儲存容量的三倍。