TWI467369B - 混合密度記憶體系統及其控制方法 - Google Patents

混合密度記憶體系統及其控制方法 Download PDF

Info

Publication number
TWI467369B
TWI467369B TW97137700A TW97137700A TWI467369B TW I467369 B TWI467369 B TW I467369B TW 97137700 A TW97137700 A TW 97137700A TW 97137700 A TW97137700 A TW 97137700A TW I467369 B TWI467369 B TW I467369B
Authority
TW
Taiwan
Prior art keywords
density memory
physical
low
data
user data
Prior art date
Application number
TW97137700A
Other languages
English (en)
Other versions
TW201015310A (en
Original Assignee
A Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Data Technology Co Ltd filed Critical A Data Technology Co Ltd
Priority to TW97137700A priority Critical patent/TWI467369B/zh
Publication of TW201015310A publication Critical patent/TW201015310A/zh
Application granted granted Critical
Publication of TWI467369B publication Critical patent/TWI467369B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7202Allocation control and policies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5641Multilevel memory having cells with different number of storage levels

Description

混合密度記憶體系統及其控制方法

本發明係關於一種儲存裝置,尤指一種混合密度記憶體系統(Hybrid density memory system)及其控制方法。

非揮發性記憶體(Non-volatile memory,或稱為非依電性記憶體)係用以儲存資料,以快閃記憶體為例,其常應用於儲存裝置,例如:記憶卡、USB介面隨身碟、固態磁碟機等。

請參閱第一圖,該圖係為習知之記憶體系統之一具體實施例之系統架構示意圖。如第一圖所示,記憶體系統13可耦接於一主機11,使資料得以存取於主機11以及記憶體系統13之間。其中在主機11內係以邏輯位址表示資料存放的位置,而在記憶體系統13內係以實體位址表示資料存放的位置。記憶體系統13包括一儲存模組131以及一控制模組133。所述之儲存模組131係用來儲存資料,當主機11欲於該儲存模組131中存取資料時,控制模組133會將主機11下達之資料的邏輯位址轉換成儲存模組131中的實體位址,以正確地存取資料。

因為邏輯位址與實體位址的範圍都非常大,因此要把邏輯位址轉換到特定的實體位址是很費時的工作,所以目前的記憶體系統13會利用區段化概念,將儲存模組131內劃分複數個實體區段(Physical Segment),而主機11中提供的儲存空間亦劃分成複數個邏輯區段(Logical Segment)與之一一對應,其中每一實體區段皆包括多個區塊 (Block),且每一實體區塊皆包括多個位址,如此能以區段為單位來轉換邏輯與實體位址的對應關係,進而方便管理記憶體的儲存空間。

請參閱第二圖,該圖係為習知之區段化邏輯/實體位址轉換概念之一具體實施例。如第二圖所示,主機11中儲存空間的邏輯位址(Logical Address)經過運算後,被劃分成8000個邏輯區塊(LBA, Logical Block Address),依序以每250個邏輯區塊為單位定義成一個邏輯區段(Logical Segment)的範圍,進而獲得32個邏輯區段LS0 , LS1 ,…, LS31 。而記憶體系統13中的儲存模組131亦係以相同概念被劃分成32個實體區段PS0 , PS1 ,…, PS31 ,每一個實體區段中具有256個連續的實體區塊(PBA, Physical Block Address),其中有250個實體區塊用來與邏輯區塊互相對應,而其餘的6個實體區塊係作為備用之冗餘區塊,以備記錄控制資料或取代有損壞之實體區塊。

記憶體系統13中會於冗餘區塊內存放邏輯/實體位址映射表(L2P Mapping Table),其記錄每一實體區段中的實體區塊與邏輯區塊之間的轉換關係,具體來說,邏輯區段LS0 記錄邏輯位址0~63999,其中分成250個邏輯區塊(LBA=0~249),邏輯/實體位址映射表中則記錄250個邏輯區塊轉換至實體區塊PBA=0~255的對應關係。如此透過參考邏輯/實體位址映射表可迅速地將邏輯位址對應到正確的實體位址。

承上所述,藉由區段化的概念雖然減少了進行轉換記憶單位之數量,也避免提供大容量之儲存空間來存放邏輯/實體位址映射表,然而,其中並未對目前具有高密度記憶體以及低密度記憶體的混合記憶體系統架構下提出配置資料的方 法。因為高密度記憶體以及低密度記憶體分別具有不同的抹除耐用次數,若僅係任意地將資料配置於兩種密度記憶體中,容易導致兩種記憶體之抹除次數不平均,如此一來,會面臨其中一種密度的記憶體先到抹除耐用次數限制,但另一種密度的記憶體尚可繼續使用的情況,而提早結束儲存裝置的使用壽命。

本發明所提出之混合密度記憶體系統之控制方法,係依據資料的性質來將其配置於不同密度的記憶體,並提出有效管理儲存在混合密度記憶體的資料之方法,期能達到抹除平均化的目的,並提升記憶體系統的使用壽命。

因此,本發明之目的係在於提供一種混合密度記憶體系統及其控制方法,俾能在配置使用者資料到記憶體時,達到抹除平均化的目的,進而提升記憶體系統的壽命,並防止儲存資源的浪費。

本發明之又一目的係提供一種混合密度記憶體系統及其控制方法,俾能在配置使用者資料到記憶體時,能有效率地處理記憶體資料,進而提升記憶體系統的資料儲存效能。

本發明係揭示一種混合密度記憶體系統,其適用於提供一主機存取一使用者資料。所述之混合密度記憶體系統包括有一儲存模組以及一控制模組。而控制模組就主機存取使用者資料之定址區間為複數個邏輯單位(Logical Unit)。儲存模組係包括一由高密度記憶體所構成之高密度記憶單元,及一由低密度記憶體所構成之低密度記憶單元,其中該高密度記憶單 元劃分成複數個實體單位(Physical Unit)之儲存空間來與該些邏輯單位一一對應,每一實體單位包括複數個實體區塊(Physical Block)。控制模組係耦接於主機以及儲存模組之間,用以根據使用者資料之性質,將該使用者資料傳送至高密度記憶單元或低密度記憶單元中。

於本發明之一具體實施例中,所述之邏輯單位係為一邏輯區段(Logical Segment),而實體單位係為一實體區段(Physical Segment)。又,每一實體單位中具有一區段分配表(Segment Table),用以指示所包括之實體區塊的配置資訊。區段分配表特別具有一更新欄位,用以指示該使用者資料存取於該低密度記憶單元內的位址。

於本發明之一具體實施例中,所述之低密度記憶單元中具有一低密度記憶體分配表(LDM Table),用以指示低密度記憶單元之儲存空間的配置資訊;且低密度記憶體分配表之位址係記錄於區段分配表中。

本發明又揭示一種混合密度記憶體系統之控制方法,其適用於在一主機與該混合密度記憶體系統之間存取一使用者資料,其中主機具有複數個邏輯單位(Logical Unit)之儲存空間來存取使用者資料,而混合密度記憶體系統具有一高密度記憶單元以及一低密度記憶單元,該高密度記憶單元提供複數個實體單位(Physical Unit)之儲存空間來與邏輯單位一一對應,每一實體單位包括複數個實體區塊(Physical Block)。所述之控制方法之步驟係為首先,提供一低密度記憶體分配表(LDM Table)於該混合密度記憶體系統中,用以記錄該低密度記憶單元之儲存空間的配置資訊;其次,根據使用者資料之性質以及低密度記憶體分配表之內容,將使用者資料傳送至高密度 記憶單元或低密度記憶單元中。

藉由前述技術方案,本發明可依據資料的性質將其配置於適當之記憶空間,並以循環使用儲存空間的機制,進而達到抹除均化的效果。

以上之概述與接下來的詳細說明及附圖,皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點,將在後續的說明及圖示中加以闡述。

本發明所提出之混合密度記憶體系統及其控制方法,係在區段化記憶體管理之架構下,視使用者資料的性質不同來將其配置於低密度記憶體或高密度記憶體中,並提出配置於兩種記憶體的資料處理方法和記憶體抹除平均化的機制,以提升混合密度記憶體系統的使用效能及壽命。

本發明之主要技術特徵在於均勻抹除混合密度記憶體系統之控制方法以及使用該方法的記憶體系統架構,以下就僅提出必要之內部系統架構及其動作流程,然而,熟悉該項技藝者得知,除了以下所提及之構件,記憶體系統中當然包括其他的必要元件,因此,不應以本實施例揭露者為限。

首先,請參閱第三圖,該圖係為本發明所揭示之混合密度記憶體系統之一具體實施例之系統架構示意圖。如第三圖所示,混合密度記憶體系統33(以下統稱記憶體系統)係耦接於主機31,接受主機31所下達的指令運作,以對該指令所對應之資料(以下統稱使用者資料)進行讀取或寫入動作。

記憶體系統33包括有一儲存模組331以及一控制模組333。儲存模組331係包括一由高密度記憶體所構成之高密度記憶單元3311以及一由低密度記憶體所構成之低密度記憶單元3313,其用來儲存使用者資料;而控制模組333係耦接於主機31以及儲存模組331之間,用以接收主機31所下達之一指令。其中主機31的運作模式包括有一讀取模式以及一寫入模式,分別能對記憶體系統33下達一讀取指令以及一寫入指令,寫入指令是將對應一邏輯位址的使用者資料寫入儲存模組331中,而讀取指令則是將對應一邏輯位址的使用者資料從儲存模組331中讀取出來。

於本發明之一具體實施例中,所述之儲存模組331是由非揮發性記憶體所構成,其中低密度記憶單元3313係為單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)或磁性隨機存取記憶體(MRAM);而高密度記憶單元3311係為多級單元記憶體(MLC)。

為了更了解邏輯/實體位址的轉換關係,請參考第四圖,該圖係為本發明所揭示之邏輯/實體區段映射之一具體實施例之儲存架構示意圖。按,其中相關之系統架構請一併參考第三圖。如第四圖所示,主機31與高密度記憶單元3311分別具有一邏輯儲存空間41以及一實體儲存空間43來存取資料,其中邏輯儲存空間41劃分成32個邏輯區段LS0 ~LS31 ,而實體儲存空間43亦劃分成32個實體區段PS0 ~PS31 與邏輯區段LS0 ~LS31 一一對應。一具體實施例中,每一邏輯區段LSi 係由250個邏輯區塊組成,且每一實體區段PSi 係由256個實體區塊組成,其中有250個實體區塊用來與邏輯區塊互相對應,而其餘的6個實體區塊係作 為備用之冗餘區塊(Free Block)。

儲存模組331中更保留至少兩個實體區塊分別來存放一啟動檔案431以及一主分配表433。啟動檔案431記錄了啟動記憶體系統33所需的資訊,如韌體影像(Firmware Image)、廠商資訊(Vendor Information)等;而主分配表433記錄了邏輯區段LSi 與實體區段PSi 的對應關係,請一併參考第五圖,該圖係為本發明所揭示之主分配表433之一具體實施例之架構示意圖。

如第五圖所示,儲存模組331保留兩個實體區塊PBA1 、PBA2 來存放主分配表433。主分配表433中包括一實體區段欄位51、一邏輯區段欄位52、一起始區塊欄位53、一長度欄位54、一區段分配表偏移欄位55,以及記錄了磨損率56、關聯區段57等資訊。實體區段欄位51以及邏輯區段欄位52指示各區段的對應關係,一具體實施例中,預設實體區段PSi 與邏輯區段LSj 對應,其中i=j。

起始區塊欄位53以及長度欄位54分別指示每個實體區段PSi 的起始區塊位址以及區段長度,其中起始區塊位址以及區段長度係可依據實體儲存空間43中各實體區塊的狀態(例如:損壞區塊的數量)來彈性改變,進而使每個實體區段PSi 都能具有相當數量的冗餘區塊。

每一實體區段PSi 具有一區段分配表6(Segment Table),用以指示每一實體區段PSi 中所包括之實體區塊PBAi 與邏輯區塊之對應關係以及配置資訊,藉由區段分配表偏移欄位55記錄之內容來指示每個區段分配表所存放的實體區塊位址。

磨損率56的欄位是記錄實體區段PSi 的磨損程度,控制模組333會依據各實體區段PSi 的磨損程度來調整實體 區段PSi 與邏輯區段LSi 的對應關係,並將調整後的資訊記錄於關聯區段57的欄位中。

於本發明之一具體實施例中,儲存模組331保留兩個實體區塊PBA1 、PBA2 來存放主分配表433,且實體區塊PBAi 又分成64個實體分頁Page0 ~Page63 。主分配表433初始係儲存在實體區塊PBA1 內之實體分頁Page0 中,並以實體分頁Pagei 為單位寫入。當更新主分配表433內容時,會循序將更新後的主分配表433存在實體分頁Page1 中,以此類推,直至寫入到實體分頁Page63 時,再循序使用實體區塊PBA2 中的實體分頁Page0 ,將主分配表433寫入其中,並抹除實體區塊PBA1 ,隨後寫入到實體分頁Page63 時,再返回使用實體區段PBA1 來儲存更新後的主分配表433,如此重複上述動作,以循環的儲存機制來維護主分配表433的內容。

接著,請參考第六圖,該圖係為本發明所揭示之區段分配表之一具體實施例之架構示意圖。其中相關之系統架構請一併參閱第三圖~第五圖。如第六圖所示,區段分配表6包括一識別欄位61、複數個配置資訊欄位E0 ~E249 、第一頭端指標暫存器63以及第一尾端指標暫存器65。識別欄位61係用以檢驗後續資料結構是否為區段分配表6的內容。配置資訊欄位Ei 指示邏輯區塊對應於實體區塊的資訊,其中包括一配置旗標欄位(Allocated Flag)62、一調整區段旗標欄位(Alternate Segment Flag)64、一實體區塊偏移欄位(PBA Offset)66以及一更新欄位68。

配置旗標欄位62係用以指示實體區塊是否已被配置來存取使用者資料;調整區段旗標欄位64係用來指示是否調整存取使用者資料之實體位址,若調整區段旗標欄位64的內容被設定 為1,則表示使用者資料須被存取於另一實體區段中,反之則表示使用者資料係被存取於目前的實體區段中;實體區塊偏移欄位66用以指示存取使用者資料的實體區塊位址;而更新欄位68係用以指示使用者資料於低密度記憶單元3313內的位址。

第一頭端指標暫存器63以及第一尾端指標暫存器65係用來指示任一實體區段中實體區塊的配置情形,資料會從第一頭端指標暫存器63所指之實體區塊中依序寫入,並從第一尾端指標暫存器65所指之實體區塊依序抹除,藉此能以循環配置儲存空間的方式來記錄資料。

在混合密度記憶體系統中,常被存取與更新的資料(又稱熱門資料),會配置於低密度記憶體中以能快速存取;而不常使用的非熱門資料(又稱冷門資料),會配置於高密度記憶體中。因為重複出現的資料其資料長度通常較短,因此於本發明之一具體實施例中,係將使用者資料的長度和一門限值比較來決定該使用者資料的性質,假定該門限值設定為4KB,則小於4KB的使用者資料應配置於低密度記憶單元3313中,反之則應配置於高密度記憶單元3311中。

請參考第七圖,該圖係為本發明所揭示之低密度記憶體分配表之一具體實施例之架構示意圖。其中相關之系統架構請一併參閱第三圖~第六圖。低密度記憶單元3313定義連續複數個熱門實體區塊,且每一熱門實體區塊又分成64個實體分頁Page0 ~Page63 。低密度記憶體分配表(LDM Table)7係儲存在其一之熱門實體區塊中,用以指示低密度記憶單元3313之儲存空間的配置資訊。

如第七圖所示,低密度記憶體分配表7包括一識別欄位71、複數個更新資訊欄位U0 ~U127 、第二頭端指標暫存器73以 及第二尾端指標暫存器75。識別欄位71係用以檢驗後續資料結構是否為低密度記憶體分配表7的內容。更新資訊欄位Ui 指示邏輯區塊對應於熱門實體區塊的資訊,其中包括一狀態欄位(Allocated state)72以及一配置位址欄位(Allocated Address)74。狀態欄位72係用以指示熱門實體區塊中各實體分頁是否有被配置有效的使用者資料;配置位址欄位74係用以指示上述有效的使用者資料所配置的熱門實體區塊位址或直接用來存放該使用者資料。

具體來說,假設一實體區塊中的資料(假設為128KB),其中有4KB大小的資料常被更新,則常被更新的資料會以實體分頁為單位被配置於低密度記憶單元3313中至少一實體分頁Page i 內,而其餘124KB不常被更新的資料仍被配置於高密度記憶單元3311中。其中有存放使用者資料的狀態欄位72之內容會設定為1,而其對應的配置位址欄位74之內容即為存放該使用者資料的實體分頁位址。當欲讀取該筆資料時,會先從主分配表433中找到資料所對應之實體區段PSi ,將存放在高密度記憶單元3311中的124KB資料內容讀出後,再從該實體區段PSi 中的區段分配表6查詢該筆資料的更新欄位68是否指到低密度記憶體分配表7中的任一更新資訊欄位Ui ,進而找到有配置使用者資料的位址,以讀出剩餘4KB的使用者資料。相對地,若更新欄位68之值大於更新資訊欄位Ui 之數目(本例中有128個更新資訊欄位Ui ),即表示該資料全部都配置於高密度記憶單元3311中,而沒有配置於低密度記憶單元3313中。

而第二頭端指標暫存器73以及第二尾端指標暫存器75係用來指示低密度記憶單元3313中熱門實體區塊的配置情形,資料會從第二頭端指標暫存器73所指之熱門實體區 塊中依序寫入,並從第二尾端指標暫存器75所指之熱門實體區塊依序抹除,藉此能以循環配置儲存空間的方式來記錄資料。

為了更了解使用者資料存取於低密度記憶單元3313的處理方式,請一併參考第八A~第八D圖,該些圖係為本發明所揭示之資料處理程序之一具體實施例之示意圖。低密度記憶單元3313提供的熱門實體區塊中,由第二頭端指標暫存器73內存放的位址指向最新存取使用者資料的熱門實體區塊,且由第二尾端指標暫存器75內存放的位址係指向最舊存取使用者資料的熱門實體區塊,其中所界定出的範圍即為該區段中有分配使用記錄著有效使用者資料的實體區塊的範圍。低密度記憶單元3313可視為一循環記錄的空間,新的使用者資料依序寫入至第二頭端指標暫存器73指向之熱門實體區塊,並視情況調整(直接或經抹除後回收)第二尾端指標暫存器75指向之熱門實體區塊,當寫至熱門實體區段的一頭(亦即區段中位址最大/或最小之實體區塊後)再度移動時,即會再設定暫存器之內容使其指向熱門實體區段的另一頭(亦即區段中位址最小/或最大之實體區塊),使能循環、循序地配置熱門實體區塊,進而充分達到抹除平均的目的。

如第八A圖所示,低密度記憶單元3313包括複數個熱門實體區塊HPBAi ,而其中定義一回收門限值限制有效實體區塊的數量,例如限制最多只能有7個有效實體區塊用來記錄資料。有效的使用者資料A~G依序寫入熱門實體區塊HPBA0 ~HPBA6 中,其中熱門實體區塊HPBA0 中的資料A係為最舊的資料,而熱門實體區塊HPBA6 中的資料G係 為最新的資料;此時由第二尾端指標暫存器75指向熱門實體區塊HPBA0 ,而第二頭端指標暫存器73指向熱門實體區塊HPBA6 來表示熱門實體區塊HPBA0 ~HPBA6 為上述有效實體區塊的範圍。

隨後,如第八B圖所示,若此時有一筆資料B的使用者資料B'欲被寫入,則第二頭端指標暫存器73指向熱門實體區塊HPBA7 ,使資料B'配置於其中,並抹除原本存放B的實體區塊HPBA1 ,然而,此時的有效實體區塊範圍為熱門實體區塊HPBA0 ~HPBA7 ,顯然已經超過系統設定的回收門限值數量,為了控制每一實體區段中保持適當數量的冗餘區塊,因而需進行回收區塊的程序。

如第八C圖所示,回收區塊程序會先判斷第二尾端指標暫存器75指向之熱門實體區塊HPBA0 中存放之資料A是否已被抹除,因為資料A沒被抹除,則須將資料A改存到高密度記憶單元3311中,隨後再抹除第二尾端指標暫存器75指向之熱門實體區塊HPBA0 中的資料A,並將第二尾端指標暫存器75指向熱門實體區塊HPBA1 ,以此類推,進而提供循環配置資料的機制。

值得一提的是,於本發明之一具體實施例中,低密度記憶體分配表7係儲存於其一之熱門實體區塊HPBAi 裡,並以實體分頁為單位依序寫入熱門實體區塊HPBAi 裡,類似於主分配表433的更新模式,等目前的熱門實體區塊HPBAi 寫滿後,再另找一個可用之熱門實體區塊HPBAj (i≠j)繼續寫入,並抹除原本存放的熱門實體區塊HPBAi 。如第八D圖所示,若資料A係為低密度記憶體分配表7,當將熱門實體區塊HPBA0 寫滿時,則須將資料A另外存放至距離第二 頭端指標暫存器73後方最近可用之熱門實體區塊,即將第二頭端指標暫存器73指向熱門實體區塊HPBA8 ,並將資料A配置於其中,隨後抹除原本存放資料A熱門實體區塊HPBA0 ,以及調整第二尾端指標暫存器75指向的位置。具體來說,可將低密度記憶體分配表7的內容視為一使用者資料,並與其他使用者資料循環地配置於低密度記憶單元3313中。

高密度記憶單元3311亦係透過上述概念,藉由調整第一尾端指標暫存器63以及第一尾端指標暫存器65,使能順序地、循環地配置資料以及區段分配表6。

上述之門限值以及回收門限值係為一使用者設定值,或由記憶體系統33依據資料處理情況來決定。

請參考第九圖,該圖係為本發明所揭示之混合密度記憶體系統之控制方法之一具體實施例之步驟流程圖。其中相關之系統架構以及表格請同時參考第三圖~第八圖。如第九圖所示,此控制方法包括下列步驟:首先,提供低密度記憶體分配表7於混合密度記憶體系統33中(步驟S101),當接收一存取指令以對一使用者資料進行存取動作時(步驟S103),控制模組333會先判斷該存取指令是否為寫入指令(步驟S105),若否,即表示該存取指令為讀取指令,則將使用者資料的邏輯位址轉換成一邏輯區段(步驟S107);接著,控制模組333從主分配表433中查出該邏輯區段所對應的一實體區段以及從區段分配表偏移欄位55中查出該實體區段的區段分配表6所存放的實體區塊位址(步驟S109);隨後判斷欲讀取的使用者資料是否有部分存在於低密 度記憶體單元3313中(步驟S111),其中係透過更新欄位68之值來判斷,若更新欄位68之值大於127(非限定),即表示該使用者資料全部皆儲存於高密度記憶單元3311中,因而從高密度記憶單元3311中讀出該使用者資料(步驟S113)後,傳至主機31(步驟S121);若步驟S111的判斷為是,則控制模組333依據更新欄位68指到低密度記憶體分配表7中的任一更新資訊欄位Ui ,再根據更新資訊欄位Ui 所指到之低密度記憶單元3313中的熱門實體區塊中讀出該使用者資料(步驟S115);並從高密度記憶單元3311中讀出其餘部份之該使用者資料後(步驟S117),將存放於兩種密度記憶體的使用者資料合併(步驟S119),最後傳至主機31(步驟S121)。

若步驟S105中判斷存取指令為一寫入指令時,隨即判斷使用者資料的資料長度是否小於門限值(步驟S123);若否,則表示該使用者資料非屬熱門資料,應配置於高密度記憶單元3311中,因而先將使用者資料的邏輯位址轉換成邏輯區段(步驟S125),並從主分配表433中查出該邏輯區段所對應的實體區段(步驟S127),隨即將使用者資料寫入該實體區段中適當的實體區塊(步驟S129);最後,依據配置該使用者資料過程中調整過的資訊來更新區段分配表6以及主分配表433。

若步驟S123的判斷為是,則表示該使用者資料屬熱門資料,應配置於低密度記憶單元3313中,因而先將第二頭端指標暫存器73指向目前所指之下一個熱門實體區塊(步驟S133),隨後將使用者資料寫入於第二頭端指標暫存器73所指之熱門實體區塊中(步驟S135),並依據執行上述動 作而改變的參數(例如第二頭端指標暫存器73之值)來更新低密度記憶體分配表7以及區段分配表6的內容(步驟S137);最後,判斷低密度記憶單元3313中的有效區塊範圍是否超過一回收門限值(步驟S139),若沒有,則繼續執行步驟S103以存取下一筆使用者資料;否則,即執行一回收區塊程序(步驟S141)。

最後,請參考第十圖,該圖係為本發明所揭示適用於低密度記憶體單元3313的回收區塊程序之一具體實施例之步驟流程圖。其中相關之系統架構以及表格請同時參考第三圖~第九圖。如第十圖所示,此控制方法包括下列步驟:執行第九圖流程後,開始進行回收區塊程序,此時控制模組333會先判斷第二尾端指標暫存器75所指向之熱門實體區塊中是否存放了有效資料(步驟S201);若沒有,即表示此熱門實體區塊可被抹除或其已被抹除,在該區塊被抹除後,將第二尾端指標暫存器75指向目前所指之下一個熱門實體區塊(步驟S205),並依據執行上述動作而改變的參數(例如第二尾端指標暫存器75之值)來更新低密度記憶體分配表7(步驟S223);若步驟S201的判斷為是,控制模組333隨即查出該有效資料的邏輯位址(步驟S207),再查出該邏輯位址對應到的高密度記憶單元3311中的實體區塊(步驟S209),以得到該有效資料之其餘部份儲存在高密度記憶單元3311中的位址;隨後合併儲存在高密度記憶單元3311以及低密度記憶單元3313中的有效資料(步驟S211),再將合併後的有效資料全部儲存到另一個可用之實體區塊中(步驟S213);接 著,抹除原本存放有效資料的實體區塊(步驟S215),並依據執行上述動作而改變的參數來更新區段分配表6以及主分配表433(步驟S217);最後,抹除第二尾端指標暫存器75所指向之熱門實體區塊,以及將第二尾端指標暫存器75指向目前所指之下一個熱門實體區塊,再依據執行上述動作而改變的參數來更新低密度記憶體分配表7(步驟S223)即可。

如此一來,一筆資料中較常被存取的部份會配置於低密度記憶單元3313中,而其餘部份則配置於高密度記憶單元3311中,藉由一連串間接定址的方式,將資料得以存取於兩種密度記憶體內。

藉由以上實例詳述,當可知悉本發明之混合密度記憶體系統及其控制方法,係在可調整區段化記憶體的架構下,透過低密度記憶體分配表來管理低密度記憶單元的配置情形,以提供了資料處理方法來控制使用者資料存取於不同密度的記憶體中。本發明具備以下優點:1.依據使用者資料的性質來管理其配置位置,藉此充分利用兩種記憶體的特性來做資料的處理,有效提高混合密度記憶體裝置的效能。

2.低密度記憶體係循序、循環地配置使用者資料;且高密度記憶體中的實體區段亦根據抹損程度來調整與邏輯區段的對應關係,且每一實體區段也是循序、循環地配置資料,因此達到記憶體抹除平均化的目的,有效的提高混合密度記憶體裝置的壽命。

3.在低密度記憶體中許久未被更新的資料會透過回收區塊程序將其重新寫入高密度記憶體中,使得低密度記憶 體中存放的必定是最近且最常使用的使用者資料,如此即使不使用LRU (Least Recently Used)或LFU (Least Frequently Used)等演算法,仍提供有效率的資料處理方式。

惟,以上所述,僅為本發明的具體實施例之詳細說明及圖式而已,並非用以限制本發明,本發明之所有範圍應以下述之申請專利範圍為準,任何熟悉該項技藝者在本發明之領域內,可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。

習知:

11‧‧‧主機

13‧‧‧記憶體系統

131‧‧‧儲存模組

133‧‧‧控制模組

LS0 、LS1 、LS31 ‧‧‧邏輯區段

PS0 、PS1 、PS31 ‧‧‧實體區段

本發明:

31‧‧‧主機

33‧‧‧混合密度記憶體系統

331‧‧‧儲存模組

3311‧‧‧高密度記憶單元

3313‧‧‧低密度記憶單元

333‧‧‧控制模組

41‧‧‧邏輯儲存空間

LS0 、LS1 、LSi 、LSj 、LS31 ‧‧‧邏輯區段

43‧‧‧實體儲存空間

431‧‧‧啟動檔案

433‧‧‧主分配表

PS0 、PS1 、PSi 、PSj 、PS31 ‧‧‧實體區段

PBA0 、PBA1 、…、PBAi ‧‧‧實體區塊

Page0 、Page1 、Page63 ‧‧‧實體分頁

51‧‧‧實體區段欄位

52‧‧‧邏輯區段欄位

53‧‧‧起始區塊欄位

54‧‧‧長度欄位

55‧‧‧區段分配表偏移欄位

56‧‧‧磨損率

57‧‧‧關聯區段

6‧‧‧區段分配表

61‧‧‧識別欄位

E0 、E1 、Ei 、E249 ‧‧‧配置資訊欄位

62‧‧‧配置旗標欄位

64‧‧‧調整區段旗標欄位

66‧‧‧實體區塊偏移欄位

68‧‧‧更新欄位

63‧‧‧第一頭端指標暫存器

65‧‧‧第一尾端指標暫存器

7‧‧‧低密度記憶體分配表

71‧‧‧識別欄位

U0 、Ui 、U127 ‧‧‧更新資訊欄位

72‧‧‧狀態欄位

74‧‧‧配置位址欄位

73‧‧‧第二頭端指標暫存器

75‧‧‧第二尾端指標暫存器

HPBA0 、HPBA1 、…、HPBAi ‧‧‧熱門實體區塊

A~G、B'‧‧‧資料

S101~S141‧‧‧各個步驟流程

S201~S223‧‧‧各個步驟流程

第一圖係為習知之記憶體系統之一具體實施例之系統架構示意圖;第二圖係為習知之區段化邏輯/實體位址轉換概念之一具體實施例;第三圖係為本發明所揭示之混合密度記憶體系統之一具體實施例之系統架構示意圖;第四圖係為本發明所揭示之邏輯/實體區段映射之一具體實施例之儲存架構示意圖;第五圖係為本發明所揭示之主分配表之一具體實施例之架構示意圖;第六圖係為本發明所揭示之區段分配表之一具體實施例之架構示意圖;第七圖係為本發明所揭示之低密度記憶體分配表之一具體實施例之架構示意圖;第八A~第八D圖係為本發明所揭示之資料處理程序之一具體實施例之示意圖; 第九圖係為本發明所揭示之混合密度記憶體系統之控制方法之一具體實施例之步驟流程圖;以及第十圖係為本發明所揭示本發明所揭示適用於低密度記憶體單元的回收區塊程序之一具體實施例之步驟流程圖。

S101~S141‧‧‧各個步驟流程

Claims (22)

  1. 一種混合密度記憶體系統,係適用於提供一主機存取一使用者資料,其中該主機具有複數個邏輯單位(Logical Unit)之一儲存空間來存取該使用者資料,該混合密度記憶體系統包括:一儲存模組,係包括一由高密度記憶體所構成之高密度記憶單元,及一由低密度記憶體所構成之低密度記憶單元,其中該高密度記憶單元劃分成複數個實體單位(Physical Unit)之儲存空間來與該些邏輯單位一一對應,每一該些實體單位包括複數個實體區塊(Physical Block),該低密度記憶單元定義連續複數個熱門實體區塊,由一頭端指標暫存器和一尾端指標暫存器從所包含的該些熱門實體區塊中界定出一有效實體區塊的範圍,該有效實體區塊存放至少一有效資料;以及一控制模組,係耦接於該主機以及該儲存模組之間,用以根據該使用者資料之性質,將該使用者資料傳送至該高密度記憶單元或該低密度記憶單元中;其中當該主機的運作模式為一寫入模式時,若該使用者資料的資料長度小於等於一門限值時,將該使用者資料配置於該低密度記憶單元中該頭端指標暫存器指向之下一個該熱門實體區塊,並且於判斷該有效實體區塊的範圍超過一回收門限值則執行一回收區塊程序;以及其中若該使用者資料的資料長度大於該門限值時,從每一該實體單位的一區段分配表中找出可配置該使用者資料之該實體區塊,並且將該使用者資料存取於該高密度記憶單元中的該實體區塊。
  2. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該控制模組係根據該些實體單位的抹除次數來調整該些邏輯單位與該些實體單位的位址之對應關係。
  3. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該邏輯單位係為一邏輯區段(Logical Segment),而該實體單位係為一實體區段(Physical Segment)。
  4. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該控制模組可定義每一該實體單位的起始位址以及長度。
  5. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該區段分配表(Segment Table)用以指示所包括之該實體區塊的配置資訊。
  6. 如申請專利範圍第5項所述之混合密度記憶體系統,其中該區段分配表具有一更新欄位,用以指示該使用者資料存取於該低密度記憶單元內的位址。
  7. 如申請專利範圍第6項所述之混合密度記憶體系統,其中該區段分配表具有一配置旗標欄位(Allocated Flag),用以指示該實體區塊是否被配置來存取該使用者資料,且具有一調整區段旗標欄位(Alternate Segment Flag),用以指示是否調整存取該使用者資料之實體位址,以及具有一實體區塊偏移欄位(PBA Offset),用以指示存取該使用者資料的該實體區塊位址。
  8. 如申請專利範圍第6項所述之混合密度記憶體系統,其中該低密度記憶單元中具有一低密度記憶體分配表(LDM Table),用以指示該低密度記憶單元之儲存空間的配置資訊,且該低密度記憶體分配表之位址係記錄於該區段分配表中。
  9. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該儲存模組更保留其一之該實體區塊來儲存一啟動檔案,用以儲存控制啟動該記憶體系統所需的資訊。
  10. 如申請專利範圍第1項所述之混合密度記憶體系統,其中該低密度記憶單元係為單級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨機存取記憶體(FeRAM)或磁性隨機存取記憶體(MRAM);而該高密度記憶單元係為多級單元記憶體(MLC)。
  11. 一種混合密度記憶體系統之控制方法,係適用於在一主機與該混合密度記憶體系統之間存取一使用者資料,其中該主機具有複數個邏輯單位(Logical Unit)之一儲存空間來存取該使用者資料,而該混合密度記憶體系統具有一高密度記憶單元以及一低密度記憶單元,該高密度記憶單元提供複數個實體單位(Physical Unit)之儲存空間來與該些邏輯單位一一對應,每一該些實體單位包括複數個實體區塊(Physical Block),該低密度記憶單元定義連續複數個熱門實體區塊,由一頭端指標暫存器和一尾端指標暫存器從所包含的該些熱門實體區塊中界定出一有效實體區塊的範圍,該有效實體區塊存放至少一有效資料,該控制方法包括下列步驟:提供一低密度記憶體分配表(LDM Table)於該混合密度記憶體系統中,用以記錄該低密度記憶單元之儲存空間的配置資訊;以及根據該使用者資料之性質以及該低密度記憶體分配表之內容,將該使用者資料存取於該高密度記憶單元或該低密度記憶單元中; 其中當該主機的運作模式為一寫入模式時,包括下列步驟:將該使用者資料之資料長度與一門限值比較,若該使用者資料之資料長度小於等於該門限值,則執行以下步驟:該頭端指標暫存器指向目前所指之下一個該熱門實體區塊;該使用者資料配置於該頭端指標暫存器指向之該熱門實體區塊;判斷該有效實體區塊的範圍是否超過一回收門限值;以及若該有效實體區塊的範圍超過該回收門限值,則執行一回收區塊程序;以及若該使用者資料之資料長度大於該門限值,則執行以下步驟:從每一該實體單位的一區段分配表中找出可配置該使用者資料之該實體區塊;以及將該使用者資料存取於該實體區塊中。
  12. 如申請專利範圍第11項所述之控制方法,其中該主機的運作模式更包括一讀取模式。
  13. 如申請專利範圍第12項所述之控制方法,其中該頭端指標暫存器內存放的位址係指向最新存取該有效資料的該熱門實體區塊,該尾端指標暫存器內存放的位址係指向最舊存取該有效資料的該熱門實體區塊。
  14. 如申請專利範圍第13項所述之控制方法,其中該使用者資料係順序性地配置於該些實體區塊或該些熱門實體區塊中。
  15. 如申請專利範圍第13項所述之控制方法,其中該區段 分配表(Segment Table)用以記錄該些實體區塊的配置情形,並記錄該低密度記憶體分配表的位址。
  16. 如申請專利範圍第15項所述之控制方法,其中當該主機的運作模式為該讀取模式時,根據該使用者資料之性質以及該低密度記憶體分配表之內容來存取該使用者資料之步驟中包括下列步驟:判斷該使用者資料是否存在該低密度記憶單元中;根據上述判斷來決定係從該區段分配表中找到儲存該使用者資料的該實體區塊或係從該低密度記憶體分配表中找到儲存該使用者資料的該熱門實體區塊;以及將該使用者資料從正確的位址讀出並將從低密度記憶體讀出的該使用者資料和從高密度記憶體讀出的其餘之該使用者資料合併後傳回該主機。
  17. 如申請專利範圍第15項所述之控制方法,其中該高密度記憶單元以及該低密度記憶單元中係以循環配置儲存空間的方式來記錄該些有效資料、該使用者資料以及該區段分配表。
  18. 如申請專利範圍第16項所述之控制方法,更包括下列步驟:依據配置該使用者資料過程中調整過的資訊來更新該低密度記憶體分配表以及該區段分配表。
  19. 如申請專利範圍第11項所述之控制方法,其中該回收區塊程序包括下列步驟:判斷該尾端指標暫存器指向之該熱門實體區塊中存放之該有效資料是否已被抹除;若該尾端指標暫存器指向之該熱門實體區塊中存放之該 有效資料已被抹除,則該尾端指標暫存器指向目前所指之下一個該熱門實體區塊;以及若該尾端指標暫存器指向之該熱門實體區塊中存放了其一之該有效資料,則執行以下步驟:從該高密度記憶單元中找出儲存該有效資料的該實體區塊;將儲存於該高密度記憶單元以及該低密度記憶單元中的該有效資料合併後寫入另一該實體區塊中;以及抹除原本儲存該有效資料之該實體區塊並抹除該尾端指標暫存器指向之該熱門實體區塊。
  20. 如申請專利範圍第19項所述之控制方法,更包括下列步驟:依據該回收區塊程序執行過程中調整過的資訊來更新該低密度記憶體分配表以及該區段分配表。
  21. 如申請專利範圍第11項所述之控制方法,其中該些邏輯單位與該些實體單位的位址之對應關係根據該些實體單位的抹除次數來被調整。
  22. 如申請專利範圍第11項所述之控制方法,其中該低密度記憶體分配表係儲存於該低密度記憶單元或該控制模組中。
TW97137700A 2008-10-01 2008-10-01 混合密度記憶體系統及其控制方法 TWI467369B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97137700A TWI467369B (zh) 2008-10-01 2008-10-01 混合密度記憶體系統及其控制方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW97137700A TWI467369B (zh) 2008-10-01 2008-10-01 混合密度記憶體系統及其控制方法
US12/379,698 US20100082883A1 (en) 2008-10-01 2009-02-26 Hybrid density memory system and control method thereof

Publications (2)

Publication Number Publication Date
TW201015310A TW201015310A (en) 2010-04-16
TWI467369B true TWI467369B (zh) 2015-01-01

Family

ID=42058810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97137700A TWI467369B (zh) 2008-10-01 2008-10-01 混合密度記憶體系統及其控制方法

Country Status (2)

Country Link
US (1) US20100082883A1 (zh)
TW (1) TWI467369B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
KR101086876B1 (ko) * 2009-09-30 2011-11-25 주식회사 하이닉스반도체 예비 영역을 유동적으로 관리하는 반도체 스토리지 시스템 및 그 제어 방법
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US9021185B2 (en) * 2009-11-23 2015-04-28 Amir Ban Memory controller and methods for enhancing write performance of a flash device
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8255616B2 (en) * 2010-01-12 2012-08-28 Freescale Semiconductor, Inc. Non-volatile memory device and method therefor
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
CN101944065B (zh) * 2010-08-24 2012-07-04 苏州国芯科技有限公司 一种基于扇区的闪存坏块屏蔽方法
CN101930345B (zh) * 2010-08-24 2012-05-02 苏州国芯科技有限公司 一种基于块访问的闪存读写方法
US8838935B2 (en) * 2010-09-24 2014-09-16 Intel Corporation Apparatus, method, and system for implementing micro page tables
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP5625888B2 (ja) * 2010-12-22 2014-11-19 株式会社リコー 半導体記憶媒体制御装置、半導体記憶媒体の制御方法及び画像形成装置。
KR101625777B1 (ko) * 2011-12-28 2016-05-30 인텔 코포레이션 휘발성 메모리 및 비휘발성 메모리 간의 코드 및 데이터 저장소들을 분산하기 위한 방법 및 장치
US9542278B2 (en) 2013-12-26 2017-01-10 Silicon Motion, Inc. Data storage device and flash memory control method
US9857988B1 (en) * 2016-07-10 2018-01-02 Winbond Electronics Corporaiton Data management in multiply-writeable flash memories

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282056B (en) * 2001-12-14 2007-06-01 Sandisk Corp Hybrid density memory card
TW200820259A (en) * 2006-10-25 2008-05-01 Samsung Electronics Co Ltd Hybrid flash memory device and method for assigning reserved blocks thereof
US20080235433A1 (en) * 2007-03-19 2008-09-25 A-Data Technology Co., Ltd. Hybrid density memory storage device and control method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619675A (en) * 1994-06-14 1997-04-08 Storage Technology Corporation Method and apparatus for cache memory management using a two level scheme including a bit mapped cache buffer history table and circular cache buffer list
US6438586B1 (en) * 1996-09-30 2002-08-20 Emc Corporation File transfer utility which employs an intermediate data storage system
US8521945B2 (en) * 2005-09-29 2013-08-27 Trek 2000 International Ltd. Portable data storage using SLC and MLC flash memory
KR100816763B1 (ko) * 2007-02-13 2008-03-25 삼성전자주식회사 플래시 메모리 모듈을 주기억장치로 사용하는 전자 시스템및 그것의 부팅 방법
US20090043831A1 (en) * 2007-08-11 2009-02-12 Mcm Portfolio Llc Smart Solid State Drive And Method For Handling Critical Files
TWI354996B (en) * 2007-12-31 2011-12-21 Phison Electronics Corp Wear leveling method and controller thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282056B (en) * 2001-12-14 2007-06-01 Sandisk Corp Hybrid density memory card
TW200820259A (en) * 2006-10-25 2008-05-01 Samsung Electronics Co Ltd Hybrid flash memory device and method for assigning reserved blocks thereof
US20080235433A1 (en) * 2007-03-19 2008-09-25 A-Data Technology Co., Ltd. Hybrid density memory storage device and control method thereof
US20080235468A1 (en) * 2007-03-19 2008-09-25 A-Data Technology Co., Ltd. Hybrid density memory storage device

Also Published As

Publication number Publication date
TW201015310A (en) 2010-04-16
US20100082883A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
US9430377B2 (en) Methods and systems for preserving blocks that are neither obsolete nor cold
US9329995B2 (en) Memory device and operating method thereof
US9489301B2 (en) Memory systems
US9342260B2 (en) Methods for writing data to non-volatile memory-based mass storage devices
US10204041B2 (en) Relocating data in a memory device
US9196385B2 (en) Lifetime mixed level non-volatile memory system
US20180260317A1 (en) Method for managing the copying and storing of data in garbage collection, memory storage device and memory control circuit unit using the same
US8819358B2 (en) Data storage device, memory system, and computing system using nonvolatile memory device
KR101547418B1 (ko) 메모리 디바이스에서의 동적 메모리 캐시 사이즈 조절
US9727271B2 (en) Data storage device and flash memory control method
JP5530012B2 (ja) 記憶装置のためのストレージアドレス再マッピングのための方法およびシステム
TWI463315B (zh) 資料儲存裝置及用於資料儲存之方法
CN103425598B (zh) 数据储存装置和快闪存储器的区块管理方法
US8667213B2 (en) Flash management techniques
US20150309927A1 (en) Hybrid Non-Volatile Memory System
US10031850B2 (en) System and method to buffer data
US9489297B2 (en) Pregroomer for storage array
US8656256B2 (en) Apparatus and method for multi-mode operation of a flash memory device
US9690694B2 (en) Apparatus, system, and method for an address translation layer
US8055837B2 (en) Data writing method for non-volatile memory and controller using the same
CN102419735B (zh) 存储器系统
US8751733B2 (en) Hybrid memory management
Hu et al. Write amplification analysis in flash-based solid state drives
US8612719B2 (en) Methods for optimizing data movement in solid state devices
US8880784B2 (en) Random write optimization techniques for flash disks