JP5418808B2 - 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 - Google Patents
適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 Download PDFInfo
- Publication number
- JP5418808B2 JP5418808B2 JP2008265281A JP2008265281A JP5418808B2 JP 5418808 B2 JP5418808 B2 JP 5418808B2 JP 2008265281 A JP2008265281 A JP 2008265281A JP 2008265281 A JP2008265281 A JP 2008265281A JP 5418808 B2 JP5418808 B2 JP 5418808B2
- Authority
- JP
- Japan
- Prior art keywords
- density memory
- data
- memory unit
- write data
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 63
- 230000005055 memory storage Effects 0.000 title claims description 55
- 230000003044 adaptive effect Effects 0.000 title claims description 36
- 230000015654 memory Effects 0.000 claims description 175
- 238000012545 processing Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012935 Averaging Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000007726 management method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
図4は、本発明のハイブリッド密度メモリ記憶装置の制御方法の具体実施例のフローチャートを示している。書き込み時においてホットデータフィルタユニット1331が実行するホットデータフィルタプロセスの動作の過程を示すものである。係るシステム機構については図2に示すものと同様である。
10 適応ハイブリッド密度メモリ記憶装置
11 不揮発性メモリユニット
111 低密度メモリユニット
113 高密度メモリユニット
13 制御ユニット
131 システムインタフェイス
133 ホットデータ制御管理ユニット
1331 ホットデータフィルタユニット
1333 調整ユニット
1335 第一アドレス変換ユニット
1337 第二アドレス変換ユニット
135 マイクロプロセッサ
137 データ伝送バッファエリア
139 メモリインタフェイス
15 電源管理ユニット
17 ホスト
19 電源
201 入出力ユニット
501 先端指示レジスタ
502 末端指示レジスタ
Claims (12)
- 高密度メモリユニットと低密度メモリユニットを含むハイブリッド密度メモリ記憶装置内に書き込みデータを配置する適応ハイブリッド密度メモリ記憶装置の制御方法において、
ホットデータフィルタプログラムを実行し、前記書き込みデータのデータ長と臨界値とを比較することにより前記書き込みデータの性質を判別する過程と、
前記高密度メモリユニットと前記低密度メモリユニットの摩耗率及びその処理データ量の状況を分析し、前記書き込みデータを前記高密度メモリユニットに伝送するか前記低密度メモリユニットに伝送するかを決定する調整プロセスを実行する過程と、
前記書き込みデータの伝送方向に基づいて、前記書き込みデータを前記ハイブリッド密度メモリ記憶装置の前記高密度メモリユニット又は低密度メモリユニットに配置する過程とを含むことを特徴とする適応ハイブリッド密度メモリ記憶装置の制御方法。 - 前記書き込みデータのデータ長が前記臨界値よりも小さい場合、前記書き込みデータをホットデータと判断し、前記書き込みデータを前記低密度メモリユニットに配置し、そうでない場合は、前記書き込みデータをクールデータと判断し、前記書き込みデータを前記高密度メモリユニットに配置することを特徴とする請求項1記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 前記書き込みデータを前記ハイブリッド密度メモリ記憶装置に配置する過程において、データ処理プロセスを含むことを特徴とする請求項2記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 前記低密度メモリユニットを連続する複数のブロックで定義し、先端指示レジスタと末端指示レジスタによって、前記複数のブロックのうちの有効ブロックの範囲を決定し、
前記有効ブロックには、少なくとも一つの有効データが記録され、
前記先端指示レジスタ内に記録されるアドレスは、最新の前記有効データが記録された前記ブロックを指示し、
前記末端指示レジスタ内に記録されるアドレスは、最も古い前記有効データが記録された前記ブロックを指示することを特徴とする請求項3記載の適応ハイブリッド密度メモリ記憶装置の制御方法。 - 前記調整プロセスは、前記ハイブリッド密度メモリ記憶装置の摩損程度を平均化し、前記低密度メモリユニットの摩損率が前記高密度メモリユニットの摩損率より高くなった場合、前記書き込みデータを前記高密度メモリユニットに配置し、逆の場合は、前記書き込みデータを前記低密度メモリユニットに配置することを特徴とする請求項4記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 前記調整プロセスは、前記低密度メモリユニットの摩損率が前記高密度メモリユニットの摩損率より高くなる現象が一定時間持続した場合、前記有効ブロックの範囲を縮小する過程と、前記有効ブロックの縮小された範囲の有効データを削除する過程とを含むことを特徴とする請求項5記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 削除された有効データが前記有効ブロックの中に配置されていない場合、当該有効データを前記高密度メモリユニットに記録することを特徴とする請求項6記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 前記調整プロセスの過程において、前記書き込みデータを前記低密度メモリユニットに配置する前に、前記有効ブロックの範囲が縮小されたかどうかを判断し、縮小された場合、当該有効ブロックの範囲を拡大する過程を含むことを特徴とする請求項6記載の適応ハイブリッド密度メモリ記憶装置の制御方法。
- 前記データ処理プロセスは、前記先端指示レジスタが現在指示している有効ブロックの次の有効ブロックを前記先端指示レジスタに指示させる過程と、前記書き込みデータを前記先端指示レジスタが指示している有効ブロックに配置する過程と、前記末端指示レジスタが指示する有効ブロックの有効データを消去する過程と、前記末端指示レジスタが現在指示している有効ブロックの次の有効ブロックを前記末端指示レジスタに指示させる過程とを含み、
前記先端指示レジスタと前記末端指示レジスタが決定した有効ブロックの範囲が、固定値となることを特徴とする請求項4記載の適応ハイブリッド密度メモリ記憶装置の制御方法。 - ホストによる書き込みデータのアクセスに適用される適応ハイブリッド密度メモリ記憶装置において、
不揮発性メモリユニットと、制御ユニットとを具備し、
前記不揮発性メモリユニットは、低密度メモリユニットと、高密度メモリユニットとを具備し、
前記制御ユニットは、前記書き込みデータのデータ長と臨界値を比較して前記書き込みデータの性質を判別するホットデータフィルタユニットと、前記ホットデータフィルタユニットと前記不揮発性メモリユニットとの間に結合され、前記書き込みデータを受け取ることにより、また前記低密度メモリユニットと前記高密度メモリユニットとの摩耗率の比較及びその処理データ量の状況により、前記書き込みデータを前記低密度メモリユニットに伝送するか前記高密度メモリユニットに伝送するかを決定する調整ユニットとを具備することを特徴とする適応ハイブリッド密度メモリ記憶装置。 - 前記臨界値は、データの書き込み前に、複数のアクセスデータを連続して受け取ることによって決定、即ち、前記複数のアクセスデータのアドレス重複性を統計し、且つよく重複するアドレスの前記アクセスデータの長さを平均することによって決定されることを特徴とする請求項10記載の適応ハイブリッド密度メモリ記憶装置。
- 前記書き込みデータのデータ長が前記臨界値より小さい場合、前記書き込みデータはホットデータであると判断し、そうでない場合は、前記書き込みデータはクールデータであると判断することを特徴とする請求項10記載の適応ハイブリッド密度メモリ記憶装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096138438A TW200917277A (en) | 2007-10-15 | 2007-10-15 | Adaptive hybrid density memory storage device and control method thereof |
TW096138438 | 2007-10-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009099149A JP2009099149A (ja) | 2009-05-07 |
JP5418808B2 true JP5418808B2 (ja) | 2014-02-19 |
Family
ID=40535338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008265281A Active JP5418808B2 (ja) | 2007-10-15 | 2008-10-14 | 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8171207B2 (ja) |
JP (1) | JP5418808B2 (ja) |
KR (1) | KR101521958B1 (ja) |
TW (1) | TW200917277A (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8078794B2 (en) * | 2000-01-06 | 2011-12-13 | Super Talent Electronics, Inc. | Hybrid SSD using a combination of SLC and MLC flash memory arrays |
TWI397071B (zh) * | 2008-12-31 | 2013-05-21 | A Data Technology Co Ltd | 記憶體儲存裝置及其控制方法 |
TWI405214B (zh) * | 2009-05-06 | 2013-08-11 | A Data Technology Co Ltd | 快閃記憶體儲存系統之資料燒錄方法 |
US8380942B1 (en) * | 2009-05-29 | 2013-02-19 | Amazon Technologies, Inc. | Managing data storage |
US20120026802A1 (en) * | 2010-07-30 | 2012-02-02 | Emanuele Confalonieri | Managed hybrid memory with adaptive power supply |
US8671240B2 (en) | 2011-07-18 | 2014-03-11 | Memory Technologies Llc | User selectable balance between density and reliability |
US10089017B2 (en) * | 2011-07-20 | 2018-10-02 | Futurewei Technologies, Inc. | Method and apparatus for SSD storage access |
KR101257691B1 (ko) | 2011-08-12 | 2013-04-24 | 아주대학교산학협력단 | 메모리 컨트롤러 및 이의 데이터 관리방법 |
US9417803B2 (en) * | 2011-09-20 | 2016-08-16 | Apple Inc. | Adaptive mapping of logical addresses to memory devices in solid state drives |
WO2012149776A1 (zh) * | 2011-09-28 | 2012-11-08 | 华为技术有限公司 | 存储数据的方法和装置 |
US9240240B2 (en) * | 2011-11-29 | 2016-01-19 | Micron Technology, Inc. | Apparatus having indications of memory cell density and methods of their determination and use |
US9176862B2 (en) * | 2011-12-29 | 2015-11-03 | Sandisk Technologies Inc. | SLC-MLC wear balancing |
WO2013108132A2 (en) * | 2012-01-20 | 2013-07-25 | Marvell World Trade Ltd. | Cache system using solid state drive |
KR20140033964A (ko) * | 2012-09-11 | 2014-03-19 | 삼성전자주식회사 | 단말기의 데이터 저장장치 및 방법 |
US10126987B2 (en) * | 2012-10-18 | 2018-11-13 | Marvell International Ltd. | Storage devices and methods for controlling a storage device |
US9747107B2 (en) | 2012-11-05 | 2017-08-29 | Nvidia Corporation | System and method for compiling or runtime executing a fork-join data parallel program with function calls on a single-instruction-multiple-thread processor |
TWI503841B (zh) * | 2013-04-26 | 2015-10-11 | Phison Electronics Corp | 寫入方法、記憶體控制器與記憶體儲存裝置 |
KR102150262B1 (ko) * | 2013-09-25 | 2020-09-01 | 현대모비스 주식회사 | 차량 정보 시스템의 메모리 관리 방법 |
KR102388746B1 (ko) * | 2015-11-11 | 2022-04-20 | 삼성전자주식회사 | 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법 |
WO2018004756A1 (en) | 2016-06-27 | 2018-01-04 | Sukalpa Biswas | Memory system having combined high density, low bandwidth and low density, high bandwidth memories |
US10359933B2 (en) | 2016-09-19 | 2019-07-23 | Micron Technology, Inc. | Memory devices and electronic systems having a hybrid cache including static and dynamic caches with single and multiple bits per cell, and related methods |
CN107562378A (zh) * | 2017-08-28 | 2018-01-09 | 记忆科技(深圳)有限公司 | 一种提升固态存储设备寿命的方法 |
CN108829344A (zh) * | 2018-05-24 | 2018-11-16 | 北京百度网讯科技有限公司 | 数据存储方法、装置及存储介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652691A (ja) * | 1992-07-30 | 1994-02-25 | Toshiba Corp | 半導体ディスク装置 |
US5930167A (en) * | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
JP2000298992A (ja) * | 1999-04-13 | 2000-10-24 | Hitachi Ltd | 多値記憶不揮発性半導体メモリの制御装置 |
JP2005092677A (ja) * | 2003-09-19 | 2005-04-07 | Matsushita Electric Ind Co Ltd | メモリ装置 |
US7383375B2 (en) * | 2003-12-30 | 2008-06-03 | Sandisk Corporation | Data run programming |
KR100577384B1 (ko) * | 2004-07-28 | 2006-05-10 | 삼성전자주식회사 | 페이지 정보를 이용한 페이지 대체 방법 |
JP4956922B2 (ja) * | 2004-10-27 | 2012-06-20 | ソニー株式会社 | 記憶装置 |
JP4665539B2 (ja) * | 2005-01-31 | 2011-04-06 | ソニー株式会社 | メモリ制御装置、メモリ制御方法、プログラム |
US8051268B2 (en) * | 2005-07-29 | 2011-11-01 | Panasonic Corporation | Memory controller, nonvolatile storage device, nonvolatile storage system, and nonvolatile memory address management method |
JP4800732B2 (ja) * | 2005-10-13 | 2011-10-26 | 株式会社日立超エル・エス・アイ・システムズ | 半導体ディスクドライブ |
KR100878479B1 (ko) * | 2007-01-16 | 2009-01-14 | 삼성전자주식회사 | 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 |
US8301862B2 (en) * | 2007-05-31 | 2012-10-30 | Panasonic Corporation | Formatting device |
JP4737223B2 (ja) * | 2008-04-21 | 2011-07-27 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
-
2007
- 2007-10-15 TW TW096138438A patent/TW200917277A/zh unknown
-
2008
- 2008-07-01 US US12/216,181 patent/US8171207B2/en active Active
- 2008-10-14 JP JP2008265281A patent/JP5418808B2/ja active Active
- 2008-10-15 KR KR1020080101183A patent/KR101521958B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US8171207B2 (en) | 2012-05-01 |
KR101521958B1 (ko) | 2015-05-20 |
KR20090038386A (ko) | 2009-04-20 |
US20090100244A1 (en) | 2009-04-16 |
TW200917277A (en) | 2009-04-16 |
JP2009099149A (ja) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5418808B2 (ja) | 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 | |
US11593259B2 (en) | Directed sanitization of memory | |
KR101563875B1 (ko) | 호스트 기록 작업과 캐시 플러싱을 균형화하기 위한 방법과 시스템 | |
US8380919B2 (en) | Flash storage device, data storage system, and data writing method | |
US8626996B2 (en) | Solid state memory (SSM), computer system including an SSM, and method of operating an SSM | |
KR101515617B1 (ko) | 메모리 스토리지 장치 및 그 제어 방법 | |
US8171239B2 (en) | Storage management method and system using the same | |
US8225050B2 (en) | Memory storage device and a control method thereof | |
KR100816761B1 (ko) | 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법 | |
US20080195833A1 (en) | Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit | |
US20100011154A1 (en) | Data accessing method for flash memory and storage system and controller using the same | |
US10782909B2 (en) | Data storage device including shared memory area and dedicated memory area | |
US10990325B2 (en) | Write control method, associated data storage device and controller thereof | |
US20130103893A1 (en) | System comprising storage device and related methods of operation | |
US8037236B2 (en) | Flash memory writing method and storage system and controller using the same | |
CN106445401B (zh) | 表格更新方法、存储器储存装置及存储器控制电路单元 | |
US20100318726A1 (en) | Memory system and memory system managing method | |
CN110879793A (zh) | 存储器管理方法、存储器存储装置及存储器控制电路单元 | |
US8271721B2 (en) | Data writing method and data storage device | |
CN106775479B (zh) | 存储器管理方法、存储器储存装置及存储器控制电路单元 | |
US20090210612A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
JP4829202B2 (ja) | 記憶装置及びメモリ制御方法 | |
US9304906B2 (en) | Memory system, controller and control method of memory | |
US10346040B2 (en) | Data merging management method based on data type, memory storage device and memory control circuit unit | |
US10564886B2 (en) | Methods and apparatus for controlling flash translation layer recycle from host |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5418808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |