TW200917277A - Adaptive hybrid density memory storage device and control method thereof - Google Patents

Adaptive hybrid density memory storage device and control method thereof Download PDF

Info

Publication number
TW200917277A
TW200917277A TW096138438A TW96138438A TW200917277A TW 200917277 A TW200917277 A TW 200917277A TW 096138438 A TW096138438 A TW 096138438A TW 96138438 A TW96138438 A TW 96138438A TW 200917277 A TW200917277 A TW 200917277A
Authority
TW
Taiwan
Prior art keywords
data
density memory
block
density
memory unit
Prior art date
Application number
TW096138438A
Other languages
English (en)
Inventor
li-ping Zhang
Ming-Da Chen
Original Assignee
A Data Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Data Technology Co Ltd filed Critical A Data Technology Co Ltd
Priority to TW096138438A priority Critical patent/TW200917277A/zh
Priority to US12/216,181 priority patent/US8171207B2/en
Priority to JP2008265281A priority patent/JP5418808B2/ja
Priority to KR1020080101183A priority patent/KR101521958B1/ko
Publication of TW200917277A publication Critical patent/TW200917277A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7211Wear leveling
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5641Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

200917277 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種儲存裝置,尤指一種混合密度钱 體(Hybrid density mem〇ry)儲存裝置及其控制方法。“ 【先前技術】 非揮舍性5己1¾體(Non-volatile memory,或稱為非依 電性記憶體)係用以儲存資料,常應用於彳諸存裝置,例如: 記憶卡、USB介面隨身碟、固態磁碟機等。快閃記憶體 (Flash memory)具有高儲存密度、低耗電特性、有 存取效率與合理價格成本等優點,而成為目前非揮發性記 憶體主流。 一般非揮發性記憶體通常係全採用多級單元型記憶體 (Multi-level-cell,MLC )或單級單元型記憶體 (Singk-level-cell,SLC)’其中以多級單元製成之記憶^ 為向密度記憶體(High density memory ),而以單級單元制 成之記憶體為低您度§己憶體(Low density memory )。相較 於低密度記憶體’高密度記憶體單位面積的資料儲存容量 可成倍數增加’因而具有大幅提高儲存容量與降低成本的 優勢’然其讀寫資料、執行燒錄與抹除(Erase)動作所需 的時間卻較長;此外’多級單元製程技術也致使高密度記 憶體所能承受的抹寫次數(Erase cycle)較少,如此便連帶景;; 響了採用高密度記憶體的儲存裝置的資料存取速度與使用 壽命。 鑑於高密度記憶體的特點在於儲存容量大與成本低, 5 200917277 但資料存取速率慢及抹除耐用次數少;而低 特點在於資料存取速率快與抹除耐用次數多,曰尤 小及成本高,進而發展出在單一儲存装置内同谷里 兩種不同密度之記憶體,即為混合密度備上述 density memory)。 又 °己丨思體(Hybrid 目前,業界所提出之混合密度記惟^ 用低密度記憶體記錄使用頻率較高的“二,子通常採 體記錄資料量大的資料,因此要如何同I用阿密度記憶 主機端所傳來的寫入資料的性質以指i資料= 記憶體中,係為一大研究課題;再者,由^ =適當的 =本高且儲存容量小’要如何規劃—種有= 並淘汰較舊且出現頻率較低的資料,也為目!^的貝料, 問題;最後,因為不同密度之記憶體所倉=欲解決的 不-樣,而且當記憶體存放的資料:二勺抹除次數 除存放該資料的區塊,進而導致而'3子取時,會抹 次數不平均,如此一來記憶體之抹除 到抹除财用次數限制,作另二“度的記憶體先 用的十月況’而提早結束儲存裝置的使用壽命。、,、、,男使 【發明内容】 在混合密度記憶體儲存裝置中 料又稱熱門資料,會配f Μ〜 fU新的貝 m μ田…」 低密度記憶體中以能快速存 取丄而不,使㈣非熱門*料,又稱冷Η資料,會配置於 ::度記憶體中。計算機系統在存取資料時,係提供資料 的起始位址及其資料長度,且重複出現的起始位址之= 6 200917277 其伴隨的資料長度通常較短,本發明因而提出利用資料長 度來判斷每一寫入資料的性質,以決定將寫入資料紀錄於 適當的記憶體;而後又分析高密度記憶體和低密度記憶體 的抹除次數來調節寫入資料應存放的位置,期達到記憶體 抹除平均化之功效。 因此,本發明之目的係在於提供一種可調式混合密度 記憶體儲存裝置及其控制方法,俾能簡單、迅速地辨識寫 入資料的性質。 本發明之再一目的係提供一種可調式混合密度記憶體 儲存裝置及其控制方法,俾能在配置寫入資料到記憶體 時,達到抹除平均化的目的,進而提升混合密度記憶體裝 置的壽命,並防止儲存資源的浪費。 本發明之又一目的係提供一種可調式混合密度記憶體 儲存裝置及其控制方法,俾能在配置寫入資料到記憶體 時,能有效率地處理記憶體資料,進而提升混合密度記憶 體裝置的資料儲存效能。 本發明係揭示一種可調式混合密度記憶體儲存裝置之 控制方法,係適用於將由主機傳來的一寫入資料配置在一 混合密度記憶體儲存裝置中。此儲存裝置具有一高密度記 憶單元以及一低密度記憶單元。所述之控制方法的步驟如 下:首先進行一熱門資料過濾程序,將該寫入資料之資料 長度與一門限值比較,用以區分該寫入資料之性質;之後 根據比較結果來決定該寫入資料的配置位置,若該寫入資 料之資料長度比該門限值小,則將該寫入資料配置於該低 密度記憶單元,否則將該寫入資料配置於該高密度記憶單 200917277 元。 本發明再揭示另一種可調式混合密度記憶體儲存裝置 之控制方法,係適用於將由主機傳來的一寫入資料配置在 一混合密度記憶體儲存裝置中。此儲存裝置具有一高密度 記憶單元以及一低密度記憶單元。所述之控制方法的步驟 如下:首先進行一熱門資料過濾程序,將該寫入資料之資 料長度與一門限值比較,用以區分該寫入資料之性質;之 後根據比較結果來決定該寫入資料的配置位置,若該寫入 資料之資料長度大於或等於該門限值,則將該寫入資料配 置於該高密度記憶單元,若該寫入資料之資料長度比該門 限值小,則將該寫入資料傳到一調節單元;隨後進行一調 節程序,係分析低密度記憶單元和高密度記憶單元的磨損 程度和其處理資料量的情況來決定存取該寫入資料的位 置。 本發明又揭示另一種可調式混合密度記憶體儲存裝置 之控制方法,係適用於將由主機傳來的一寫入資料配置在 一混合密度記憶體儲存裝置中。此儲存裝置具有一高密度 記憶單元以及一低密度記憶單元。所述之控制方法的步驟 如下:首先將該寫入資料傳到一調節單元以進行一調節程 序,係用以分析低密度記憶單元和高密度記憶單元的磨損 程度和其處理資料量的情況來決定存取該寫入資料的位 置。 本發明再揭示一種可調式混合密度記憶體儲存裝置, 係適用於存取一由一主機傳來的寫入資料。所述之可調式 混合密度記憶體儲存裝置特別包括有一非揮發性記憶體單 200917277 元 熱門資料過濾、單元以及一調D„ 一 記憶體單元包括-由高密度記憶體戶揮發性 70,及—由低密度記憶體所構成 阿在度记憶單 資料過遽單元係接收該寫入=之=憶單元;熱門 長度與-Η限值比較,用以辨』該;=入資料之資料 單元係耦接於該熱門資料過濾單元及該:揮::質;調節 兀:間,以接收該寫入資料,並比較該低;體單 該南密度記憶單元的祕率及其處理資料==元與 =資料傳送至該低密度記憶單元或該 兀。错此’根據該寫人資料的傳送走向來選早 位址轉換單元將該寫人資料的邏輯位址成^第 記憶單元中之—第一實體*址或透過 ^錢密度 料的邏輯位址映射成該高密度;:憶 弟一貝體位址’並將該寫入資料配置於所映射之實 以上之概述與接下來的詳細說明及附圖,皆是為· 進-步說明本發明為達成預定目的所採取之方式 3式:=明的其他目的及優點’將在後續的朗 【實施方式】 本發明所提出之可調式混合密度記憶體儲存裴置 (Adaptive hybrid density memory storage device )及其控制 方法,係能辨識由一主機傳來的一寫入資料之性質,並提 出一種處理§己憶體資料的方法和記憶體抹除平均化的機 制,以提升混合密度記憶體裝置的使用效能及壽命。 9 200917277 首先,請參閱第一圖,該圖係為本發明所揭示之可調 式混合密度記憶體儲存裝置之系統架構示意圖。如第一圖 所示,一可調式混合密度記憶體儲存裝置ίο (以下簡稱儲 存裝置)係應用於一數位系統1中,配合執行寫入與讀取 資料。數位系統1中,儲存裝置10係耦接於主機17,接 受主機17所下達的指令運作。具體來說,主機17可為一 計算機系統,而儲存裝置10則為計算機系統之固態硬碟。 儲存裝置10包括有一非揮發性記憶體單元11、一控 制單元13以及一電源管理單元15。非揮發性記憶體單元 11是由快閃記憶體(Flash memory)所構成,包括有一低 密度記憶單元111以及一高密度記憶單元113。低密度記 憶單元111是由低密度記憶體所構成;高密度記憶單元113 則是由高密度記憶體所構成。其中該低密度記憶體係為單 級單元記憶體(SLC)、相變化記憶體(PCM)、自由鐵電式隨 機存取記憶體(FeRAM)或磁性隨機存取記憶體(MRAM); 而高密度記憶體係為多級單元記憶體(MLC)。低密度記憶 體具有單位儲存容量低、抹除耐用次數高與資料存取速率 快等特點;而高密度記憶體具有儲存容量高、抹除耐用次 數少與資料存取速率低等特點。 電源管理單元15係耦接於一電源19,用以耦接於電 源19,以接收電源19所輸出的電力,並將電力轉換為控 制單元13與非揮發性記憶體單元11所需電源。 本發明是根據FAT12、FAT16、FAT32或NTFS的檔案 系統所規範的系統架構來管理儲存裝置10所儲存的檔案 資料。經由微處理器135韌體預先規劃之定址轉換表將檔 10 200917277 塊位址映射到非揮發性記憶 控制單7G 13係減於主機17與非揮 Π之間,控制單元13接收主機17所下達之—指t體= 之寫入指令或—讀取指令,寫入指^ : :邏輯區塊健的㈣寫人轉發性記憶體單元 = 】取:令則是將一邏輯區塊位址的資料從非揮發性 =二練出來,制單元13包括有-系統介面二 ^貝科控管模組133、一微處理器135、一資料 主拽π ’用以接收主機17所下聿人 :對應之資料。熱門資料控管模組133係耦接:二: 指令所指向糊之性質,並依據非= η的抹除程度及處理資料量來指 的記憶體中。微處理器135_接於系統介面⑶ :門貝料控管模組133 ’用以控制儲存裝置10中各個 理該指令的運作情形,即當微處理器n =::指向之酬至熱門資料控管模組二 理。資料傕二r之後再根據判斷結果對該資料作適當的處 :科傳輸緩衝區137係輕接於系統介面13 存裝置1G㈣料,或主機17預備㈣ 緩衝F /取的貧料。記憶體介面139_接於資料傳輸 生記憶體單元U之間’作為控制單; 1揮發性記憶體單幻1之_資料傳輸介面。 耆μ同日守參閱第一圖和第二圖。第二圖係為本發 200917277 明所揭示熱門資料控管模組之一具體實施例之系統架構示 意圖。如第二圖所示,熱門資料控管模組133耦接於非揮 發性記憶體單元Π,非揮發性記憶體單元11有一低密度 記憶單元111以及一高密度記憶單元113。主機17將所下 達的指令之所對應的資料(以下統稱寫入資料)傳到熱門資 料控管模組133,熱門資料控管模組133會根據該寫入資 料的性質及記憶體處理資料的情況來指定該寫入資料配置 於低密度記憶單元111或高密度記憶單元113。 熱門資料控管模組133包括有一熱門資料過濾單元 1331、一調節單元1333、一第一位址轉換單元1335以及 一第二位址轉換單元1337。熱門資料過濾單元1331係接 收寫入資料,藉由寫入資料的長度來辨別其資料性質。調 節單元1333係耦接於熱門資料過濾單元1331及非揮發性 記憶體單元11之間,以接收寫入資料,並比較低密度記憶 單元111與高密度記憶單元113的磨耗率及其處理資料量 的情況來決定將該寫入資料傳送至低密度記憶單元111或 高密度記憶單元113。藉此,根據寫入資料的傳送走向來 選擇係透過一第一位址轉換單元1335將該寫入資料的邏 輯位址映射成該低密度記憶單元m中之一第一實體位址 或透過一第二位址轉換單元1337將寫入資料的邏輯位址 映射成高密度記憶單元113中之一第二實體位址,並將寫 入資料配置於所映射之實體位址。 接著,請參閱第三圖,該圖係為本發明所揭示可調式 混合密度記憶體儲存裝置之控制方法的步驟流程圖。其中 相關之系統架構請同時參閱第二圖。如第三圖所示,所述 12 200917277 之控制方法包括有下列步驟: 首先,熱門資料過濾單元1331接收一寫入資料(步驟 S301); 其次,進行一熱門資料過濾程序(步驟S303 ),將該寫 入資料的長度與一門限值比較,用以區分該寫入資料之性 質,若判斷該寫入資料為熱門資料,則將該寫入資料傳送 到調節單元1333 ; 隨後,執行一調節程序,係分析非揮發性記憶體單元 11的磨耗率及其處理資料量的情況來決定將該寫入資料 傳送至低密度記憶單元m或高密度記憶單元Π3 (步驟 S305);以及 最後,根據該寫入資料的傳送走向來選擇將其寫入低 密度記憶單元111或高密度記憶單元113(步驟S307)。 請參閱第四圖,該圖係為本發明所揭示混合密度記憶 體儲存裝置之控制方法之一具體實施例之步驟流程圖,其 顯示於寫入模式下,熱門資料過濾單元1331執行熱門資料 過濾程序之動作流程。其中相關之系統架構請同時參閱第 二圖。 本發明係將寫入資料的長度和一門限值比較來決定該 寫入資料的性質。門限值可為一系統設定值或一使用者設 定值,也可由寫入資料的性質來調整其值。例如,由熱門 資料過濾單元1331統計過去N筆寫入資料的位址及長 度,接著分析這N筆寫入資料其位址重複性較高的資料係 落入哪個資料長度範圍中,假設分析出重複性較高的寫入 資料其資料長度係落入2KB以下,則將門限值設定為 13 200917277 2KB。而接下來的寫入資料其長度若低於2KB,則判斷為 熱門資料,反之則判斷為非熱門資料。另外,門限值的設 定方法係可每接收N筆寫入資料變更新一次門限值;亦可 在接收N筆寫入資料並分析出門限值後,接下來每接收Μ 筆寫入資料就更新一次門限值(Ν乒Μ, Ν,M2 1),如此透過 寫入資料的統計分析可動態調整熱門資料的定義。若儲存 裝置10剛開始運作,尚未產生門限值,可預設一初始門限 值於熱門資料過濾單元1331中或載入前次使用時所記錄 的門限值以供判斷初始的幾筆寫入資料之性質。 如第四圖所示,於寫入模式下,此控制方法包括下列 步驟: 首先,熱門資料過濾單元1331載入一門限值(步驟 S401),隨後接收寫入資料(步驟S403),並紀錄寫入資料的 位址及長度(步驟S405),之後判斷是否已記錄Ν筆寫入 資料(步驟S407)。倘若步驟S407的判斷為否,則判斷寫入 資料的長度是否低於該門限值(步驟S413);倘若步驟S407 的判斷為是,就分析目前累積之Ν筆寫入資料,以統計位 址重複性高的寫入資料之長度(步驟S409),將統計出的資 料長度設定為門限值(步驟S411)。倘若步驟S413的判斷為 是,即表示該寫入資料係為熱門資料,便將其傳送到調節 單元1333(步驟S415);倘若步驟S413的判斷為否,即表 示該寫入資料係為非熱門資料,於是將其透過第二位址轉 換單元1337記錄於高密度記憶單元113中(步驟S417)。 請參閱第五圖,該圖係為本發明所揭示可調式混合密 度記憶體儲存裝置之控制方法之另一具體實施例之處理記 14 200917277 憶體資料示意圖。其中相關之系統架構請同時參閱第二圖。 低密度記憶單元U1定義連續複數個區塊,並從中界 定-有效區塊的範圍’有效區塊的範圍内存放著有效的熱 門資料,且資料係依序寫入至有效區塊,其中由一頭端指 標暫存器501内存放的内容指向最新寫入之熱門資料存放 ,,塊位址,由一尾端指標暫存器5〇2内存放的内容指向 最舊寫入之熱門資料存放的區塊位址。低密度記情單元 m可視為一循環紀錄的空間,新的熱門資料依序寫入至 = 501指向之區塊’並同時依序:除尾端指 才示暫存益502指向之區塊,當寫至區塊的一頭,會在抓定 暫存器之内容使其指向區塊的另—頭,藉此 = 平均的目的。 刀廷引抹除 這邊舉例說明低密度記憶單元m採用循環紀 的模式之資料處理方法,如第五圖所示 、=貝’、 « - ni1 ^ A %低密度記情 早兀111包各了 10個區塊B0〜B9,而其中9個 ^ 用來紀錄熱門資料A〜:I的區塊,即區塊β〇〜βΊ、 區塊的範圍’其中W依序寫入區塊β〇〜β^ =㈣ Β〇中的資料八係為最舊的㈣,而區塊β8 2區塊 最新的資料;此時由尾端指標暫存器502指向區:二係為 碩端指標暫存器5〇1指向區塊別。若此時有二而 寫入,則將頭端指標暫存器5〇1指向區塊B = J要 料J於其中,同時抹除尾端指標暫㈣5 錄資 B0’亚將尾端指標暫存器⑽指向區塊Μ。二士區塊 塊B 0步驟中,要判斷原本存放於其中的資料二抹除區 放在其他有效區塊的範财,若有,則可直接抹除 存 15 200917277 若否,則必須先將資料A搬移至高密度記憶單元113。上 述新資料J寫入前,有效區塊的範圍為區塊B0〜B8,而新 資料J寫入後,有效區塊的範圍為區塊B1〜B9,有效區塊 之範圍會往前移動,但其界定之範圍大小係為固定值。 請參閱第六圖,該圖係為本發明所揭示可調式混合密 度記憶體儲存裝置之控制方法之另一具體實施例之步驟流 程圖,其顯示於寫入模式下,調節單元1333執行調節程序 之動作流程。其中相關之系統架構請同時參閱第二圖、第 四圖和第五圖。如第六圖所示,於寫入模式下,此控制方 法包括下列步驟: 執行第四圖流程後,調節單元1333會接收到被判定為 熱門資料的寫入資料(步驟S601),隨即判斷低密度記億單 元111的磨損率是否高於高密度記憶單元113的磨損率(步 驟S603)。倘若步驟S603的判斷為是,該寫入資料又判斷 沒有紀錄於有效區塊中(步驟S605),表示至少有一段時間 都沒有存取或更新過該寫入資料,因而判定該寫入資料屬 非熱門資料的可能性較大,則調節單元1333會將寫入資料 透過第二位址轉換單元1337記錄到高密度記憶單元 113(步驟S607);倘若在步驟S605中判斷該寫入資料已經 紀錄於有效區塊中,就表示最近還有存取或更新過該寫入 資料,因而判定該寫入資料屬熱門資料的可能性較大,則 調節單元1333會將寫入資料透過第一位址轉換單元1335 記錄到低密度記憶體單元111(步驟S617)。 於步驟S607之後若判斷出低密度記憶單元111的磨損 率比高密度記憶單元113的磨損率之現象持續一段時間 16 200917277 (步驟S609),則縮減有效區塊的範圍(步驟S611),如此能 減少寫進低密度記憶單元111的資料,讓資料傳送到高密 度記憶單元113的機率變高,以平衡兩種密度記憶體的使 用率。其中提及持續之時間可為一系統設定值或一使用者 設定值。倘若步驟S603的判斷為否,則表示寫入資料應紀 錄於低密度記憶體單元111,且於記錄前會先判斷有效區 塊是否曾經縮減範圍過(步驟S613),若沒有縮減過,則直 接由調節單元1333將寫入資料透過第一位址轉換單元 1337記錄到低密度記憶體單元111(步驟S617);若有縮減 過,則先逐漸遞增有效區塊的範圍(步驟S615),以記錄更 多的寫入資料,之後才由調節單元1333將寫入資料透過第 一位址轉換單元1337記錄到低密度記憶體單元111(步驟 S617)。 於步驟S611中,被縮減之有效區塊範圍中的資料應予 以抹除,若應被抹除的資料沒有記錄在其他未被縮減範圍 的有效區塊中,則將這些資料搬移至高密度記憶單元113 記錄起來;且變動有效區塊範圍時,頭端指樣暫存器501 與尾端指標暫存器502所存的位址也要予以調整,以正確 界定目前有效區塊的範圍。 第六圖中描述之可調式混合密度記憶體儲存裝置之控 制方法,也可不先經由熱門資料過濾單元1331判定該寫入 資料之性質,直接由調節單元1333接收寫入資料(步驟 S601),隨即判斷非揮發性記憶單元11之磨損率(步驟 S603),之後步驟就如同第六圖所述,相關處理資料事宜即 不再贅述。 17 200917277 藉由以上實例詳述,當可知悉本發 度記憶體儲存裝置及其控制方法,係透過密 及持:測寫入資料的性質來調娜值卿‘ f 記錄:?密度記憶單元’非熱™^ 度就早70」精此充分利用兩種記憶體的特性來做資料的處 理’有效提高混合密度記憶體裝置的效能。同時本發明也提二 了巧揮發性記憶體的資料處理方法以及分析兩種密度記憶體的 磨損程度來控制記憶體的使用壽命,以達到記憶體抹除平均化 的目的,有效的提高混合密度記憶體裝置的壽命。 惟,以上所述,僅為本發明的具體實施例之詳細說明 及圖式而已並非用以限制本發明,本發明之所有範圍鹿 以下述之申請專利範圍為準,任何熟悉該項技藝者在本發 明之領域内,可輕易思及之變化或修飾皆可涵蓋在以 案所界定之專利範圍。 【圖式簡單說明】 弟0係為本發明所揭示之可調式混合密度記憶體儲 存裝置之一具體實施例之系統架構示意圖; 第二圖係為本發明所揭示熱門資料控管模組之一具體 實施例之系統架構示意圖; 第二圖係為本發明所揭示可調式混合密度記憶體儲存 裝置之控制方法的步驟流程圖; 第四圖係為本發明所揭示之熱門資料過濾程序之一具 體實施例之步驟流程圖; ' 第五圖係為本發明所揭示可調式混合密度記憶體儲存 18 200917277 裝置之控制方法之另一具體實施例之處理記憶體資料示意 圖;以及 第六圖係為本發明所揭示之調節程序之一具體實施例 之步驟流程圖。 【圖式符號說明】 I :數位系統 10 :可調式混合密度記憶體儲存裝置 II :非揮發性記憶體單元 III :低密度記憶單元 113 :高密度記憶單元 13 :控制單元 131 :系統介面 133 :熱門資料控管模組 1331 :熱門資料過濾單元 1333 :調節單元 1335 :第一位址轉換單元 1337 :第二位址轉換單元 135 :微處理器 137 :資料傳輸緩衝區 139 :記憶體介面 15 :電源管理單元 17 :主機 19 :電源 19 200917277 501 :頭端指標暫存器 502 :尾端指標暫存器

Claims (1)

  1. 200917277 十、申請專利範圍: 1、 一種可調式混合密度記憶體儲存裝置之控制方法,係適 用於將冑入資料配置在—混合密度記憶體儲存裝置 中及混合禮度§己憶體儲存裝置具有一高密度記憶單元 以及低役度記憶單元,該控制方法包括下列步驟: 進打-熱門資料過遽程序,將該寫人資料之資料長度與 一門限值比較’用以區分該寫入資料之性質;以及 根據销人資料之性f,將該寫人資料配置於該混合密 度讀體儲純置的該高密度記憶單元或該低密声 記憶單元。 2、 如中睛專利範圍第}項所述之控制方法,若該寫入資料 之Ϊ料長度比該門限值小,關斷該寫人㈣係為二熱 門,料將°亥馬入資料配置於該低密度記憶單元;否則 判^亥寫人資料係為—冷門資料,將該寫人資料配置於 該高密度記憶單元。 3 =、申°月專利範圍第2項所述之控制方法,其中將該寫入 貝料配置於該混合密度記憶體儲存裝置步驟巾,更包括 執行1節程序和一資料處理程序。 4、如t::專利範圍第3項所述之控制方法’其中該低密度 °己丨思單元定義連續複數個區塊,由一頭端指標暫存器和 二尾端指標暫存器從該些區塊中界定出一有效區塊的 粑圍二該有效區塊存放了至少一有效資料,該頭端指標 暫存為内存放的位址係指向最新之該有效資料存放的 品鬼D亥尾端指標暫存器内存放的位址係指向最舊之 該有效資料存放_區塊Γ 21 200917277 5、 如申請專利範圍第4項所述之控制方法,其中該寫入資 料係順序性地配置於該低密度記憶單元。 ‘、、、貝 6、 如申請專利範圍帛4項所述之控制方法,其中該調節程 序係4用以平均該混合密度記憶體儲存裝置的磨損程 度,若該低密度記憶單元之磨損率高於該高密度記憶單 凡之磨損率’則將該寫入資料配置於該高密度記憶單 兀,反之則將該寫入資料配置於該低密度記憶單元。 7、 如中請專·㈣6項所述之控制方法,其中該調節程 序更包括下列步驟: 若°亥低岔度§己憶單元之磨損率高於該高密度記憶單元之 磨損率的現象維持-存續時間,則縮減該有效區塊的 範圍;以及 抹除該有效區塊被縮減範圍中的該有效資料。 =申叫f利範圍帛7項所述之控制方法,其中被抹除之 忒^效#料若沒有另外配置於該有效區塊中,則將該有 效賁料記錄至該高密度記憶單元。 9、如專利申請範,7項所述之控制方法,其中該調節程 序步驟巾’將該寫人資料配置於該減度記憶單元之前 更包括以下步驟: 判斷δ亥有效區塊的範圍是否有縮減過,若有縮減過,則 增加該有效區塊的範圍。 士申明專利4圍第5項所述之控制方法,其中該資料處 理程序包括下列步驟: 該頭端指標暫存器指向目前所指之下—個該區塊; 。亥寫入貧料配置於該頭端指標暫存器指向之該區塊; 22 200917277 11 12 13、 14、 15、 Γ及該尾如標暫存純向线區财的财效資料: ===向目前所指之下-個該區塊; '有效區翻騎❹界定出的該:==;所述之控制方法,其中該資料處 被 效資料若沒有配置於其他該有效區塊中, 則將该有效貧料記錄至該高密度記憶單元。 _如申請專鄕㈣丨顧叙㈣枝 :::=:資:前接收連續複數個存取資 之位址重複性’並平均較常重複位址 之该些存”料的資料長度來決技門限值。 如申請專利範圍第5項所述之控制方法, =元係以循環配置儲存空間的方式來記錄該= 效貧料。 —月 請範圍第9項所述之控制方法,其中該調節程 以遞增方式調節可存放該些有效資料的區 :種可調式混合密度記憶體儲存裝置之控制方法,係適 於將-寫入資料配置在一混合密度記憶體儲存裝置 中,該混合密度記Μ儲純置具有—高密度記憶單元 =及-低密度記憶單元’其中該低密度記憶單元中定義 有效區塊範圍,该控制方法包括下列步驟: 進行-調節程序,係比較該低密度記憶單=之磨損率和 23 200917277 3亥尚搢度記億單元之磨損率 置之位置,·以及爾叫定該寫入資料應配 進程序,係將該寫八資料順序性地配置於 °亥有效區塊乾圍的各區塊中。 、 16、如申請專利範圍第15項所述 記憶單元定義連續複 之&制方法,其中該低密度 -尾端塊,由—頭端指標暫存器和 範圍=該些區塊中界定出該有效區塊的 暫存嫌了至少—有效資料,該頭端指標 該區塊,該尾端#斬η十斤之5亥有效貢料存放的 該有效資料内存放的位址係指向最舊之 US,15項所述之控制方法,其中該調節程 ^一 ^低②、度記憶單元之磨解高於該高密度 早兀之磨損率,則將該寫入資料配置於該高密度記 =早凡’反之則將該寫人資料配置於該低密度記憶單 18、ίϋί鄕圍第15顿叙㈣方法,其中該調節程 序更包括下列步驟: X低山度心匕單兀之磨損率高於該高密度記憶單元之 射員率的現象維持-存續時間,則縮減該有效區塊的 乾圍;以及 抹除該有效區塊被縮減範圍中的該有效資料。 請專利範圍第18項所述之控制方法,其中被抹除之 丄次政資料若沒有另外配置於該有效區塊中,則將該有 效資料記錄至該高密度記憶單元。 24 200917277 18 項所述 入 資料配置於該有效區塊中之前更包j中將該寫 該有效區塊的範圍若有更匕括以下步驟: 圍。 '、/匕,則增加該有效區塊的範 21、如申請專利範圍第 理程序包括下列步驟:认制方法,其令該資料處 ::ΪΓ存器指向目前所指之下-個該區塊; _亥尾端丄 =器指向之該區塊; 以及 〜曰向之邊區塊中的該有效資料; =端指標暫存器指向目前所指之下—個 指標_ — 理程序更包所4之控制方法’其中該資料處 23 、專利範圍第15項所述之控制方法,其中該低密度 效^凡係以循環配置儲存空間的方式來記錄該些ΐ 24、ίί=請範圍第2〇項所述之控制方法,其中該調節程 塊ί量。,係Μ增方式卿可存放該些有效資料的區 Μ、if混合密度記憶體儲存裝置,係適用於配合—主機存 一寫入資料,該混合密度記憶體儲存裝置具有一低密 25 200917277 度記憶單元、-㈣度記料元和—㈣料 單元包括有: J 一熱門資料過濾、單Tt ’係將該寫人資料之資料長度與— 門,值比較,用以辨別該寫入資料的性質;以及 -調節單元,係減於該熱nf料過鮮元及該混合穷 度記憶體模組之間,以接收該寫入資料,並比較該i 密度記憶單Tt與該高密度記憶單元的磨耗率及 理資料量的情況來決定將該寫人資料傳送至該低密 度記憶單元或該高密度記憶單元。 山 %、如申料鄕圍第25項所私混合密度記憶體儲存裝 ^,其中該Η限值係由於該寫人f料前接收連續複數個 存取資料決定,_計缝存取㈣之位址重複性,並 平均較常重複位址之該寫存取資料的資料長度來 該門限值。 27如申π專概圍第μ項所述之混合密度記憶體儲存裝 置,其^該寫入資料之資料長度比該門限值小,即判斷 。玄寫入資料係為—熱門資料,否關斷該寫人資料 一冷門資料。 28、 如專利申睛範㈣%項所述之混合密度記憶體儲存裝 置,其中該低密度記憶體係為單級單元記憶體(SLC)、 相變化記憶體(PCM)、自由鐵電式隨機存取記憶體 FeRAM)或磁性隨機存取記憶體(MRAM);而該高密度 s己憶體係為多級單元記憶。 29、 如巾4專娜目第25項所述之混合密度記憶體儲存裳 置,其甲該控制單元又包括: 26 200917277 一系統介面,係耦接於該主機,作為該主機及該混合密 度記憶體儲存裝置間指令與資料之傳輸介面;以及 一微處理器,係耦接於該系統介面及該熱門資料過濾單 元,將該寫入資料傳送到該熱門資料過濾單元。 30、如申請專利範圍第29項所述之混合密度記憶體儲存裝 置,其中該控制單元更包括: 一資料傳輸緩衝區,係耦接於該系統介面,以暫存該寫 入貢料,以及 一記憶體介面,係耦接於該資料傳輸緩衝區及該非揮發 性記憶體單元之間,受該微處理器的控制以傳輸該寫 入資料。 27
TW096138438A 2007-10-15 2007-10-15 Adaptive hybrid density memory storage device and control method thereof TW200917277A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW096138438A TW200917277A (en) 2007-10-15 2007-10-15 Adaptive hybrid density memory storage device and control method thereof
US12/216,181 US8171207B2 (en) 2007-10-15 2008-07-01 Adaptive hybrid density memory storage device and control method thereof
JP2008265281A JP5418808B2 (ja) 2007-10-15 2008-10-14 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置
KR1020080101183A KR101521958B1 (ko) 2007-10-15 2008-10-15 혼합 밀도 메모리 저장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096138438A TW200917277A (en) 2007-10-15 2007-10-15 Adaptive hybrid density memory storage device and control method thereof

Publications (1)

Publication Number Publication Date
TW200917277A true TW200917277A (en) 2009-04-16

Family

ID=40535338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138438A TW200917277A (en) 2007-10-15 2007-10-15 Adaptive hybrid density memory storage device and control method thereof

Country Status (4)

Country Link
US (1) US8171207B2 (zh)
JP (1) JP5418808B2 (zh)
KR (1) KR101521958B1 (zh)
TW (1) TW200917277A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104126178A (zh) * 2011-12-29 2014-10-29 桑迪士克科技股份有限公司 Slc-mlc损耗平衡
TWI503841B (zh) * 2013-04-26 2015-10-11 Phison Electronics Corp 寫入方法、記憶體控制器與記憶體儲存裝置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
TWI397071B (zh) * 2008-12-31 2013-05-21 A Data Technology Co Ltd 記憶體儲存裝置及其控制方法
TWI405214B (zh) * 2009-05-06 2013-08-11 A Data Technology Co Ltd 快閃記憶體儲存系統之資料燒錄方法
US8380942B1 (en) * 2009-05-29 2013-02-19 Amazon Technologies, Inc. Managing data storage
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
US8671240B2 (en) 2011-07-18 2014-03-11 Memory Technologies Llc User selectable balance between density and reliability
US10089017B2 (en) * 2011-07-20 2018-10-02 Futurewei Technologies, Inc. Method and apparatus for SSD storage access
KR101257691B1 (ko) 2011-08-12 2013-04-24 아주대학교산학협력단 메모리 컨트롤러 및 이의 데이터 관리방법
US9417803B2 (en) * 2011-09-20 2016-08-16 Apple Inc. Adaptive mapping of logical addresses to memory devices in solid state drives
WO2012149776A1 (zh) * 2011-09-28 2012-11-08 华为技术有限公司 存储数据的方法和装置
US9240240B2 (en) * 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
WO2013108132A2 (en) * 2012-01-20 2013-07-25 Marvell World Trade Ltd. Cache system using solid state drive
KR20140033964A (ko) * 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
US10126987B2 (en) * 2012-10-18 2018-11-13 Marvell International Ltd. Storage devices and methods for controlling a storage device
US9747107B2 (en) 2012-11-05 2017-08-29 Nvidia Corporation System and method for compiling or runtime executing a fork-join data parallel program with function calls on a single-instruction-multiple-thread processor
KR102150262B1 (ko) * 2013-09-25 2020-09-01 현대모비스 주식회사 차량 정보 시스템의 메모리 관리 방법
KR102388746B1 (ko) * 2015-11-11 2022-04-20 삼성전자주식회사 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
KR102273002B1 (ko) 2016-06-27 2021-07-06 애플 인크. 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
US10359933B2 (en) 2016-09-19 2019-07-23 Micron Technology, Inc. Memory devices and electronic systems having a hybrid cache including static and dynamic caches with single and multiple bits per cell, and related methods
CN107562378A (zh) * 2017-08-28 2018-01-09 记忆科技(深圳)有限公司 一种提升固态存储设备寿命的方法
CN108829344A (zh) * 2018-05-24 2018-11-16 北京百度网讯科技有限公司 数据存储方法、装置及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652691A (ja) * 1992-07-30 1994-02-25 Toshiba Corp 半導体ディスク装置
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
JP2000298992A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd 多値記憶不揮発性半導体メモリの制御装置
JP2005092677A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd メモリ装置
US7383375B2 (en) * 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
KR100577384B1 (ko) * 2004-07-28 2006-05-10 삼성전자주식회사 페이지 정보를 이용한 페이지 대체 방법
JP4956922B2 (ja) * 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
JP4665539B2 (ja) * 2005-01-31 2011-04-06 ソニー株式会社 メモリ制御装置、メモリ制御方法、プログラム
EP1912123A4 (en) * 2005-07-29 2008-10-29 Matsushita Electric Ind Co Ltd MEMORY CONTROL UNIT, NON-VOLATILE MEMORY, NON-VOLATILE MEMORY SYSTEM, AND MEMORY ADDRESS MANAGEMENT METHOD
JP4800732B2 (ja) * 2005-10-13 2011-10-26 株式会社日立超エル・エス・アイ・システムズ 半導体ディスクドライブ
KR100878479B1 (ko) * 2007-01-16 2009-01-14 삼성전자주식회사 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
WO2008146473A1 (ja) * 2007-05-31 2008-12-04 Panasonic Corporation フォーマット装置
JP4737223B2 (ja) * 2008-04-21 2011-07-27 Tdk株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104126178A (zh) * 2011-12-29 2014-10-29 桑迪士克科技股份有限公司 Slc-mlc损耗平衡
TWI503841B (zh) * 2013-04-26 2015-10-11 Phison Electronics Corp 寫入方法、記憶體控制器與記憶體儲存裝置

Also Published As

Publication number Publication date
JP5418808B2 (ja) 2014-02-19
KR20090038386A (ko) 2009-04-20
JP2009099149A (ja) 2009-05-07
KR101521958B1 (ko) 2015-05-20
US8171207B2 (en) 2012-05-01
US20090100244A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
TW200917277A (en) Adaptive hybrid density memory storage device and control method thereof
TWI389125B (zh) 記憶體儲存裝置及其控制方法
US8626996B2 (en) Solid state memory (SSM), computer system including an SSM, and method of operating an SSM
US8015346B2 (en) Memory system having hybrid density memory and methods for wear-leveling management and file distribution management thereof
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
US7864572B2 (en) Flash memory storage apparatus, flash memory controller, and switching method thereof
US8103820B2 (en) Wear leveling method and controller using the same
US10572379B2 (en) Data accessing method and data accessing apparatus
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
US20080195833A1 (en) Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit
JPWO2005029311A1 (ja) 半導体メモリカード、半導体メモリ制御装置及び半導体メモリ制御方法
JP2014513848A (ja) Lsb及びmsbページにおける選択的データ記憶
JP2008016003A (ja) メモリー格納装置及びその読み書き方法
KR20130031046A (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 관리 방법
US9389998B2 (en) Memory formatting method, memory controller, and memory storage apparatus
TWI479315B (zh) 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TWI737031B (zh) 多平面上頁面的片段資料讀取方法及電腦程式產品
CN113467713A (zh) 数据分离方法及固态硬盘
KR20100128120A (ko) 데이터 저장 장치 및 그것의 데이터 저장 방법
KR20090046568A (ko) 플래시 메모리 시스템 및 그것의 쓰기 방법