JP4287222B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4287222B2 JP4287222B2 JP2003311393A JP2003311393A JP4287222B2 JP 4287222 B2 JP4287222 B2 JP 4287222B2 JP 2003311393 A JP2003311393 A JP 2003311393A JP 2003311393 A JP2003311393 A JP 2003311393A JP 4287222 B2 JP4287222 B2 JP 4287222B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sense amplifier
- page
- circuit
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
以上のように、ページ単位(或いはサブブロック単位)のデータ書き換えを繰り返すと、データデイスターブが大きくなり、データが破壊されるおそれがある。データ破壊を防止するためには、データ書き換え回数を制限する必要が生じる。
この発明は、データ消去回数を自動的に管理システムを内蔵する不揮発性半導体記憶装置とこれを用いた電子装置を提供することを目的とする。
図1は一実施の形態によるNAND型フラッシュメモリの機能ブロック構成を示している。セルアレイ1は、複数の浮遊ゲート型メモリセルMCをマトリクス配列して構成される。ロウデコーダ(ワード線駆動回路を含む)2は、セルアレイ1のワード線及び選択ゲート線を駆動する。センスアンプ回路3は、1ページ分のセンスアンプとデータ保持回路を備えて、セルアレイ1のページ単位のデータ書き込み及び読み出しを行うページバッファを構成する。
図9は、この実施の形態による電子カードと、この電子カードを用いた電子装置の構成を示す。ここでは電子装置は、携帯電子機器の一例としてのディジタルスチルカメラ101を示す。電子カードは、ディジタルスチルカメラ101の記録媒体として用いられるメモリカード61である。メモリカード61は、先の実施の形態で説明した不揮発性半導体装置或いはメモリシステムが集積化され封止されたICパッケージPK1を有する。
電子カードが例えば、非接触型のICカードである場合、カードスロット102に収納し、或いは近づけることによって、回路基板上の電気回路に無線信号により接続される。
但しカードスロット102については、回路基板100上に実装される必要はなく、コネクタケーブル等により回路基板100に接続されるようにしてもよい。
Claims (4)
- 電気的書き換え可能な不揮発性メモリセルが配列されて、複数ページで構成される少なくとも一つのブロックを有するセルアレイと、
前記セルアレイのページ単位或いは連続する複数ページからなるサブブロック単位でのデータ消去を制御するコントローラとを備え、
前記セルアレイは、二値データ列で表されてその下位ビット側の”0”データの数が累積値を示すデータ消去回数を記憶する消去管理領域を各ページ毎に有し且つ、
前記消去管理領域が記憶するデータ消去回数は、前記ブロック内の選択ページについてのデータ消去前に前記ブロックの複数ページを選択状態とするチェック読み出し動作で読み出され、データ消去後に更新されたデータ消去回数が前記選択ページの前記消去管理領域に書き込まれる
ことを特徴とする不揮発性半導体記憶装置。 - 前記セルアレイのページ単位のデータ読み出し及び書き込みを行うためのセンスアンプ回路と、
データ消去前に前記消去管理領域から前記センスアンプ回路に読み出されたデータ消去回数を一時保持するためのレジスタ回路と、
前記センスアンプ回路に読み出されたデータ消去回数を前記レジスタ回路に転送すると共に、データ消去後に前記レジスタ回路が保持するデータ消去回数に1を加算して更新されたデータ消去回数を前記センスアンプ回路に転送するように構成されたデータ転送回路と、
前記レジスタ回路に転送されたデータ消去回数が許容最大値に達したか否かを判定する判定回路とを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記データ転送回路は、
第1のタイミング信号により活性化されて前記センスアンプ回路に読み出されたデータ消去回数を各ビット並列に前記レジスタ回路に転送する読み出し転送バッファと、
第2のタイミング信号により活性化されて、データ消去回数データを1ビットずつ上位側にシフトすると共に、前記データ消去回数データの最下位ビットとなる“0”データを加算して更新された消去回数を前記センスアンプ回路に転送する書き込み転送バッファとを有する
ことを特徴とする請求項2記載の不揮発性半導体記憶装置。 - 制御ゲートがそれぞれ異なるワード線に接続されて直列接続された複数の電気的書き換え可能な不揮発性メモリセルにより構成されるNANDセルユニットを配列して構成され、1ワード線に接続される複数のメモリセルの集合が1ページ又は2ページとなり、ワード線方向に並ぶ複数のNANDセルユニットの集合が1ブロックとなり、ワード線方向にノーマルデータ領域と冗長領域とに分けられ、前記冗長領域に、ブロック内の累積されたデータ消去回数がそのブロック内の最も最近にデータ消去のために選択されたページに書き込まれるセルアレイと、
前記セルアレイのページ単位のデータ読み出し及び書き込みを行うための、前記ノーマルデータ領域と冗長領域にそれぞれ対応するノーマルセンスアンプ回路と冗長センスアンプ回路を有するセンスアンプ回路と、
前記セルアレイのページ単位或いは連続する複数ページからなるサブブロック単位でのデータ消去を制御するコントローラと、
データ消去前に前記セルアレイの冗長領域から前記冗長センスアンプ回路に読み出されたデータ消去回数を一時保持するためのレジスタ回路と、
前記冗長センスアンプ回路に読み出されたデータ消去回数を前記レジスタ回路に転送すると共に、データ消去後に前記レジスタ回路が保持するデータ消去回数に1を加算して更新されたデータ消去回数を前記冗長センスアンプ回路に転送するように構成されたデータ転送回路と、
前記レジスタ回路に転送されたデータ消去回数が最大値に達したか否かを判定する判定回路とを有し、
前記冗長領域が記憶するデータ消去回数は、二値データ列で表されてその下位ビット側の”0”データの数が累積値を示すものであり、
前記冗長領域が記憶するデータ消去回数は、前記ブロック内の選択ページについてのデータ消去前に前記ブロック内の複数ワード線を選択するチェック読み出し動作で前記冗長センスアンプ回路に読み出され、データ消去後に更新されたデータ消去回数が前記冗長センスアンプ回路に書き戻されて前記選択ページの冗長領域に書き込まれる
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311393A JP4287222B2 (ja) | 2003-09-03 | 2003-09-03 | 不揮発性半導体記憶装置 |
US10/713,196 US6922364B2 (en) | 2003-09-03 | 2003-11-17 | Non-volatile semiconductor memory device and electric device with the same |
KR1020040069872A KR100794827B1 (ko) | 2003-09-03 | 2004-09-02 | 불휘발성 반도체 기억 장치 및 이것을 이용한 전자 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311393A JP4287222B2 (ja) | 2003-09-03 | 2003-09-03 | 不揮発性半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005078766A JP2005078766A (ja) | 2005-03-24 |
JP2005078766A5 JP2005078766A5 (ja) | 2005-11-24 |
JP4287222B2 true JP4287222B2 (ja) | 2009-07-01 |
Family
ID=34214254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003311393A Expired - Fee Related JP4287222B2 (ja) | 2003-09-03 | 2003-09-03 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6922364B2 (ja) |
JP (1) | JP4287222B2 (ja) |
KR (1) | KR100794827B1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3631463B2 (ja) | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3977799B2 (ja) * | 2003-12-09 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4175991B2 (ja) | 2003-10-15 | 2008-11-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100528483B1 (ko) * | 2004-01-02 | 2005-11-15 | 삼성전자주식회사 | 패스/페일 점검이 가능한 불휘발성 반도체 메모리장치 |
JP4357331B2 (ja) * | 2004-03-24 | 2009-11-04 | 東芝メモリシステムズ株式会社 | マイクロプロセッサブートアップ制御装置、及び情報処理システム |
JP4157065B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体記憶装置 |
US7408804B2 (en) * | 2005-03-31 | 2008-08-05 | Sandisk Corporation | Systems for soft programming non-volatile memory utilizing individual verification and additional soft programming of subsets of memory cells |
JP4634229B2 (ja) * | 2005-06-03 | 2011-02-16 | シャープ株式会社 | 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器 |
US7551492B2 (en) * | 2006-03-29 | 2009-06-23 | Mosaid Technologies, Inc. | Non-volatile semiconductor memory with page erase |
US7451264B2 (en) * | 2006-04-13 | 2008-11-11 | Sandisk Corporation | Cycle count storage methods |
WO2007121025A1 (en) * | 2006-04-13 | 2007-10-25 | Sandisk Corporation | Cycle count storage methods and systems |
US7467253B2 (en) * | 2006-04-13 | 2008-12-16 | Sandisk Corporation | Cycle count storage systems |
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
US7885119B2 (en) * | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7535766B2 (en) * | 2006-10-13 | 2009-05-19 | Sandisk Corporation | Systems for partitioned soft programming in non-volatile memory |
US7499338B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | Partitioned soft programming in non-volatile memory |
KR101062032B1 (ko) * | 2006-10-13 | 2011-09-05 | 샌디스크 코포레이션 | 비휘발성 메모리에서의 분할된 소거 및 소거 검증 |
US7499317B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling |
US7495954B2 (en) | 2006-10-13 | 2009-02-24 | Sandisk Corporation | Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory |
US7660166B2 (en) * | 2007-01-31 | 2010-02-09 | Sandisk Il Ltd. | Method of improving programming precision in flash memory |
US7804718B2 (en) * | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
US7558116B2 (en) * | 2007-08-13 | 2009-07-07 | Spansion Llc | Regulation of boost-strap node ramp rate using capacitance to counter parasitic elements in channel |
US7652929B2 (en) * | 2007-09-17 | 2010-01-26 | Sandisk Corporation | Non-volatile memory and method for biasing adjacent word line for verify during programming |
KR101068496B1 (ko) * | 2008-11-14 | 2011-09-29 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소거방법 및 프로그램 방법 |
KR101001449B1 (ko) * | 2009-04-14 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 소자의 독출 동작 방법 |
JP2011060388A (ja) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | 不揮発性メモリ装置 |
JP5524134B2 (ja) * | 2011-06-14 | 2014-06-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8854895B2 (en) * | 2013-02-28 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713879B2 (ja) * | 1985-06-21 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
JP3190031B2 (ja) | 1990-03-31 | 2001-07-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3199989B2 (ja) | 1994-09-30 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置とその過書込み救済方法 |
JPH08273390A (ja) * | 1995-03-28 | 1996-10-18 | Kokusai Electric Co Ltd | フラッシュメモリの消去回数の管理方法 |
JP3967409B2 (ja) * | 1996-12-26 | 2007-08-29 | 株式会社東芝 | 半導体集積回路装置 |
US6028794A (en) | 1997-01-17 | 2000-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and erasing method of the same |
JP3946849B2 (ja) | 1997-01-17 | 2007-07-18 | 株式会社東芝 | 不揮発性半導体記憶装置及びその消去方法 |
JP3549723B2 (ja) | 1998-03-27 | 2004-08-04 | 富士通株式会社 | 半導体記憶装置 |
-
2003
- 2003-09-03 JP JP2003311393A patent/JP4287222B2/ja not_active Expired - Fee Related
- 2003-11-17 US US10/713,196 patent/US6922364B2/en not_active Expired - Fee Related
-
2004
- 2004-09-02 KR KR1020040069872A patent/KR100794827B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20050047216A1 (en) | 2005-03-03 |
KR20050024258A (ko) | 2005-03-10 |
US6922364B2 (en) | 2005-07-26 |
JP2005078766A (ja) | 2005-03-24 |
KR100794827B1 (ko) | 2008-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4287222B2 (ja) | 不揮発性半導体記憶装置 | |
KR100585363B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP4175991B2 (ja) | 不揮発性半導体記憶装置 | |
JP4322686B2 (ja) | 不揮発性半導体記憶装置 | |
JP4157065B2 (ja) | 半導体記憶装置 | |
US7349249B2 (en) | Semiconductor memory device | |
KR100871513B1 (ko) | 반도체 기억 장치 | |
US7193896B2 (en) | Multi-value semiconductor memory device and method capable of caching a lower page data upon an incomplete write of an upper page data | |
KR100547061B1 (ko) | 불휘발성 반도체 기억 장치 및 그 서브 블록 소거 방법,전자 카드 및 전자 장치 | |
JP3913704B2 (ja) | 不揮発性半導体記憶装置及びこれを用いた電子装置 | |
US7170780B2 (en) | Semiconductor memory device and electric device with the same | |
US20060018162A1 (en) | Semiconductor memory device and method of controlling write sequence thereof | |
JP4156985B2 (ja) | 半導体記憶装置 | |
JP2005108273A (ja) | 不揮発性半導体記憶装置 | |
US20090292863A1 (en) | Memory system with a semiconductor memory device | |
KR100639285B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP4284226B2 (ja) | 不揮発性半導体記憶装置 | |
JP2005285184A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |