JP2007157234A

JP2007157234A - メモリシステム

Info

Publication number: JP2007157234A
Application number: JP2005350478A
Authority: JP
Inventors: Yoshiaki Nakao; 良昭中尾
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-12-05
Filing date: 2005-12-05
Publication date: 2007-06-21

Abstract

【課題】４値の多値メモリセルのデータを読み出す場合、データがどの値なのかを見極めるために２回の判断を要する。このため、メモリセルの読み出し時間を要する。
【解決手段】本発明のメモリシステム１は、多値メモリセルアレイを有するメモリ装置２と、メモリ装置２を制御するコントローラ３と、物理的に同一のメモリセルに対して２回目以降の書込みシーケンスが実施されたかどうかを示す第２ページへの書込み有無情報Ｆ２を記憶する書込み有無情報記憶部４とを備え、コントローラ３は、書込み有無情報記憶部４の書込み有無情報Ｆ２に従ってメモリ装置２に対する動作シーケンスを変更する。第１ページのデータを読み出す際、第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）、１回の判断で読み出すことが可能となる。この結果、読み出し時間を短縮することが可能となる。
【選択図】図１

Description

本発明は、多値データを記憶することが可能な多値メモリセルアレイを有するメモリ装置と、メモリ装置を制御するコントローラとを備えたメモリシステムにかかわり、特には、その読み出し制御に関するものである。

近年、電子機器の多機能化が進んでいるが、更なる大容量で高速なメモリシステムのニーズに応えるべくＮＡＮＤ型フラッシュメモリの１つとして、１つのメモリセルトランジスタに複数のデータを記憶する多値ＮＡＮＤ型フラッシュメモリが提案されている。例えば、特許文献１には多値ＮＡＮＤ型フラッシュメモリの読み出し方法が公開されている。

図１０と図１１は、特許文献１におけるデータの読み出し方法を示している。メモリセルに記憶されているデータを読み出す場合、先ず、第２ページのデータが読み出され、次に、第１ページのデータが読み出される。

図１０に示すとおり、第２ページのデータを読み出すとき、メモリセルが状態“ａ”または“ｂ”であると読み出されるデータは“１”となり、状態“ｃ”または“ｄ”であると読み出されるデータは“０”となる。このため、第２ページのデータを読み出す場合は、メモリセルが状態“ｂ”以下か、状態“ｃ”以上かの１回の判断で行う。

これに対して、図１１に示すとおり、第１ページのデータを読み出すとき、メモリセルが状態“ａ”または“ｄ”であると読み出されるデータは“１”となり、状態“ｂ”または“ｃ”であると読み出されるデータは“０”となる。従って、第１ページでは、メモリセルの状態が、
（１）状態“ｄ”か、状態“ｃ”以下かの判断と、
（２）状態“ａ”か、状態“ｂ”以上かの判断と
の合計２回の判断で行われる。

図１２は従来のメモリシステムの概略構成図であり、１はメモリ装置２とコントローラ３で構成されたメモリシステム、２は４値（２ビット）の多値メモリセルで構成されたメモリ装置、３はメモリ装置２を制御するコントローラである。
特開２００１−９３２８８号公報（第４−５頁、第１−２図）

従来の多値メモリセルが第１ページのデータを読み出す場合、メモリセルが状態“ｄ”か、状態“ｃ”以下かの判断と、状態“ａ”か、状態“ｂ”以上かの合計２回の判断が必要であり、判断回数が多く、データの読み出しに時間を要するという課題があった。

本発明は、上記従来の問題を解決するもので、データの読み出し時間を減少させたメモリシステムを提供することを目的とする。

本発明によるメモリシステムは、
多値メモリセルアレイを有するメモリ装置と、
前記メモリ装置を制御するコントローラと、
物理的に同一のメモリセルに対して２回目以降の書込みシーケンスが実施されたかどうかを示す書込み有無情報を記憶する書込み有無情報記憶部とを備え、
前記コントローラは、前記書込み有無情報記憶部の前記書込み有無情報に従って前記メモリ装置に対する動作シーケンスを変更するように構成されている。

上記において、前記コントローラが前記書込み有無情報に従って変更する前記メモリ装置に対する動作シーケンスは、読み出しシーケンスである。

なお、上記の構成において、書込み有無情報記憶部は、コントローラまたはメモリ装置内に備えられる。

多値メモリが例えば４値（２ビット）を記憶するものである場合、読み出しの順序は、まず第２ページのデータを読み出し、次いで第１ページのデータを読み出す。この場合、書込み有無情報記憶部が記憶する書込み有無情報は、先行する第２ページへの書込みの有無を示す情報である。

また、多値メモリが例えば８値（３ビット）を記憶するものである場合、読み出しの順序は、まず第３ページのデータを読み出し、次いで第２ページのデータを読み出し、最後に第１ページのデータを読み出す。この場合、書込み有無情報記憶部が記憶する書込み有無情報は、先行する第３ページへの書込みの有無を示す情報または第２ページへの書込みの有無を示す情報である。

そして、本発明は、例えば４値の多値メモリの場合には、書込みデータが“０”の場合には実際に書き込み動作が行われ、書込みデータが“１”の場合には書き込み動作は行われないという動作特性を活かすものである。第２ページへの書込み有無情報が書き込み有りを示しているときは、従来の技術と同様に、２回の判断での読み出しとなる。一方、第２ページへの書込み有無情報が書き込み無しを示しているときには、第２ページのデータは“１”であることがあらかじめ分かっていることから、メモリセルの状態については、第２ページデータが“１”固定を前提に、“１１”と“１０”の２状態（“ａ”，“ｂ”）のみとなる。従って、第２ページへの書込み有無情報が書き込み無しを示しているときは、第１ページのデータ判定において、状態“ａ”か状態“ｂ”かの識別だけをすればよいことになる。閾値設定に関しては、状態“ａ”か状態“ｂ”以上かの１回の判断で読み出すことができる。この結果、読み出し時間を短縮・改善することができる。

上記において、前記書込み有無情報記憶部は、前記書込み有無情報を最小単位ごとで管理するのでもよいし、あるいは、前記書込み有無情報を最小単位以上で管理するのでもよい。

また、上記において、前記書込み有無情報記憶部は、ランダムアクセス可能なメモリで構成されているのが好ましく、書込み有無情報記憶部から書込み有無情報を高速に読み出すことが可能となる。あるいは、前記書込み有無情報記憶部は、強誘電体メモリで構成されているのでもよい。これにより、突然の電源遮断時にも書込み有無情報を保持することが可能となる。

本発明によれば、書き込み順で先行するページの書込み有無情報が書き込み無しを示しているときには、該当ページのデータ判定において、閾値設定の数を制限することができる。すなわち、書き込みありを示している場合よりも少ない回数の判断でデータを読み出すことができ、読み出し時間を短縮・改善できる優れたメモリシステムを実現できる。

以下、本発明にかかわるメモリシステムの実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態によって本発明の技術的範囲が限定されるものではない。

（実施の形態１）
図１は本発明の実施の形態１におけるメモリシステムの構成図を示す。図１において、１はメモリ装置２とコントローラ３で構成されたメモリシステム、２は４値（２ビット）の多値メモリセルで構成されたメモリ装置、３はメモリ装置２を制御するコントローラ、４は第２ページへの書き込みの有無を示す第２ページへの書込み有無情報Ｆ２を記憶する書込み有無情報記憶部である。書込み有無情報記憶部４は不揮発性メモリで構成されている。メモリシステム１は、図示のとおり２チップ構成となっている。

本実施の形態においては、書込み有無情報記憶部４をコントローラ３内に備えている。これにより、メモリ装置２を自由に選択することが可能となる。なお、第２ページへの書込み有無情報Ｆ２は、書込み有無情報記憶部４によって図２に示す１ビット単位で管理される。

図３に４値の多値メモリセルの状態とメモリセルの閾値電圧との関係を示す。メモリセルが状態“ａ”〜“ｄ”は、メモリセルの閾値電圧の低い方から高い方へと規定されている。初期状態または消去状態ではメモリセルは状態“ａ”＝“１１”となる。書込み動作によって、メモリセルの閾値電圧は高い方へとシフトする。

図４にメモリセルの状態と第１ページ、第２ページの読み出しデータを示す。

以上のように構成された本実施の形態のメモリシステムについて、以下に、その動作を説明する。

メモリセルの読み出しは、外部より入力された第１ページまたは第２ページのアドレスに基づきデータが読み出される。例えば、外部より第２ページのアドレスが入力された場合には第２ページのデータを読み出し、第１ページのアドレスが入力された場合には第１ページのデータを読み出す。

次に、第２ページと第１ページの読み出し方法の詳細を説明する。

〔Ａ〕第２ページのデータ読み出し
第２ページのデータを読み出す場合には、図４に示すとおり、メモリセルが状態“ａ”または“ｂ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”または“ｄ”であると読み出される第２ページのデータは“０”となる。このため、第２ページのデータの読み出しは、メモリセルの状態が従来と同様に、状態“ｂ”以下か、状態“ｃ”以上かの１回の動作のみで判断できる。

〔Ｂ〕第１ページのデータ読み出し
次に、第１ページのデータを読み出す場合には、書込み有無情報記憶部４から第２ページへの書込み有無情報Ｆ２を読み出す。

〔Ｂ−１〕書込み有無情報なし（Ｆ２＝０）のとき
第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）、メモリ装置２は初期状態または消去状態であるので、メモリセルの状態については、第２ページデータが“１”固定を前提に、“１１”と“１０”の２状態（“ａ”，“ｂ”）のみとなる。そのため、メモリセルが状態“ａ”であると読み出される第２ページのデータは“１”となり、状態“ｂ”であると読み出される第２ページのデータは“０”となる。

従って、Ｆ２＝０で第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているときは、第１ページのデータ判定において、状態“ａ”か状態“ｂ”かの識別だけをすればよいことになる。閾値設定に関しては、状態“ａ”か状態“ｂ”以上かの１回の判断で読み出すことができる。この結果、読み出し時間を短縮・改善することができる。

〔Ｂ−２〕書込み有無情報あり（Ｆ２＝１）のとき
また、第２ページへの書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ２＝１）、メモリセルが状態“ａ”または“ｄ”であると読み出される第２ページのデータは“１”となり、状態“ｂ”または“ｃ”であると読み出される第２ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”以上かの判断と、
（２）状態“ｃ”以下か、状態“ｄ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計２回の動作で読み出すことが可能である。

以上のように、第１ページのデータを読み出す場合、従来は必ず２回の判断が必要であったのに対して、本実施の形態では、「第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）」という条件では、１回の判断でデータを読み出すことが可能となる。

なお、本実施の形態において、書込み有無情報記憶部４を不揮発性メモリで構成したが、揮発性メモリでも構成は可能である。ただし、電源遮断時（突発的なものも含む）に管理している情報が失われるために、揮発性メモリへのバックアップ動作が必要となる。

（実施の形態２）
図５は本発明の実施の形態２におけるメモリシステムの構成図を示す。本実施の形態においては、書込み有無情報記憶部４がメモリ装置２内に備えられている。これにより、従来の多値メモリシステムを変更せずにそのまま使用することが可能となる。第２ページへの書込み有無情報は１ビット単位で管理される。その他の構成については実施の形態１の場合の図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

以上のように構成された本実施の形態のメモリシステムについて、以下に、第２ページと第１ページの読み出し方法の詳細を説明する。

〔Ａ〕第２ページのデータ読み出し
第２ページのデータを読み出す場合、実施の形態１の場合と同様に、メモリセルが状態“ｂ”以下か、状態“ｃ”以上かの１回の動作のみで判断できる。

〔Ｂ〕第１ページのデータ読み出し
次に、第１ページのデータを読み出す場合、〔Ｂ−１〕書込み有無情報なし（Ｆ２＝０）のときも、〔Ｂ−２〕書込み有無情報あり（Ｆ２＝１）のときも、実施の形態１の場合と同様であり、従来は必ず２回の判断が必要であったのに対して、本実施の形態では、「第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）」という条件では、１回の判断でデータを読み出すことが可能となる。その他の動作および説明については、実施の形態１と同様であるので説明を省略する。

（実施の形態３）
本発明の実施の形態３は、メモリ装置２が４値（２ビット）に代えて８値（３ビット）の多値メモリセルで構成されている。本実施の形態においては、書込み有無情報記憶部４に、第３ページへの書き込みの有無を示す第３ページ書込み有無情報Ｆ３を記憶するように構成されている。

図６にメモリセルのデータと第１、第２、第３ページの読み出しデータを示す。また、図７に８値（３ビット）の多値メモリセルの状態とメモリセルの閾値電圧との関係を示す。

実施の形態１と同様に、外部から入力されるアドレスに基づき読み出しを行う。例えば、外部より第３ページのアドレスが入力された場合には第３ページのデータを読み出し、第２ページのアドレスが入力された場合には第２ページのデータを読み出し、第１ページのアドレスが入力された場合には第１ページのデータを読み出す。

次に、第３ページと第２ページと第１ページの読み出し方法の詳細を説明する。

〔Ａ〕第３ページのデータ読み出し
第３ページのデータを読み出す場合には、図６に示すとおり、メモリセルが状態“ａ”，“ｂ”，“ｃ”または“ｄ”であると読み出されるデータは“１”となり、状態“ｅ”，“ｆ”，“ｇ”または“ｈ”であると読み出されるデータは“０”となる。このため、第３ページのデータの読み出しは、メモリセルが状態“ｄ”以下か、状態“ｅ”以上かの１回の動作のみで判断できる。

〔Ｂ〕第２ページのデータ読み出し
次に、第２ページのデータを読み出す場合には、書込み有無情報記憶部４から第３ページ書込み有無情報Ｆ３を読み出す。

〔Ｂ−１〕書込み有無情報なし（Ｆ３＝０）のとき
第３ページ書込み有無情報Ｆ３が書き込み無しを示しているとき（Ｆ３＝０）、メモリ装置２は消去状態のままなので、メモリセルの状態については、第３ページデータが“１”固定を前提に、“１１１”と“１１０”と“１００”と“１０１”の４状態（“ａ”，“ｂ”，“ｃ”，“ｄ”）のみとなる。そのため、メモリセルが状態“ａ”または“ｂ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”または“ｄ”であると読み出される第２ページのデータは“０”となる。

従って、Ｆ３＝０で第３ページへの書込み有無情報Ｆ３が書き込み無しを示しているときは、第２ページのデータ判定において、状態“ａ”，“ｂ”か、状態“ｃ”，“ｄ”かの識別だけをすればよいことになる。閾値設定に関しては、状態“ｂ”以下か、状態“ｃ”以上かの１回の判断で読み出すことができる。この結果、読み出し時間を短縮・改善することができる。

〔Ｂ−２〕書込み有無情報あり（Ｆ３＝１）のとき
また、第３ページ書込み有無情報Ｆ３が書き込み有りを示しているとき（Ｆ３＝１）、メモリセルが状態“ａ”，“ｂ”，“ｇ”または“ｈ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”，“ｄ”，“ｅ”または“ｆ”であると読み出される第２ページのデータは“０”となる。

従って、第２ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ｂ”以下か、状態“ｃ”以上かの判断と、
（２）状態“ｆ”以下か、状態“ｇ”以上かの判断と
で読み出される。すなわち、第２ページのデータは、合計２回の動作で読み出すことが可能である。

以上のように、第２ページのデータを読み出す場合、従来は必ず２回の判断が必要であったのに対して、本実施の形態では、「第３ページ書込み有無情報Ｆ３が書き込み無しを示しているとき（Ｆ３＝０）」という条件では、１回の判断でデータを読み出すことが可能となる。

〔Ｃ〕第１ページのデータ読み出し
次に、第１ページのデータを読み出す場合には、書込み有無情報記憶部４から第３ページ書込み有無情報Ｆ３を読み出す。

〔Ｃ−１〕書込み有無情報なし（Ｆ３＝０）のとき
第３ページ書込み有無情報Ｆ３が書き込み無しを示しているとき（Ｆ３＝０）、メモリ装置２は消去状態のままなので、メモリセルの状態については、第３ページデータが“１”固定を前提に、“１１１”と“１１０”と“１００”と“１０１”の４状態（“ａ”，“ｂ”，“ｃ”，“ｄ”）のみとなる。そのため、メモリセルが状態“ａ”または“ｄ”であると読み出される第１ページのデータは“１”となり、状態“ｂ”または“ｃ”であると読み出される第１ページのデータは“０”となる。従って、Ｆ３＝０で第３ページへの書込み有無情報Ｆ３が書き込み無しを示しているときは、第１ページのデータの読み出しは、メモリセルの状態が
（１）状態“ａ”か、状態“ｂ”かの判断と、
（２）状態“ｃ”か、状態“ｄ”かの判断と
で読み出される。すなわち、第１ページのデータは合計２回の動作で読み出すことができる。この結果、読み出し時間を短縮・改善することができる。

〔Ｃ−２〕書込み有無情報あり（Ｆ３＝１）のとき
また、第３ページ書込み有無情報Ｆ３が書き込み有りを示しているとき（Ｆ３＝１）、メモリセルが状態“ａ”，“ｄ”，“ｅ”または“ｈ”であると読み出される第１ページのデータは“１”となり、状態“ｂ”，“ｃ”，“ｆ”または“ｇ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”以上かの判断と、
（２）状態“ｃ”以下か、状態“ｄ”以上かの判断と、
（３）状態“ｅ”以上か、状態“ｆ”以上かの判断と、
（４）状態“ｇ”以下か、状態“ｈ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計４回の動作で読み出すことが可能である。

以上のように、第１ページのデータを読み出す場合、従来は必ず４回の判断が必要であったのに対して、本実施の形態では、「第３ページ書込み有無情報Ｆ３が書き込み無しを示しているとき（Ｆ３＝０）」という条件では、２回の判断でデータを読み出すことが可能となる。

なお、本実施の形態ではメモリ装置２を８値の多値メモリセルで構成したが、ｎ値の多値メモリセルで構成することが可能であるのは勿論である。また、本実施の形態の技術内容は、他の実施の形態に適用することができることはいうまでもない。

（実施の形態４）
本発明の実施の形態４は、メモリ装置２が４値（２ビット）に代えて８値（３ビット）の多値メモリセルで構成されている。本実施の形態においては、書込み有無情報記憶部４に、第２ページへの書き込みの有無を示す第２ページへの書込み有無情報Ｆ２を記憶するように構成されている。

〔Ａ〕第３ページのデータ読み出し
これは、実施の形態３の場合と同様であり、第３ページのデータの読み出しは、メモリセルが状態“ｄ”以下か、状態“ｅ”以上かの１回の動作のみで判断できる。

〔Ｂ〕第２ページのデータ読み出し
次に、第２ページのデータを読み出す場合には、書込み有無情報記憶部４から第２ページ書込み有無情報Ｆ２を読み出す。

〔Ｂ−１〕書込み有無情報なし（Ｆ２＝０）のとき
第２ページ書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）、メモリ装置２は消去状態のままなので、第２ページのデータは“１”となり、読み出すことができる。

〔Ｂ−２〕書込み有無情報あり（Ｆ２＝１）のとき
また、第２ページ書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ２＝１）、メモリセルが状態“ａ”，“ｂ”，“ｇ”または“ｈ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”，“ｄ”，“ｅ”または“ｆ”であると読み出される第２ページのデータは“０”となる。

従って、第２ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ｂ”以下か、状態“ｃ”以上かの判断と、
（２）状態“ｆ”以下か、状態“ｇ”以上かの判断と
で読み出される。すなわち、第２ページのデータは、合計２回の動作で読み出すことができる。

以上のように、第２ページのデータを読み出す場合、従来は必ず２回の判断が必要であったのに対して、本実施の形態では、「第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）」という条件では、１回の判断でデータを読み出すことが可能となる。

〔Ｃ〕第１ページのデータ読み出し
次に、第１ページのデータを読み出す場合には、書込み有無情報記憶部４から第２ページ書込み有無情報Ｆ２を読み出す。

〔Ｃ−１〕書込み有無情報なし（Ｆ２＝０）のとき
第２ページ書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）、メモリ装置２は消去状態のままなので、第２ページのデータは“１”となり、メモリセルは状態“ａ”，“ｂ”，“ｇ”，“ｈ”のいずれかである。そのため、状態“ａ”または“ｈ”であると読み出される第１ページのデータは“１”となり、状態“ｂ”または“ｇ”であると読み出される第１ページのデータは“０”となる。

このため、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”かの判断と、
（２）状態“ｇ”か、状態“ｈ”かの判断と
で読み出される。すなわち、第１ページのデータは合計２回の動作で読み出すことができる。

〔Ｃ−２〕書込み有無情報あり（Ｆ２＝１）のとき
また、第２ページ書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ２＝１）、メモリセルが状態“ａ”，“ｄ”，“ｅ”または“ｈ”であると読み出される第１ページのデータは“１”となり、状態“ｂ”，“ｃ”，“ｆ”または“ｇ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”以上かの判断と、
（２）状態“ｃ”以下か、状態“ｄ”以上かの判断と、
（３）状態“ｅ”以下か、状態“ｆ”以上かの判断と、
（４）状態“ｇ”以下か、状態“ｈ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計４回の動作で読み出すことが可能である。

以上のように、第１ページのデータを読み出す場合、従来は必ず４回の判断が必要であったのに対して、本実施の形態では、「第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）」という条件では、２回の判断でデータを読み出すことが可能となる。

（実施の形態５）
本発明の実施の形態５も、実施の形態３と同様に、メモリ装置２が８値（３ビット）の多値メモリセルで構成されている。本実施の形態においては、書込み有無情報記憶部４に、第３ページ書込み有無情報Ｆ３と第２ページ書込み有無情報Ｆ２との２つの書込み有無情報を記憶するように構成されている。

〔Ｂ〕第２ページのデータ読み出し
次に、第２ページのデータを読み出す場合には、書込み有無情報記憶部４から第３ページ書込み有無情報Ｆ３と第２ページ書込み有無情報Ｆ２を読み出す。

〔Ｂ−１〕ともに書込み有無情報なし（Ｆ３＝０，Ｆ２＝０）のとき
第３ページ書込み有無情報Ｆ３および第２ページ書込み有無情報Ｆ２がともに書き込み無しを示しているとき（Ｆ３＝０，Ｆ２＝０）、多値メモリセルは消去状態のままなので、第２ページのデータは“１”であると読み出される。

〔Ｂ−２〕書込み有無情報なしとあり（Ｆ３＝０，Ｆ２＝１）のとき
また、第３ページ書込み有無情報Ｆ３が書き込み無しを示し、第２ページ書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ３＝０，Ｆ２＝１）、多値メモリセルは消去状態のままなので、第３ページのデータは“１”となり、メモリセルは状態“ａ”，“ｂ”，“ｃ”または“ｄ”のいずれかである。そのため、状態“ａ”または“ｂ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”または“ｄ”であると読み出される第２ページのデータは“０”となる。

従って、第２ページのデータの読み出しは、メモリセルが、状態“ｂ”以下か、状態“ｃ”以上かの１回の判断で読み出すことができる。

〔Ｂ−３〕書込み有無情報ありとなし（Ｆ３＝１，Ｆ２＝０）のとき
また、第３ページへの書込み有無情報Ｆ３が書き込み有りを示し、第２ページ書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ３＝１，Ｆ２＝０）、第２ページのデータは“１”であると読み出される。

〔Ｂ−４〕ともに書込み有無情報あり（Ｆ３＝１，Ｆ２＝１）のとき
また、第３ページ書込み有無情報Ｆ３が書き込み有りを示し、さらに、第２ページ書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ３＝１，Ｆ２＝１）、メモリセルが状態“ａ”，“ｂ”，“ｇ”または“ｈ”であると読み出される第２ページのデータは“１”となり、状態“ｃ”，“ｄ”，“ｅ”または“ｆ”であると読み出される第２ページのデータは“０”となる。

従って、第２ページのデータの読み出しは、メモリセルが状態“ｂ”以下か、状態“ｃ”以上かの判断と、状態“ｆ”以下か、状態“ｇ”以上かの判断で読み出される。すなわち、第２ページのデータは、合計２回の動作で読み出すことができる。

〔Ｃ〕第１ページのデータ読み出し
次に、第１ページのデータを読み出す場合には、書込み有無情報記憶部４から第３ページ書込み有無情報Ｆ３と第２ページ書込み有無情報Ｆ２を読み出す。

〔Ｃ−１〕ともに書込み有無情報なし（Ｆ３＝０，Ｆ２＝０）のとき
第３ページ書込み有無情報Ｆ３と第２ページ書込み有無情報Ｆ２がともに書き込み無しを示しているとき（Ｆ３＝０，Ｆ２＝０）、メモリセルは消去状態のままなので、第３ページと第２ページのデータは“１”となり、メモリセルは状態“ａ”または“ｂ”のいずれかである。そのため、状態“ａ”であると読み出される第１ページのデータは“１”、状態“ｂ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルが、状態“ａ”か、状態“ｂ”かの１回の判断で読み出すことができる。

〔Ｃ−２〕書込み有無情報なしとあり（Ｆ３＝０，Ｆ２＝１）のとき
また、第３ページへの書込み有無情報Ｆ３が書き込み無しを示し、第２ページ書込み有無情報Ｆ２が書き込み有りを示しているとき（Ｆ３＝０，Ｆ２＝１）、第３ページのデータは“１”となり、メモリセルは状態“ａ”，“ｂ”，“ｃ”，“ｄ”のいずれかである。そのため、状態“ａ”または“ｄ”であると読み出される第１ページのデータは“１”、状態“ｂ”または“ｃ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”かの判断と、
（２）状態“ｃ”か、状態“ｄ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計２回の動作で読み出すことができる。

〔Ｃ−３〕書込み有無情報ありとなし（Ｆ３＝１，Ｆ２＝０）のとき
また、第３ページへの書込み有無情報Ｆ３が書き込み有りを示し、第２ページ書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ３＝１，Ｆ２＝０）、第２ページのデータは“１”となり、メモリセルは状態“ａ”，“ｂ”，“ｇ”または“ｈ”のいずれかである。そのため、状態“ａ”または“ｈ”であると読み出される第１ページのデータは“１”、状態“ｂ”または“ｇ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”かの判断と、
（２）状態“ｇ”か、状態“ｈ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計２回の動作で読み出すことができる。

〔Ｃ−４〕ともに書込み有無情報あり（Ｆ３＝１，Ｆ２＝１）のとき
また、第３ページ書込み有無情報Ｆ３と第２ページ書込み有無情報Ｆ２がともに書き込み有りを示しているとき（Ｆ３＝１，Ｆ２＝１）、メモリセルは状態“ａ”，“ｂ”，”ｃ”，“ｄ”，“ｅ”，“ｆ”，“ｇ”または“ｈ”のいずれかである。そのため、状態“ａ”，“ｄ”，“ｅ”または“ｈ”であると読み出される第１ページのデータは“１”となり、状態“ｂ”，“ｃ”，“ｆ”または“ｇ”であると読み出される第１ページのデータは“０”となる。

従って、第１ページのデータの読み出しは、メモリセルの状態が、
（１）状態“ａ”か、状態“ｂ”以上かの判断と、
（２）状態“ｃ”以下か、状態“ｄ”以上かの判断と、
（３）状態“ｅ”以下か、状態“ｆ”以上かの判断と、
（４）状態“ｇ”以下か、状態“ｈ”かの判断と
で読み出される。すなわち、第１ページのデータは、合計４回の動作で読み出すことができる。

以上でいくつかの実施の形態の説明を行ったが、本発明は次のような形態で実施することも可能である。

（１）図８や図９に示すように、コントローラ３内の書込み有無情報記憶部４またはメモリ装置２内の書込み有無情報記憶部４をランダムアクセス可能なメモリで構成するのでもよい。こうすることにより、書込み有無情報記憶部４内の書込み有無情報を高速に読み出すことが可能となる。

（２）あるいは、コントローラ３内またはメモリ装置２内の書込み有無情報記憶部４をランダムアクセス可能な強誘電体メモリで構成するのでもよい。こうすることにより、書込み有無情報記憶部４内の書込み有無情報を高速に読み出すことが可能となるとともに、書込み有無情報Ｆ２，Ｆ３のバックアップが不必要となり、さらには突然の電源遮断時にも書込み有無情報を保持することが可能となる。

（３）コントローラ３内またはメモリ装置２内の書込み有無情報記憶部４の管理している情報を図２に示す１ページ単位にて管理する点である。こうすることにより、書込み有無情報記憶部４の面積を縮小することが可能となる。

なお、書込み有無情報記憶部４が管理する情報は１ページ単位に限定されるものではなく、１ビット以上または１ページ以上の単位など種々の変形の形態で実施可能なことは勿論である。

本発明にかかる多値メモリセルを有するメモリシステムは、書き込み順で先行するページの書込み有無情報を記憶する書込み有無情報記憶部を有し、高速読み出し可能なメモリシステム等として有用である。

本発明における実施の形態１のメモリシステムの構成図本発明における実施の形態１のメモリ装置の構成図本発明における実施の形態１の４値の多値メモリセルとメモリセルの閾値電圧の関係図本発明における実施の形態１のメモリセルの状態と第１および第２ページの読み出しデータの関係図本発明における実施の形態２のメモリシステムの構成図本発明における実施の形態３〜５のメモリセルの状態と第１ページ、第２ページおよび第３ページの読み出しデータの関係図本発明における実施の形態３〜５のメモリセルの状態とメモリセルの閾値電圧の関係図本発明における変形の実施の形態のメモリシステムの構成図本発明における別の変形の実施の形態のメモリシステムの構成図従来の技術における第２ページリード時のワード線電位と出力データの関係図従来の技術における第１ページリード時のワード線電位と出力データの関係図従来の技術におけるメモリシステムの構成図

符号の説明

１メモリシステム
２メモリ装置
３コントローラ
４書込み有無情報記憶部
Ｆ２第２ページへの書込み有無情報
Ｆ３第３ページへの書込み有無情報

Claims

多値メモリセルアレイを有するメモリ装置と、
前記メモリ装置を制御するコントローラと、
物理的に同一のメモリセルに対して２回目以降の書込みシーケンスが実施されたかどうかを示す書込み有無情報を記憶する書込み有無情報記憶部とを備え、
前記コントローラは、前記書込み有無情報記憶部の前記書込み有無情報に従って前記メモリ装置に対する動作シーケンスを変更するように構成されているメモリシステム。
前記コントローラが前記書込み有無情報に従って変更する前記メモリ装置に対する動作シーケンスは、読み出しシーケンスである請求項１に記載のメモリシステム。
前記書込み有無情報記憶部は、前記コントローラ内に備えられている請求項１または請求項２に記載のメモリシステム。
前記書込み有無情報記憶部は、前記メモリ装置内に備えられている請求項１または請求項２に記載のメモリシステム。
前記書込み有無情報記憶部は、前記書込み有無情報を最小単位ごとで管理する請求項１から請求項４までのいずれかに記載のメモリシステム。
前記書込み有無情報記憶部は、前記書込み有無情報を最小単位以上で管理する請求項１から請求項４までのいずれかに記載のメモリシステム。
前記書込み有無情報記憶部は、ランダムアクセス可能なメモリで構成されている請求項１から請求項６までのいずれかに記載のメモリシステム。
前記書込み有無情報記憶部は、強誘電体メモリで構成されている請求項１から請求項６までのいずれかに記載のメモリシステム。