JP2010140555A - マルチレベルセルのデータ読出し方法 - Google Patents
マルチレベルセルのデータ読出し方法 Download PDFInfo
- Publication number
- JP2010140555A JP2010140555A JP2008315865A JP2008315865A JP2010140555A JP 2010140555 A JP2010140555 A JP 2010140555A JP 2008315865 A JP2008315865 A JP 2008315865A JP 2008315865 A JP2008315865 A JP 2008315865A JP 2010140555 A JP2010140555 A JP 2010140555A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- level
- cell
- voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】第1ないし第4閾値電圧のうち、マルチレベルセルに第2あるいは第3閾値電圧を設定する場合は、セルを選択するアドレスの一部に第1レベルの情報を記憶させ、マルチレベルセルに第1あるいは第4閾値電圧を設定する場合は、前記アドレスの一部に第2レベルの情報を記憶させ、データの読出し時、前記情報のレベルを判定し、第1レベルならば、第2閾値電圧と第3閾値電圧間のレベルに相当する読出し電圧を印加してマルチレベルセルの閾値電圧を判定し、前記レベルが第2レベルならば、第1閾値電圧と第2閾値電圧間のレベルに相当する読出し電圧、および第3閾値電圧と第4閾値電圧間のレベルに相当する読出し電圧を順に印加してマルチレベルセルの閾値電圧を判定する。
【選択図】 図1
Description
Vt2 第2閾値電圧
Vt3 第3閾値電圧
Vt4 第4閾値電圧
L1 データ読出し電圧の第1レベル
L2 データ読出し電圧の第2レベル
L3 データ読出し電圧の第3レベル
Claims (1)
- マルチレベルセルの閾値電圧として第1ないし第4閾値電圧を有し、
マルチレベルセルに第2閾値電圧あるいは第3閾値電圧を設定する場合は、該マルチレベルセルを選択するアドレスの一部に第1レベルの情報を記憶させ、
マルチレベルセルに第1閾値電圧あるいは第4閾値電圧を設定する場合は、前記アドレスの一部に第2レベルの情報を記憶させ、
データの読出し時、前記アドレスの一部に記憶された情報のレベルを判定し、該レベルが第1レベルならば、第2閾値電圧と第3閾値電圧間のレベルに相当する読出し電圧を印加してマルチレベルセルの閾値電圧を判定し、読出しデータを確定し、
前記レベルが第2レベルならば、第1閾値電圧と第2閾値電圧間のレベルに相当する読出し電圧、および第3閾値電圧と第4閾値電圧間のレベルに相当する読出し電圧を順に印加してマルチレベルセルの閾値電圧を判定し、読出しデータを確定する
ことを特徴とするマルチレベルセルのデータ読出し方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315865A JP5408983B2 (ja) | 2008-12-11 | 2008-12-11 | マルチレベルセルのデータ読出し方法 |
KR1020090084029A KR101554726B1 (ko) | 2008-12-11 | 2009-09-07 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US12/654,063 US8184480B2 (en) | 2008-12-11 | 2009-12-09 | Multi-level nonvolatile memory device with reduced number of read voltages based on a cell address and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315865A JP5408983B2 (ja) | 2008-12-11 | 2008-12-11 | マルチレベルセルのデータ読出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140555A true JP2010140555A (ja) | 2010-06-24 |
JP5408983B2 JP5408983B2 (ja) | 2014-02-05 |
Family
ID=42350572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008315865A Active JP5408983B2 (ja) | 2008-12-11 | 2008-12-11 | マルチレベルセルのデータ読出し方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5408983B2 (ja) |
KR (1) | KR101554726B1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092186A (ja) * | 1996-09-12 | 1998-04-10 | Hitachi Ltd | 半導体記憶装置 |
JP2001093288A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2007157234A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メモリシステム |
-
2008
- 2008-12-11 JP JP2008315865A patent/JP5408983B2/ja active Active
-
2009
- 2009-09-07 KR KR1020090084029A patent/KR101554726B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1092186A (ja) * | 1996-09-12 | 1998-04-10 | Hitachi Ltd | 半導体記憶装置 |
JP2001093288A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2007157234A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メモリシステム |
Also Published As
Publication number | Publication date |
---|---|
KR101554726B1 (ko) | 2015-10-06 |
KR20100067600A (ko) | 2010-06-21 |
JP5408983B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7660160B2 (en) | Flash memory device and method of operating the same | |
US7826277B2 (en) | Non-volatile memory device and method of operating the same | |
US7782667B2 (en) | Method of operating a flash memory device | |
KR20210020964A (ko) | 다중 레벨 셀 비휘발성 메모리를 위한 가속된 소프트 리드 | |
JP2007012180A (ja) | 半導体記憶装置 | |
JP2009016021A (ja) | Nand型フラッシュメモリ | |
JP2006294217A (ja) | ビットスキャン方式を使用するnorフラッシュメモリ装置及びそれのプログラム方法 | |
JP2012018744A (ja) | 半導体メモリ素子の動作方法 | |
JP2008108297A (ja) | 不揮発性半導体記憶装置 | |
JP2008065939A (ja) | 不揮発性半導体格納装置 | |
JP4259922B2 (ja) | 半導体記憶装置 | |
JP4270898B2 (ja) | 不揮発性半導体記憶装置 | |
US20090285020A1 (en) | Method of programming a multi level cell in a non-volatile memory device | |
JP2009158082A (ja) | メモリへのデータ書き込み方法及びデータ読み取り方法 | |
JP2007004868A (ja) | 半導体記憶装置および半導体記憶装置制御方法 | |
JP2007157234A (ja) | メモリシステム | |
JP2007035179A (ja) | 不揮発性半導体記憶装置 | |
KR100948468B1 (ko) | 불휘발성 메모리 장치의 플래그 상태 결정 방법. | |
JP2009134799A (ja) | メモリシステム | |
JP2006294142A (ja) | 不揮発性半導体記憶装置 | |
JP2009259326A (ja) | 半導体記憶装置 | |
JP5408983B2 (ja) | マルチレベルセルのデータ読出し方法 | |
US9208847B2 (en) | Memory devices with improved refreshing operations | |
JP2011204303A (ja) | 半導体記憶装置 | |
KR20100022229A (ko) | 불휘발성 메모리 소자 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5408983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |