JP2011510428A - メモリプログラミング装置および方法 - Google Patents
メモリプログラミング装置および方法 Download PDFInfo
- Publication number
- JP2011510428A JP2011510428A JP2010543040A JP2010543040A JP2011510428A JP 2011510428 A JP2011510428 A JP 2011510428A JP 2010543040 A JP2010543040 A JP 2010543040A JP 2010543040 A JP2010543040 A JP 2010543040A JP 2011510428 A JP2011510428 A JP 2011510428A
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- programming
- data
- unit
- index information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
Description
120 インデックス格納部
130 第1計数部
140 プログラミング部
Claims (19)
- データページを格納するデータ格納部と、
前記データページから1つ以上の基準閾値電圧の状態を有するセルの数を計数してインデックス情報を生成する第1計数部と、
前記生成されたインデックス情報を格納するインデックス格納部と、
前記データ格納部に前記データページを格納し、前記インデックス格納部に前記生成されたインデックス情報を格納するプログラミング部と、を含み、
前記第1計数部は、前記生成されたインデックス情報を前記プログラミング部に伝達することを特徴とするメモリプログラミング装置。 - 前記データ格納部に格納された前記データページを読み出す検出部と、
前記読み出したデータページから前記1つ以上の基準閾値電圧の状態それぞれの個数を計数して検証情報を生成する第2計数部と、
前記生成された検証情報および前記インデックス格納部に格納された前記インデックス情報に基づいて、前記読み出したデータページのエラーの有無を判定するエラー判定部と、
をさらに含むことを特徴とする請求項1に記載のメモリプログラミング装置。 - 前記データ格納部に格納されたデータページを読み出す検出部と、
前記読み出したデータページから前記1つ以上の基準閾値電圧の状態それぞれの個数を計数して検証情報を生成する第2計数部と、
前記生成された検証情報および前記インデックス格納部に格納された前記インデックス情報に基づいて、前記データ格納部に形成された散布状態の変化をモニタリングする閾値電圧モニタリング部と、
をさらに含むことを特徴とする請求項1に記載のメモリプログラミング装置。 - 前記プログラミング部は、前記データ格納部に前記データページを格納する間に前記インデックス格納部に前記生成されたインデックス情報を格納することを特徴とする請求項1に記載のメモリプログラミング装置。
- 前記データ格納部および前記インデックス格納部は、マルチビットデータが格納される少なくとも1つのマルチビットセルを含むことを特徴とする請求項1に記載のメモリプログラミング装置。
- 前記プログラミング部は、前記データ格納部に複数の前記データページを第1密度で格納し、前記インデックス格納部に前記生成されたインデックス情報を第2密度で格納し、前記第1密度は前記第2密度よりも大きいことを特徴とする請求項5に記載のメモリプログラミング装置。
- 前記プログラミング部は、複数のページプログラミング動作を行って複数の前記データページを前記データ格納部に格納し、前記複数のページプログラミング動作の中に最後のページプログラミング動作が行われる間に前記生成されたインデックス情報を前記インデックス格納部に格納することを特徴とする請求項5に記載のメモリプログラミング装置。
- 前記プログラミング部は、複数のページプログラミング動作を行って複数の前記データページを前記データ格納部に格納し、前記複数のページプログラミング動作のそれぞれが行われる間に前記生成されたインデックス情報を前記インデックス格納部に順次に格納することを特徴とする請求項5に記載のメモリプログラミング装置。
- 前記プログラミング部は、前記データ格納部には第1検証電圧集合を用いて前記データページを格納し、前記インデックス格納部には第2検証電圧集合を用いて前記インデックス情報を格納することを特徴とする請求項5に記載のメモリプログラミング装置。
- 前記プログラミング部は、前記データ格納部および前記インデックス格納部を消去するように構成され、
前記プログラミング部は、前記データ格納部および前記インデックス格納部が消去される前に、前記データ格納部および前記インデックス格納部の中でプログラムされないセルをフリープログラミングすることを特徴とする請求項1に記載のメモリプログラミング装置。 - 前記プログラミング部は、複数の閾値電圧の状態の中で前記1つ以上の基準閾値電圧の状態を選択するように構成されることを特徴とする請求項1に記載のメモリプログラミング装置。
- 前記インデックス情報は、前記1つ以上の基準閾値電圧の状態それぞれに対応して生成され、前記生成されたインデックス情報それぞれは対応する基準閾値電圧の状態以上の閾値電圧を有する閾値電圧の状態の数をすべて合算することによって生成されることを特徴とする請求項1に記載のメモリプログラミング装置。
- 前記インデックス格納部は、前記データ格納部が接続されたワード線に接続され、
前記プログラミング部は、前記ワード線に複数の第1電圧レベルを印加して前記データ格納部に前記データページをマルチビットプログラミングし、前記ワード線に第2電圧レベルを印加して前記インデックス格納部に前記生成されたインデックス情報をシングルビットプログラミングし、
前記第2電圧レベルは、前記第1電圧レベルの中で前記マルチビットプログラミングの最初ページプログラミング動作に対応するように選択されることを特徴とする請求項3に記載のメモリプログラミング装置。 - データページから1つ以上の基準閾値電圧の状態それぞれの個数を計数してインデックス情報を生成するステップと、
前記データページを格納するステップと、
前記生成されたインデックス情報を格納するステップと、
を含むことを特徴とするメモリプログラミング方法。 - 前記格納されたデータページを読み出すステップと、
前記読み出したデータページから前記1つ以上の基準閾値電圧の状態それぞれの個数を計数して検証情報を生成するステップと、
前記生成された検証情報および前記格納された前記インデックス情報に基づいて、前記読み出したデータページのエラーの有無を判定するステップと、
をさらに含むことを特徴とする請求項14に記載のメモリプログラミング方法。 - 前記格納されたデータページを読み出すステップと、
前記読み出したデータページから前記1つ以上の基準閾値電圧の状態それぞれの個数を計数して検証情報を生成するステップと、
前記生成された検証情報および前記格納された前記インデックス情報に基づいて、前記読み出したデータページを格納するセルの閾値電圧の散布変化をモニタリングするステップと、
をさらに含むことを特徴とする請求項14に記載のメモリプログラミング方法。 - 前記生成されたインデックス情報を格納するステップは、前記データページを格納する間に行われることを特徴とする請求項14に記載のメモリプログラミング方法。
- 前記生成されたインデックス情報を格納するステップおよび前記データページを格納するステップは、マルチビットデータを格納することを含むことを特徴とする請求項14に記載のメモリプログラミング方法。
- 請求項14の方法を実行するためのプログラムが符号化されて記録されていることを特徴とするコンピュータで読み出し可能な記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080006501A KR101368694B1 (ko) | 2008-01-22 | 2008-01-22 | 메모리 프로그래밍 장치 및 방법 |
KR10-2008-0006501 | 2008-01-22 | ||
PCT/KR2008/004530 WO2009093786A1 (en) | 2008-01-22 | 2008-08-04 | Apparatus and method of memory programming |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011510428A true JP2011510428A (ja) | 2011-03-31 |
JP2011510428A5 JP2011510428A5 (ja) | 2013-06-27 |
JP5351176B2 JP5351176B2 (ja) | 2013-11-27 |
Family
ID=40876387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010543040A Active JP5351176B2 (ja) | 2008-01-22 | 2008-08-04 | メモリプログラミング装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7738293B2 (ja) |
JP (1) | JP5351176B2 (ja) |
KR (1) | KR101368694B1 (ja) |
WO (1) | WO2009093786A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012048791A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 多値不揮発性半導体メモリシステム |
US9190159B2 (en) | 2013-03-15 | 2015-11-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9607703B2 (en) | 2014-09-08 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767459B1 (en) * | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
KR101200125B1 (ko) * | 2010-12-20 | 2012-11-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR101320686B1 (ko) * | 2011-11-17 | 2013-10-18 | 한국과학기술원 | 메모리의 오류 정정 장치 및 방법 |
KR20140072637A (ko) * | 2012-12-05 | 2014-06-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법 |
JP6262063B2 (ja) | 2014-03-18 | 2018-01-17 | 東芝メモリ株式会社 | 不揮発性メモリおよび書き込み方法 |
KR102128406B1 (ko) | 2014-09-26 | 2020-07-10 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
US9224492B1 (en) * | 2015-02-17 | 2015-12-29 | Phison Electronics Corp. | Memory management method, memory storage device and memory controlling circuit unit |
KR102298607B1 (ko) * | 2015-02-17 | 2021-09-06 | 삼성전자주식회사 | 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법 |
US9679652B2 (en) * | 2015-05-04 | 2017-06-13 | Phison Electronics Corp. | Threshold based multi-level cell programming for reliability improvement |
CN105700960B (zh) * | 2016-01-13 | 2018-01-19 | 广东欧珀移动通信有限公司 | 一种网络定位进程的启停方法、装置及移动终端 |
KR20180131023A (ko) * | 2017-05-31 | 2018-12-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 시스템 및 그것의 동작 방법 |
US11568938B2 (en) * | 2020-11-03 | 2023-01-31 | Western Digital Technologies, Inc. | QLC data programming |
US11861195B2 (en) | 2021-03-15 | 2024-01-02 | Western Digital Technologies, Inc. | TLC data programming with hybrid parity |
Citations (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311823A (ja) * | 1996-01-31 | 1997-12-02 | Sgs Thomson Microelettronica Spa | 記憶回路、記憶回路から情報を読み出す方法および記憶回路に情報を書き込む方法 |
JP2000137999A (ja) * | 1998-10-29 | 2000-05-16 | St Microelectron Srl | 多値記憶装置内のメモリセルをテストするための方法および回路 |
JP2000222890A (ja) * | 1999-01-28 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 多ビット同時書込方式と半導体記憶装置 |
JP2003536188A (ja) * | 2000-06-19 | 2003-12-02 | エスティマイクロエレクトロニクス エスエー | 使用検出回路 |
JP2004014043A (ja) * | 2002-06-07 | 2004-01-15 | Toshiba Corp | 不揮発性半導体メモリ |
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2005100527A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
JP2005527062A (ja) * | 2002-05-20 | 2005-09-08 | サンディスク コーポレイション | 格納されたデータの品質についての情報を用いることによる誤り訂正符号の効率向上およびマルチレベルメモリシステムの操作 |
JP2006134482A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 不揮発性メモリシステム |
JP2006164408A (ja) * | 2004-12-08 | 2006-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去方法。 |
JP2006277785A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006294126A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Corp | 半導体記憶装置 |
JP2006318621A (ja) * | 2005-04-12 | 2006-11-24 | Sharp Corp | 半導体記憶装置及び電子機器 |
JP2007042222A (ja) * | 2005-08-04 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
JP2007048410A (ja) * | 2005-08-12 | 2007-02-22 | Toshiba Corp | 半導体記憶装置 |
JP2007510253A (ja) * | 2003-10-29 | 2007-04-19 | サイファン・セミコンダクターズ・リミテッド | 不揮発性メモリアレイの読み取り誤り検出のための方法、回路、及びシステム |
JP2007157234A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メモリシステム |
JP2007188593A (ja) * | 2006-01-13 | 2007-07-26 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2007193911A (ja) * | 2006-01-20 | 2007-08-02 | Toshiba Corp | 半導体記憶装置 |
US20080002464A1 (en) * | 2004-12-09 | 2008-01-03 | Eduardo Maayan | Non-volatile memory device and method for reading cells |
JP2008010046A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009516318A (ja) * | 2005-11-10 | 2009-04-16 | サンディスク コーポレイション | タイミング情報による逆結合効果 |
JP2009104729A (ja) * | 2007-10-24 | 2009-05-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052321A (en) | 1997-04-16 | 2000-04-18 | Micron Technology, Inc. | Circuit and method for performing test on memory array cells using external sense amplifier reference current |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
JP2000020409A (ja) | 1998-07-07 | 2000-01-21 | Seiko Epson Corp | 半導体記憶装置 |
US6407944B1 (en) | 1998-12-29 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices |
US6111787A (en) * | 1999-10-19 | 2000-08-29 | Advanced Micro Devices, Inc. | Address transistion detect timing architecture for a simultaneous operation flash memory device |
US6876559B1 (en) | 2002-02-01 | 2005-04-05 | Netlogic Microsystems, Inc. | Block-writable content addressable memory device |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
KR100546348B1 (ko) | 2003-07-23 | 2006-01-26 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그 데이터 저장 방법 |
KR100632947B1 (ko) | 2004-07-20 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
-
2008
- 2008-01-22 KR KR1020080006501A patent/KR101368694B1/ko active IP Right Grant
- 2008-06-26 US US12/213,944 patent/US7738293B2/en active Active
- 2008-08-04 WO PCT/KR2008/004530 patent/WO2009093786A1/en active Application Filing
- 2008-08-04 JP JP2010543040A patent/JP5351176B2/ja active Active
-
2010
- 2010-06-14 US US12/801,532 patent/US8279668B2/en active Active
Patent Citations (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311823A (ja) * | 1996-01-31 | 1997-12-02 | Sgs Thomson Microelettronica Spa | 記憶回路、記憶回路から情報を読み出す方法および記憶回路に情報を書き込む方法 |
JP2000137999A (ja) * | 1998-10-29 | 2000-05-16 | St Microelectron Srl | 多値記憶装置内のメモリセルをテストするための方法および回路 |
JP2000222890A (ja) * | 1999-01-28 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 多ビット同時書込方式と半導体記憶装置 |
JP2003536188A (ja) * | 2000-06-19 | 2003-12-02 | エスティマイクロエレクトロニクス エスエー | 使用検出回路 |
JP2005527062A (ja) * | 2002-05-20 | 2005-09-08 | サンディスク コーポレイション | 格納されたデータの品質についての情報を用いることによる誤り訂正符号の効率向上およびマルチレベルメモリシステムの操作 |
JP2004014043A (ja) * | 2002-06-07 | 2004-01-15 | Toshiba Corp | 不揮発性半導体メモリ |
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2005100527A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
JP2007510253A (ja) * | 2003-10-29 | 2007-04-19 | サイファン・セミコンダクターズ・リミテッド | 不揮発性メモリアレイの読み取り誤り検出のための方法、回路、及びシステム |
JP2006134482A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 不揮発性メモリシステム |
JP2006164408A (ja) * | 2004-12-08 | 2006-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータ消去方法。 |
US20080002464A1 (en) * | 2004-12-09 | 2008-01-03 | Eduardo Maayan | Non-volatile memory device and method for reading cells |
JP2006277785A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006294126A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Corp | 半導体記憶装置 |
JP2006318621A (ja) * | 2005-04-12 | 2006-11-24 | Sharp Corp | 半導体記憶装置及び電子機器 |
JP2007042222A (ja) * | 2005-08-04 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
JP2007048410A (ja) * | 2005-08-12 | 2007-02-22 | Toshiba Corp | 半導体記憶装置 |
JP2009516318A (ja) * | 2005-11-10 | 2009-04-16 | サンディスク コーポレイション | タイミング情報による逆結合効果 |
JP2007157234A (ja) * | 2005-12-05 | 2007-06-21 | Matsushita Electric Ind Co Ltd | メモリシステム |
JP2007188593A (ja) * | 2006-01-13 | 2007-07-26 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2007193911A (ja) * | 2006-01-20 | 2007-08-02 | Toshiba Corp | 半導体記憶装置 |
JP2008010046A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009020996A (ja) * | 2007-07-10 | 2009-01-29 | Saifun Semiconductors Ltd | 不揮発性メモリ装置及び読み取りのための方法 |
JP2009104729A (ja) * | 2007-10-24 | 2009-05-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012048791A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 多値不揮発性半導体メモリシステム |
US8605500B2 (en) | 2010-08-27 | 2013-12-10 | Kabushiki Kaisha Toshiba | Multilevel nonvolatile semiconductor memory system |
US9190159B2 (en) | 2013-03-15 | 2015-11-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9607703B2 (en) | 2014-09-08 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system |
Also Published As
Publication number | Publication date |
---|---|
KR101368694B1 (ko) | 2014-03-03 |
KR20090080634A (ko) | 2009-07-27 |
WO2009093786A1 (en) | 2009-07-30 |
JP5351176B2 (ja) | 2013-11-27 |
US20100254189A1 (en) | 2010-10-07 |
US20090185417A1 (en) | 2009-07-23 |
US7738293B2 (en) | 2010-06-15 |
US8279668B2 (en) | 2012-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5351176B2 (ja) | メモリプログラミング装置および方法 | |
US7903459B2 (en) | Memory devices and methods for determining data of bit layers based on detected error bits | |
KR101413137B1 (ko) | 메모리 장치 및 메모리 프로그래밍 방법 | |
US8305818B2 (en) | Memory device and method for estimating characteristics of multi-bit programming | |
JP5921870B2 (ja) | 不揮発性メモリ装置のプログラム方法 | |
KR102025193B1 (ko) | 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템 | |
KR101618311B1 (ko) | 플래시 메모리 장치 및 그것의 읽기 방법 | |
JP5773367B2 (ja) | メモリ装置およびメモリプログラミング方法 | |
JP5090538B2 (ja) | メモリ装置およびメモリデータ読み出し方法 | |
KR101716716B1 (ko) | 플래그 셀들을 갖는 플래시 메모리 장치 및 그것의 프로그램 동작 방법 | |
KR20100013844A (ko) | 메모리 장치 및 메모리 데이터 판정 방법 | |
US20100027335A1 (en) | Memory device and wear leveling method | |
KR20140091839A (ko) | 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법 | |
JP2012038410A (ja) | フラッシュメモリ装置及びフラッシュメモリ装置の読み取り方法 | |
TWI646552B (zh) | 半導體裝置及其操作方法 | |
US8995213B2 (en) | Nonvolatile memory device and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5351176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |