JP2009020996A - 不揮発性メモリ装置及び読み取りのための方法 - Google Patents

不揮発性メモリ装置及び読み取りのための方法 Download PDF

Info

Publication number
JP2009020996A
JP2009020996A JP2008178796A JP2008178796A JP2009020996A JP 2009020996 A JP2009020996 A JP 2009020996A JP 2008178796 A JP2008178796 A JP 2008178796A JP 2008178796 A JP2008178796 A JP 2008178796A JP 2009020996 A JP2009020996 A JP 2009020996A
Authority
JP
Japan
Prior art keywords
cells
reference level
read
level
history
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008178796A
Other languages
English (en)
Inventor
Eduardo Maayan
エドゥアルド・マアヤン
Guy Cohen
ガイ・コーエン
Boaz Eitan
ボアズ・エイタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Israel Ltd
Original Assignee
Spansion Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Israel Ltd filed Critical Spansion Israel Ltd
Publication of JP2009020996A publication Critical patent/JP2009020996A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】基準電圧を確定するための方法、回路及びシステムを提供する。
【解決手段】不揮発性装置、及び装置を作動させる方法が開示されており、同方法は、異なるグループのメモリセルの閾値電圧分布の関数として、メモリセルのグループを読み取るための読み取り基準レベルを変更する段階を含んでいる。変更する段階は、不揮発性メモリセルアレイのメモリセルのグループに関係付けられた履歴セルの履歴読み取り基準レベルを確定する段階と、感知された論理状態分布を記憶されている論理状態分布と比較する段階と、を含んでいる。
【選択図】図５

Description

本発明は、概括的には、不揮発性メモリ（「ＮＶＭ」）セルに関する。より厳密には、本出願は、ＮＶＭセルを読み取る方法及びそれらの方法を利用するＮＶＭ装置に関する。
単一及び二重電荷保存領域ＮＶＭメモリセルは、当該技術では既知のものである。１つのその様なメモリセルは、図１に示すＮＲＯＭ（窒化物読み取り専用メモリ）セル１０であり、本図を参照すると、このＮＲＯＭは、導電層１８とチャネル２０の間に挟みこまれている窒化物ベースの層１６に２つのビット１２、１４を備えている。ＮＲＯＭセルは、多数の特許に、例えば、本発明の共有譲受人に譲渡されている米国特許第６，６４９，９７２号に記載されており、同開示をここに参考文献として援用する。
ビット１２と１４は、個別にアクセス可能であるため、別々にプログラムされ（従来的には「０」と記される）、消去され（従来的には「１」と記される）、又は読み取られる。ビット（１２又は１４）の読み取りは、特定のビットを読み取る時に見られるように、閾値電圧Ｖｔが、読み取り基準電圧レベルＲＤを上回っている（プログラムされている）か、又は下回っている（消去されている）か、を判定することを伴っている。
次に参照する図２Ａは、閾値電圧Ｖｔの関数として、（通常は、メモリアレイへと形成される膨大な数のＮＲＯＭセルを有する）メモリチップのプログラムされた又は消去された状態の分布を示している。消去されたビットは、その閾値電圧が消去閾値電圧ＥＶ以下に下がっているビットである。従って、消去分布３０は、通常、その最も右側の点が、消去閾値電圧ＥＶの近傍（及び、望ましくは消去閾値電圧又はそれ以下）にある。同様に、プログラムされたビットは、その閾値電圧が、プログラム閾値電圧ＰＶ以上に上がっているビットである。従って、プログラム分布３２は、通常、その最も左側の点が、プログラム閾値電圧の近傍（及び、望ましくはプログラム閾値電圧又はそれ以上）にある。
２つの閾値電圧ＰＶとＥＶの間の差は、オペレーションの窓Ｗ０である。読み取り基準電圧レベルＲＤは、通常、窓Ｗ０の中に置かれており、例えば、読み取り基準セルから生成することができる。読み取り基準セルは、本発明の共有譲受人に譲渡されている米国特許第６，４９０，２０４号に記載されているように、普通は、但し必ずしもというわけではないが、非固有状態にあり、同特許の開示内容をここに参考文献として援用する。その様な場合、読み取り基準セルの閾値電圧は、図２ＡのＲＤレベルにある。
次に、読み取り中のビットからの信号は、比較回路（例えば差分感知増幅器）を用いて、読み取り基準レベルによって生成される信号と比較され、その結果によって、アレイセルは、プログラムされた状態か又は消去された状態かが決まる。或いは、基準セルを使用する代わりに、独立して生成された電圧又は電流を、読み取り基準信号とすることもできる。読み取り基準信号を生成するこの他の方法も、当技術では既知である。
感知計画回路は、完全でなくてもよく、その特性は、作動及び環境条件の違いによって変化することもあるので、マージンＭ０、Ｍ１は、通常、それぞれ「０」及び「１」を正しく読み取るために必要とされている。プログラム及び消去分布が、これらのマージンを超えている限り、信頼性のある読み取りが実現される。しかしながら、適切なマージンを維持し、且つメモリセルを読み取るという課題は、多層セル（ＭＬＣ）を取り扱う時には、より複雑化したものになってしまう。
ＭＬＣでは、２つ又はそれ以上のプログラミングレベルが、図２Ｂに表すように、同じセル上に共存する場合がある。ＭＬＣセルが、多数の論理的状態の何処にセルが在るかを判定するために、読み取られる場合には、少なくとも２つの読み取り基準セルが使用されねばならない。読み取りオペレーション中に、ＭＬＣセルの閾値は、読み取り基準セルによって画定される２つ又はそれ以上の閾値電圧によって境界を定められる３つ又はそれ以上の領域の中の１つの中にあることが判定されなければならない。図２Ｂに示すように、ＭＬＣ内の所与の状態を画定する電圧閾値境界は、バイナリＮＶＭセル用の境界より、普通は相当小さい。今見ている図２Ｂは、ＭＬＣの４つの異なる閾値電圧領域を示しており、各領域は、ＭＬＣのプログラムされた状態のどれか１つ、又はＭＬＣの消去された状態のと関係付けられている。ＭＬＣでは、電位閾値電圧のどちらかというと固定された領域（例えば、３ボルトから９ボルト）は、幾つかのサブ範囲又はサブ領域に分割する必要があるので、ＭＬＣにおける各サブ範囲又はサブ領域は、普通はバイナリＮＶＭセルの領域より小さく、バイナリセルは、図２Ａに示すように、２つの電圧閾値領域を必要とするだけである。
ＮＶＭセルの電圧閾値は、一定に留まっていることは殆どない。閾値電圧ドリフトは、メモリセルの閾値電圧に大きな変動を生じる結果になる現象である。これらの変動は、セルの電荷保存領域からの電荷漏洩や温度変化によって生じ、また隣接するＮＶＭセルのオペレーションによる干渉によって発生することもある。次に参照する図２Ｃは、時間の関数として、１０サイクル及び１０００サイクルに対するドリフトに起因する、代表的なＭＬＣの２つのプログラム状態に関係付けられた閾値電圧（Ｖｔ）の変化を表すグラフを示している。グラフで分かるように、ドリフトは、非常に多数のセルに亘って生じており、それらのセルに亘る相関パターンで生じている。ドリフトの大きさ及び方向は、ＮＶＭがプログラム及び消去サイクルを通過した回数と、ＭＬＣのプログラミングのレベルによって決まることも知られている。更に、セルの（Ｖｔ）の偏差は、上方向又は下方向の何れかであることも知られている。
メモリセルの閾値電圧の変動は、状態についての誤った読み取りを引き起こし、更にはメモリアレイ内のデータの破壊を引き起こすこともある。電圧ドリフトは、各プログラムされた状態と関係付けられたＶｔ領域又はサブ範囲が代表的なバイナリセル用のものより比較的小さいＭＬＣセルにおいて特に問題である。
ＮＶＭアレイのセルの閾値電圧におけるドリフトに起因するデータ損失及びデータ破壊を削減するために、ＮＶＭアレイ内のセルの閾値電圧ドリフトは、補正されなければならない。所与のＮＶＭアレイでは、基準閾値電圧が、読み取られるＮＶＭセルによって経験された実際の電圧ドリフトに関係する或る値だけ、画定された検証閾値レベルからオフセットしている、１つ又は一組の基準セルを提供することが望まれている。本出願の共有譲受人に譲渡され、参考文献としてここに援用されている米国特許第６，９９２，９３２号は、上記課題に対するある種の解決策を教示している。しかしながら、一組の、ＮＶＭアレイのセルの閾値電圧の変動を許容する基準電圧レベルと、決められた基準電圧を備えている確立されたの基準セルと、を確定するより効率的且つ信頼性の高い方法に対し、広く理解されている継続的な必要性が存在する。
米国特許第６，６４９，９７２号 米国特許第６，４９０，２０４号 米国特許第６，９９２，９３２号 弁理士事件番号、第Ｐ−９０１４号
本発明は、基準電圧を確定するための方法、回路及びシステムである。本発明の或る実施形態は、ＮＶＭブロック又はアレイ内のセルを作動させる（例えば、読み取る）のに使用される一組の作動基準セルを確立するためのシステム、方法、及び回路に関する。本発明の一部として、少なくともＮＶＭブロック又はアレイのセルのサブセットは、２つ又はそれ以上の組の試験基準セル又は構造に関係付けられた１つ又はそれ以上の基準電圧を使用して読み取られ、その際、試験基準セル又は構造の各組は、それぞれ他方の組の試験基準セル又は構造から少なくとも僅かにオフセットしている基準電圧を生成するか、又は他の方法で提供する。少なくともＮＶＭブロックのサブセットを読み取るために使用される試験基準セル／構造の各組毎に、読み取りエラー率が、計算され、又は他の方法で求められる。相対的に低い読み取りエラー率と関係付けられた１つ又は一組の試験基準セル／構造は、ＮＶＭブロック又はアレイ内の、セルのサブセットの外側の、他のセルを作動させる（例えば、読み取る）のに使用される一組の作動基準セルとして選択される。別の実施形態では、選択された試験基準セルの組は、選択された試験セットの基準電圧と実質的に等しい基準電圧を有する基準セル／構造の作動する組を選択又は確立するために使用される。
本発明の或る実施形態によれば、ＮＶＭアレイ内の一組のセルのプログラミング前又はプログラミングの間に、一組のセルに関係付けられた１つ又はそれ以上の論理及びプログラム状態のそれぞれにプログラムされることになるセルの数が計数され、論理状態分布は、例えば検査合計表に記憶される。本発明の或る実施形態の一部として、各論理又はプログラム状態に、その状態まで、及び／又はその状態以下にプログラムされることになるセルの数が、計数され、及び／又は、一組のＮＶＭセルと同じアレイ上、又はＮＶＭアレイと同じチップ上のメモリの中、の何れかにおいて表に記憶される。本発明の或る実施形態によれば、アレイのブロック又はセクタ、又はアレイ全体と関係付けられた履歴セルだけの論理状態分布が計数され、記憶される。
一組のプログラムされたセルを読み取る際に、本発明の或る実施形態によれば、所与の論理又はプログラム状態にあると分かったセルの数は、プログラミングの間に記憶される対応する値（例えば、所与の状態にプログラムされたセルの数）か、又はプログラミングの間に記憶された値から導き出された値（例えば、所与の状態に又はそれ以上にプログラムされたセルの数から、隣接するより高い論理状態に又はそれ以上にプログラムされたセルの数を引いた値）の何れかに対して比較される。所与の状態で読み取られたセルの数と、プログラミングの間に求められ／計数され／記憶された値を基に予測された数との間に不一致が生じた場合には、所与のプログラム状態に関係付けられた読み取り検証基準閾値は、検出されたエラーを補正するため上方又は下方に調整される。本発明の或る実施形態によれば、隣接する論理状態の読み取り検証レベルも、所与の状態での検出された読み取りエラーを補正するため、同様に上方又は下方に動かされる。
例えば、本発明の或る実施形態によれば、所与のプログラム状態で見つけられた（例えば、読み取られた）セルの数が、予測値を下回っている場合、所与の状態に関係付けられた読み取り検証基準電圧が下げられるか、或いは、所与の状態を上回っている読み取られたセルの数が予想値を超えている場合は、所与の状態に隣接するより高い論理状態に関係付けられた読み取り検証基準が上げられる、の何れかが行われる。逆に、所与のプログラム状態で見つけられた（例えば、読み取られた）セルの数が、予測値を上回っている場合、所与の状態に関係付けられた読み取り検証基準電圧が上げられるか、或いは、所与の状態を上回っている読み取られたセルの数が予想値より小さい場合は、所与の状態に隣接するより高い論理状態に関係付けられた読み取り検証基準が下げられる、の何れかが行われる。而して、一組のセルに対する読み取り検証基準電圧は、その組に関係付けられたそれぞれの状態で見つけられた／読み取られたセルの数が、その組のセルのプログラミングの間に計数され検査合計表に記憶されていた値から読み取られた数、又は導き出された数、の何れかの数と実質的に等しくなるように、選択される。
本発明の或る実施形態によれば、検査合計表は、ＮＶＭセルの組と同じチップ上に在り、更に本発明の別の実施形態によれば、制御器は、先に述べたエラー検出及び読み取り検証基準値の調節を行うように改造されている。検査合計表は、ＮＶＭセルの組と同じＮＶＭアレイ内に、又は、ＮＶＭアレイと同じチップ上に在る他のメモリセル上に、例えばプログラミング及び／又は読み取り時に制御器によって使用されるレジスタ又はバッファ内に、の何れかに記憶される。本発明の別の実施形態によれば、特殊化されたエラーコード及び検出回路は、作動される同じチップ及びＮＶＭアレイ上の制御器に含まれている。
上記段階の一部として選択された読み取り基準レベルは、１つ又はそれ以上の履歴セルの使用の様な他の方法と組み合わせて実行される。本発明の或る実施形態によれば、ＮＶＭ装置の制御論理は、感知された対記憶されている論理状態の分布を、１つ又はそれ以上の履歴セルから導き出された初期の１つ又は一組の基準レベル（即ち、試験基準レベル／セル／構造）を使用して、以下に説明するように、比較する。
本発明と見なされる主題は、本明細書の結論の部分において厳密に指摘され、明確に請求されている。しかしながら、本発明は、構成及びオペレーションの方法の両方に関して、その目的、特徴、及び利点と共に、以下の詳細な説明を添付図面と併せて読みながら参照することにより明白となるであろう。
説明図を単純化し明瞭にするため、図に示す各要素は、縮尺が合っているわけではないものと理解されたい。例えば、幾つかの要素の寸法は、明瞭にするため他の要素と比較して強調されている場合がある。更に、適切と考えられる場合、参照番号は、対応するか又は類似の要素を示すため、各図に亘って繰り返し使用している場合もある。
以下の詳細な説明では、本発明をしっかりと理解して頂くために、多数の具体的な詳細事項を説明していく。しかしながら、当業者には理解頂けるように、本発明は、これらの具体的な詳細事項無しに実行することもできる。他の事例においては、本発明を曖昧にしないために、周知の方法、手順及び構成部品ついては、詳細に説明していない。
特に明記しない限り、以下の論議から明らかなように、明細書の論議を通して、「処理する」「導き出す」「算出する」「計算する」「確定する」等の様な用語の使用は、コンピュータ又はコンピュータシステム、又は同様の電子計算装置又は論理回路（例えば、制御器）の動作及び／又は処理を指すものであり、それらの機器は、計算システムのレジスタ及び／又はメモリ内の、電子的量の様な物理量として表されるデータを、計算システムのメモリ、レジスタ、又は他の情報記憶、伝送、又は表示装置内の物理量として同様に表される他のデータに、操作及び／又は変換する。
本発明の実施形態は、オペレーションを実行するための装置を含んでいる。この装置は、所望する目的のために特別に構成されていてもよいし、コンピュータに記憶されているコンピュータプログラムによって選択的に起動され、再構成される汎用コンピュータを備えていてもよい。その様なコンピュータプログラムは、限定するわけではないが、フロッピィディスク、光ディスク、ＣＤ−ＲＯＭ、磁気光ディスク、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、電気的にプログラム可能な読み取り専用メモリ（ＥＰＲＯＭ）、電気的に消去及びプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）、磁気又は光カード、又は電子的命令を記憶するのに適し、コンピュータシステムバスに連結可能な、あらゆる他の型式の媒体を含め、あらゆる型式のディスクの様な、コンピュータ読み取り可能記憶媒体に記憶することができる。
ここに提示されるプロセス及び表示は、どの様な特定のコンピュータ又は他の装置にも生来的に関係するものではない。様々な汎用システムは、ここでの教示に従うプログラムを用いて使用することができ、又は所望の方法を実行するために更に特殊化された装置を構築するのに便利なことが判明するであろう。様々なそれらのシステムのための所望される構造は、以下の説明から明らかになるであろう。加えて、本発明の実施形態は、如何なる特定のプログラム言語にも関連付けること無く説明されている。様々なプログラミング言語が、ここで説明する本発明の教示を実施するために使用できるものと理解されたい。
出願人は、オペレーションの窓は、セルが何度も消去及びプログラミングサイクルを通過する際に時間の経過と共に変化することを理解している。オペレーションの窓は、縮小及び／又はドリフトすることがあり、それらは共に読み取りオペレーションの精度に悪影響を及ぼす場合がある。
本発明は、基準電圧を確定するための方法、回路及びシステムである。本発明の或る実施形態は、ＮＶＭブロック又はアレイ内のセルを作動させる（例えば、読み取る）のに使用される一組の作動基準セルを確立するためのシステム、方法、及び回路に関する。本発明の一部として、少なくともＮＶＭブロック又はアレイのセルのサブセットは、２つ又はそれ以上の組の試験基準セル又は構造に関係付けられた１つ又はそれ以上の基準電圧を使用して読み取られ、その際、試験基準セル又は構造の各組は、それぞれ他方の組の試験基準セル又は構造から少なくとも僅かにオフセットしている基準電圧を生成するか、又は他の方法で提供する。少なくともＮＶＭブロックのサブセットを読み取るために使用される試験基準セル／構造の各組毎に、読み取りエラー率が、計算され、又は他の方法で求められる。相対的に低い読み取りエラー率と関係付けられた１つ又は一組の試験基準セル／構造は、ＮＶＭブロック又はアレイ内の、セルのサブセットの外側の、他のセルを作動させる（例えば、読み取る）のに使用される一組の作動基準セルとして選択される。別の実施形態では、選択された試験基準セルの組は、選択された試験セットの基準電圧と実質的に等しい基準電圧を有する基準セル／構造の作動する組を選択又は確立するために使用される。
本発明の或る実施形態によれば、ＮＶＭアレイ内の一組のセルのプログラミング前又はプログラミングの間に、一組のセルに関係付けられた１つ又はそれ以上の論理及びプログラム状態のそれぞれにプログラムされることになるセルの数が計数され、論理状態分布は、例えば検査合計表に記憶される。本発明の或る実施形態の一部として、各論理又はプログラム状態に、その状態まで、及び／又はその状態以下にプログラムされることになるセルの数が、計数され、及び／又は、一組のＮＶＭセルと同じアレイ上、又はＮＶＭアレイと同じチップ上のメモリの中、の何れかにおいて表に記憶される。本発明の或る実施形態によれば、アレイのブロック又はセクタ、又はアレイ全体と関係付けられた履歴セルだけの論理状態分布が計数され、記憶される。
一組のプログラムされたセルを読み取る際に、本発明の或る実施形態によれば、所与の論理又はプログラム状態にあると分かったセルの数は、プログラミングの間に記憶される対応する値（例えば、所与の状態にプログラムされたセルの数）か、又はプログラミングの間に記憶された値から導き出された値（例えば、所与の状態に又はそれ以上にプログラムされたセルの数から、隣接するより高い論理状態に又はそれ以上にプログラムされたセルの数を引いた値）の何れかに対して比較される。所与の状態で読み取られたセルの数と、プログラミングの間に求められ／計数され／記憶された値を基に予測された数との間に不一致が生じた場合には、所与のプログラム状態に関係付けられた読み取り検証基準閾値は、検出されたエラーを補正するため上方又は下方に調整される。本発明の或る実施形態によれば、隣接する論理状態の読み取り検証レベルも、所与の状態での検出された読み取りエラーを補正するため、同様に上方又は下方に動かされる。
例えば、本発明の或る実施形態によれば、所与のプログラム状態で見つけられた（例えば、読み取られた）セルの数が、予測値を下回っている場合、所与の状態に関係付けられた読み取り検証基準電圧が下げられるか、或いは、所与の状態を上回っている読み取られたセルの数が予想値を超えている場合は、所与の状態に隣接するより高い論理状態に関係付けられた読み取り検証基準が上げられる、の何れかが行われる。逆に、所与のプログラム状態で見つけられた（例えば、読み取られた）セルの数が、予測値を上回っている場合、所与の状態に関係付けられた読み取り検証基準電圧が上げられるか、或いは、所与の状態を上回っている読み取られたセルの数が予想値より小さい場合は、所与の状態に隣接するより高い論理状態に関係付けられた読み取り検証基準が下げられる、の何れかが行われる。而して、一組のセルに対する読み取り検証基準電圧は、その組に関係付けられたそれぞれの状態で見つけられた／読み取られたセルの数が、その組のセルのプログラミングの間に計数され検査合計表に記憶されていた値から読み取られた数、又は導き出された数、の何れかの数と実質的に等しくなるように、選択される。
本発明の或る実施形態によれば、検査合計表は、ＮＶＭセルの組と同じチップ上に在り、更に本発明の別の実施形態によれば、制御器は、先に述べたエラー検出及び読み取り検証基準値の調節を行うように改造されている。検査合計表は、ＮＶＭセルの組と同じＮＶＭアレイ内に、又は、ＮＶＭアレイと同じチップ上に在る他のメモリセル上に、例えばプログラミング及び／又は読み取り時に制御器によって使用されるレジスタ又はバッファ内に、の何れかに記憶される。本発明の別の実施形態によれば、特殊化されたエラーコード及び検出回路は、作動される同じチップ及びＮＶＭアレイ上の制御器に含まれている。
上記段階の一部として選択された読み取り基準レベルは、１つ又はそれ以上の履歴セルの使用の様な他の方法と組み合わせて実行される。本発明の或る実施形態によれば、ＮＶＭ装置の制御論理は、感知された対記憶されている論理状態の分布を、１つ又はそれ以上の履歴セルから導き出された初期の１つ又は一組の基準レベル（即ち、試験基準レベル／セル／構造）を使用して、以下に説明するように、比較する。
次に図３を参照すると、この図は、代表的なメモリアレイのオペレーションを開始した後の或る点における消去及びプログラム分布４０及び４２それぞれを表している。
各ビットは、消去電圧ＥＶを下回る閾値電圧まで消去されるが、消去分布４０は、消去電圧ＥＶより僅かに上にシフトされているように思われる。出願人は、これはセルの２つのビットが互いに影響を及ぼしあっているという事実に起因していることを理解している。両方のビットが消去されると、各ビットの閾値電圧は、（消去分布４０内の小さな分布４４で示されるように）消去電圧ＥＶより低くなる。しかしながら、それらのビットの一方がプログラムされ、他方が消去される場合、消去されたビットの閾値電圧は、他方のビットのプログラムされた状態のため、より高くなるように思われる。これは、消去分布４０内の第２小分布４６によって示されており、それらのビットの幾つかは、消去電圧ＥＶの上に現れる閾値電圧を有している。これは、通常「第２ビット効果」と呼ばれている。加えて、消去されたビットは、捕捉層内の電荷再分配及び捕捉層への意図せぬ電荷注入に起因して、消去電圧ＥＶより僅かに上にシフトされるように思われる。
出願人は、更に、プログラム／消去サイクルが繰り返された後では、プログラム分布４２は、プログラミング電圧ＰＶより下にシフトすることも理解している。これは、消去／プログラムサイクルの後のセルの保持特性に因るものである。プログラム分布４２のこの下方シフトは、時間及び温度依存性があり、シフト率も、セルが過去に経験したプログラム／消去サイクルの数に影響される。
この様に分布がシフトすることで、オペレーションの窓が、異なるオペレーションの窓Ｗｍまで縮小する結果となる。出願人は、異なる窓Ｗｍは、元の窓Ｗ０と整列している場合もしていない場合もあることを理解している。図３は、窓Ｗｍの中心が、元の窓Ｗ０の中心からシフトしている例示的な窓Ｗｍを示している。出願人は、これらの変化の一方又は両方は、読み取りオペレーションの品質に影響を及ぼすことを理解している。これは、次に参照する図４に示されている。
図４は、図３に類似しているが、読み取り基準レベルＲＤとそれに付帯する設計マージンＭ１が追記されている。先行技術は、読み取り基準レベルＲＤが、予測されるプログラム及び消去マージン損失によって位置決めされることを必要としている。通常、プログラムマージン損失は大きく、そのため図４では、読み取り基準レベルＲＤは、保持損失が生じた後のプログラム状態ビットの正しい読み取りを保証するため、消去検証レベルＥＶにより接近して位置が定められている。読み取り基準レベルＲＤと消去検証レベルＥＶの間の距離は、消去状態ビットの正しい読み取りを保証するために提供されている合計消去マージンである。合計消去マージンの外に、回路の欠陥を補償し、消去されたビットを確実に正しく読み取るようにするため、マージンＭ１が必要とされる。消去されたビットの最初の配置が、（通常、消去オペレーションの後で）ＥＶレベルより下にあり、Ｍ１マージンより大きければ、「１」ビットの信頼性の高い読み取りが実現する。不運にも、図４に示すように、消去分布４０が消去閾値電圧ＥＶより上にドリフトしてしまうと、マージンＭ１は、もはや維持されなくなる。消去分布４６の中に濃いマーキングによって示されている幾つかのビットがあるが、これらのビットは、その閾値電圧がマージンＭ１より低くないため、誤って読み取られる（即ち、プログラムされていると読み取られる）ことになる。
次に、図５Ａ、５Ｂ、５Ｃを参照するが、これらの図は、一体となって、オペレーションの窓の変化の関数として移動する移動読み取り基準レベルＭＲＬを使用して、本発明に従って構築され、作動するメモリセルを読み取る方法を表している。
本発明の或る好適な実施形態によれば、消去及びプログラムオペレーション（図５Ａ）の直ぐ後に、移動読み取りレベルＭＲＬが、消去分布５０Ａとプログラム分布５２Ａの間の読み取りレベルＲＤ１に設置され、このとき、消去分布５０Ａは、消去閾値電圧ＥＶより（第２ビット効果によって）僅かに上にあり、プログラム分布５２Ａは、プログラミング閾値電圧ＰＶより完全に又は殆ど完全に上にある。適したマージンＭ１とＭ０は、読み取りレベルＲＤ１から定義され、回路及び感知計画の欠陥を克服して、ビット状態を確実に正しく検知できるようにしている。図５Ａでは、消去及びプログラム分布は、それぞれが、マージンＭ１とＭ０の先にある。従って、この時点では、読み取りレベルＲＤ１は、「１」と「０」の両方を成功裏に信頼性を保って読み取る。
セルが、既に複数回のプログラミングと消去のサイクルを経験している場合、或る期間の後、分布はシフトすることがある。図５Ｂでは、プログラム分布は、ここでは５２Ｂと表示されているが、下に移動し、その結果そのかなりの部分がプログラム閾値電圧ＰＶより下になっている。しかしながら、消去分布も、ここでは５０Ｂと表示されているが、通常は下に移動している。オペレーションの窓ＷＢが、（ＷＡと表示されている）図５Ａの窓と近い又は同じ幅を有している場合でも、その中心は変化している。その結果、マージンＭ０を有する読み取り基準レベルＲＤ１は、プログラム分布５２Ｂ内の全てのビットを、もはや「０」として正しく読取れない。
本発明の或る好適な実施形態によれば、図５Ｂの状況では、移動読み取りレベルＭＲＬは、第２読み取りレベルＲＤ２に移動する。この状況では、読み取りレベルＲＤ２を基準としてビットを読み取る場合、マージンＭ０とＭ１が、シフトされたＲＤ２読み取りレベルに対してではあるが、維持され、従って、両方の分布（５０Ｂと５２Ｂ）の全てのビットが、消去された（「１」）又はプログラムされた（「０」）と正しく読み取られる。
図５Ｃは、分布が更にシフトし、その結果、オペレーションの窓ＷＣが更に縮小し及び／又はシフトしている第３の事例を示している。本発明の或る好適な実施形態によれば、移動読み取りレベルＭＲＬは、（マージンＭ０とＭ１と共に）第３読み取りレベルＲＤ３に移動し、変化したオペレーションの窓に対応して、分布５０Ｃ及び５２Ｃ内の全てのビットを信頼性を保って確実に読み取れるようにしている。
読み取りレベルＲＤ１とＲＤ２は、図５Ｃの分布を成功裏に読み取ることができないであろうことを理解頂けるであろう。（プログラム分布５２Ｃの左側から読み取りレベルまでの距離が要求されているマージンＭ０より小さいため）読み取りレベルＲＤ１とＲＤ２であれば、両方共、「０」のうち少なくともいくつかを誤って読み取ることになる。同様に、第３読み取りレベルＲＤ３は、図５Ａと５Ｂの分布に使用されると、分布５０Ａと５０Ｂの右側は、読み取りレベルＲＤ３からの要求されているマージンＭ１を維持していないため、「１」の幾つかを誤って読み取ることになる。
任意の所与の時期に使用するレベルを読み取る選択は、どの様な適した方法で行ってもよく、その様な全ての方法が本発明に含まれる。次に参照する或る実施例は、図６Ａに示されている。この実施例では、６０と表示されているメモリアレイは、読み取られるメモリセル６２と、履歴セル６４を備えている。少なくとも１つの履歴セル６４は、メモリセル６２のサブセットと関係付けられ、対応するメモリセル６２のサブセットと同じ状態で、実質的に同じ事象を、望ましくは実質的に同時に通過する。
次に参照する特定の実施例は、図６Ｂに示されている。この実施例では、履歴セル６４Ａは、メモリセル６２の行Ａと関係付けられており、セル６２と同時にプログラムされて消去され、その既知の所定の状態に戻される。この所定の状態とは、例えば、セルの両方のビットが（すなわち両方の記憶領域が）プログラムされた状態であるか、又は別の事例では、一方のビットだけがプログラムされた状態で、他方のビットは消去された状態のままでである様な場合である。
次に参照する別の実施例が、図６Ｃに示されている。この実施例では、履歴セル６４の組Ｈ’は、アレイ６０内のメモリセル６２の区域Ｇ’と関係付けられている。履歴セル６４の組Ｈ’は、その中のセルが、関係付けられている区域Ｇ’のメモリセル６２と実質的に同じ状態で、実質的に同じ事象を通過する限り、メモリアレイの中の何処にあってもよい。履歴セル６４は、常に所定の状態に戻される。履歴セル６４の中には、両方のビット（即ち、両方の記憶領域）がプログラムされた状態にあるものもあれば、そのビットの内の１つだけがプログラムされた状態にあるものもある。
図６Ｄでは、履歴セル６４の組Ｈは、アレイ６０の区域Ｇの次のセルの行である。通常、その様な行それぞれは、５１２−１Ｋセルを有しており、一方、区域Ｇには２５６−５１２行が在る。
履歴セル６４は、それらが関係付けられているメモリセル６２のサブセットを読み取る際に使用するのに最も適切な基準読み取りレベルを確定するために使用される。基準読み取りレベル、又はより望ましくは、履歴セル６４の正しい読み出し（履歴セル６４は、通常プログラムされた状態にあるため、「０」読み出し）を作り出す、最も高い基準読み取りレベルは、その関係付けられたメモリセル６２のサブセットを読み取るためにマージンを追加して、又は追加しないで、使用される。
履歴セル６４を正しく読み取るために使用される基準読み取りレベルは、「履歴読み取り基準レベル」として知られている。関係付けられたメモリセル６２のサブセットは、履歴読み取り基準レベルと同じ「メモリ読み取り基準レベル」を用いて読み取られるか、或いはそれにはマージンが追加されている。
次に、２つのプログラム分布６１と６３及び消去分布６５を示している図７を参照する。プログラム分布６１は、図６Ｄに示す履歴セル６４に関するプログラム分布であり、プログラム分布６３は、履歴セル６４が関係付けられているアレイ６０内のアレイセル６２のグループＧに関するプログラム分布である。少ない数の履歴セル６４が多くの数のアレイセル６２を表しているので、分布６１は、図７では、分布６３より小さく示されている。従って、プログラム分布６１の端部ＥＰＨは、プログラム分布６３の端部ＥＰＧより高い電圧に位置している。
図７は、履歴読み取り基準レベル及び３つの関係付けられたメモリ読み取りレベルＲＤ１、ＲＤ２、ＲＤ３を画定するための２つの履歴読み取りレベルＲＤ１’とＲＤ２’を示しており、ここに、ＲＤ１’＞ＲＤ２’であり、ＲＤ１＞ＲＤ２＞ＲＤ３である。
履歴プログラム分布６１は、先ず履歴読み取りレベルＲＤ１’で検査される。図７に示すように、履歴セル６４の一部が、読み取りレベルＲＤ１’を使用する時に、消去されていると読取られた場合、次に履歴読み取りレベルＲＤ２’が、履歴セル６４を読み取るために使用される。この実施例では、履歴読み取りレベルＲＤ２’は、履歴セル６４をうまく読み取ることができ、従って、それらの関係付けられたメモリセル６２サブセットＧは、その関係付けられたメモリ読み取り基準レベルＲＤ２を使用して読み取られることになる。図７の実施形態では、この実施例ではＲＤ２’である最も低い履歴読み取り基準レベルは、（全ての履歴セルが、履歴読み取りレベルＲＤ２’で、プログラムされていると読み取られる時には）読み取りレベルＲＤ２、又は（履歴セルの一部が、ＲＤ２’で、消去されていると読み取られる時には、）読み取りレベルＲＤ３の何れかと関係付けられる。
図７は、各履歴読み取りレベルＲＤi’と、その関係付けられたメモリ読み取りレベルＲＤiの間のマージンＭＨＲＤｉを示している。図７の実施例では、マージンＭＨＲＤｉは、分布６１と６３内の異なる数のビットと関係付けられた投影差異ＥＰＨ−ＥＰＧとして定義される。マージンＭＨＲＤｉは、他のどの様な適したやり方で定義してもよいものと理解されたい。
従って、一般化すると、プログラムされた履歴セル６４の組Ｈの一部が、履歴読み取りレベルＲＤ（ｊ）’を用いると正しく読み取られない（即ち、それらが、消去されていると読み取られる）が、履歴読み取りレベルＲＤ（ｊ＋１）’を用いると正しく読み取られる場合は、メモリセル６２の関係付けられたサブセットＧは、ＲＤ（ｊ＋１）メモリ読み取り基準レベルを使用して読み取られるのが望ましい。このため、メモリ読み取り基準レベルと同じ数の履歴読み取り基準レベルが、存在する。
或いは、図７に関して先に説明したように、メモリ読み取り基準レベルより１つ少ない履歴読み取り基準レベルがある場合もある。この実施形態では、最も低いレベルのＲＤ（ｊ）’は、２つのレベルを提供する。最も低いレベルのＲＤ（ｊ）’の正しい読み取りは、ＲＤ（ｊ）レベルと関係付けられ、一方、正しくない読み取りは、ＲＤ（ｊ＋１）レベルと関係付けられる。
メモリセル６２のサブセットＧのそれぞれを読み取るのに使用すべき最も適切な基準読み取りレベルは、多くの方法の何れによっても確定することができるが、その中から４つの方法について、以下に説明する。
Ａ）履歴セル６４の全て又は一部、対、読み取り基準レベルＲＤ（ｊ）を有する既存の読み取り基準セルの全て又は一部、の読み取り。
Ｂ）履歴セル６４の全て又は一部、対、或るマージンＭＨを加えて読み取り基準レベルＲＤ（ｊ）に設置されている特定の基準セル（但しＭＨは投影差異ＥＰＨ−ＥＰＧ又は何らかの他の適したマージン）の読み取り。代わりに、各読み取りレベルＲＤ（ｊ）毎に別々のマージンＭＨ（ｊ）があってもよい。
Ｃ）履歴セル６４の全て又は一部、対、読み取り基準レベルＲＤ（ｊ）を有しているが、幾らかのマージンを導入するために読み取り基準セルのワードラインとは異なるレベルの履歴セル６４のワードラインを起動させる既存の読み取り基準セルの全て又は一部、の読み取り。
Ｄ）履歴セル６４の全て又は一部、対、読み取り基準レベルＲＤ（ｊ）を有しているが、例えば、履歴又は読み取り基準セルの少なくとも１つの信号に対し、電流又は電圧信号を加算又は減算することによって、これらの読み取りオペレーションそれぞれに或るマージンＭＨ（ｊ）を導入している既存の読み取り基準セルの全て又は一部、の読み取り。
これらのオペレーションは、履歴セル６４対異なる履歴読み取り基準レベルを読み取り、更にメモリセル６２の関係付けられたサブセットＧを読み取るのに最適なメモリ読み取り基準レベルを確定するのに十分な時間を許容するアプリケーションで、（関係付けられたメモリセル６２のサブセットＧを読み取る前に）「オンザフライ」で実行される。或いは、履歴セル６４は、所定の時間に読取られ、読み出されたものを分析し、適切な履歴読み取り基準レベルを選定した後、その結果は、メモリセル６２の読み取りが求められる時、後で使用するために記憶される。その様な所定の時間は、装置のパワーアップ時、長いオペレーション（例えば、プログラム又は消去）の前又は後、又はアイドル時である。履歴セル６４は、直列的に、並列的に及び直列並列混合形態で読み取られる。
履歴セル６４は、アレイメモリセル６２と同じ型式の多ビットＮＲＯＭセルである。それらは、セル当り１ビットモードで、セル当り２ビットモードで、又は多レベルモードで作動される。履歴セル６４のプログラムされた状態は、そのセルの中で１つのみ又は両方のビットをプログラムすることによって実現される。履歴セル６４は、その関係付けられたメモリセル６２に近接して、それと共に、又はそれを消去している間に消去される。履歴セルのプログラミングは、履歴セル及び関係付けられたメモリセル６２を消去した直後に、又はその関係付けられたメモリセル６２内のビットのサブセットをプログラミングするのに近接して実行される。
出願人は、本発明で説明している移動読み取りレベル法の有効性は、メモリ読み取り基準レベルを、読み取りレベルとプログラム及び消去閾値電圧の間のマージンが無くなったことに起因する正しくない読み取りが起こらないように、賢明に設置することに依存していることを理解している。これまで述べてきたように、メモリ読み取り基準レベルは、履歴セル６４の機能である履歴読み取り基準レベルに基づいて設置される。
出願人は、履歴セル６４のグループは、図８に示す統計的現象のため、その関係付けられたメモリセル６２のグループを忠実に表現するには能力が制限されていることを理解している。図８は、履歴セル６４のグループＨの様なサブグループの能力は、サブグループがその一部を成しているより大きいグループ、即ち、グループＧ又はＧ’を忠実に表現するには、本来的に不完全であることを示している。図８では、プログラム閾値分布６６、６７、６８、６９は、ＮＲＯＭアレイ内のメモリセルの様々なサイズのサブグループとして示されている。曲線６６は、８００メモリセルのグループに関するプログラム閾値分布を表しており、曲線６７、６８、６９で示されているグループ内のセルの数は、それぞれ、７０００、６００００、及び３００万メモリセルである。アレイ６０内のメモリセル６２のグループＧに関するプログラム閾値分布の様な正規分布を支配する統計的な法則によれば、メモリセルのサブグループが大きくなるほど、そのプログラム閾値の範囲も広くなる。これは、図８に、１．３Ｖの範囲に広がっているセルの最大のグループ（曲線６９）と、０．９Ｖの範囲に広がっているセルの最小グループ（曲線６６）で表されている。曲線６７と６８で表されている中間サイズのサブグループは、図８に示すように、それぞれ、１Ｖと１．１Ｖの範囲に広がっている。
従って、出願人は、本発明の好適な実施形態では、サブセットＨ内の履歴セル６４の数が、それらが表現しようとするアレイグループＧ内の数に近付くほど、サンプリングは、より正確な表現となり、そこから確定される読み取りレベルは、より有効なものとなることを理解している。
次に参照する図９は、履歴セル６４のグループＨに基づいてその位置が確定される移動読み取りレベルの有効性を改善するために取り組まれている、ＮＲＯＭアレイのセルサブグループ内の電圧分布の追加の統計的特性を示している。図９は、同一履歴の同じアレイからプログラムされたＮＲＯＭセルの２つのサブグループに関する２つの閾値電圧分布７０と７２を示している。分布７０は三角で表示され、分布７２は丸で表示されている。図９で分かるように、分布は、非常に高度の重複を示してはいるが、丸の分布７２は、端部に、丸の分布の一般的なパターンから外れている或る種の「ノイズ」即ち、誤ったデータ点を示している。５．４５Ｖの閾値電圧を有する、丸の分布７２のノイズの多い左端部には、１ビットを表す点ＤＥがある。しかしながら、左端部にノイズが見られない三角の分布７０では、ＴＥと表示されている左側の最も小さい点は、５．６５Ｖであり、３ビットを表している。
図９は、統計的な誤ったデータ点の現象において、履歴読み取りレベルを確立するために履歴セルの１つのグループの最も低い閾値電圧値Ｖｔｐを使用することは、同じアレイの２つのサブグループのプログラム分布上の類似する端部の点の間の２００ｍＶの不一致によって証明される様に、深刻な不確実性を導入するかもしれないことを、示している。従って、出願人は、統計的なノイズが発生するかもしれない、分布の端部を超えた点に履歴読み取り基準レベルを定めるのは好ましいと理解している。
丸の分布７２のノイズの多い端部を越えた適例の点ＤＲが図９に示されており、ＤＲは５．６５Ｖに位置して１０ビットを表している。ＤＲは、プログラム閾値電圧がこの点に設定された場合、８個又はそれ以上のプログラムされたセルが、消去されているとして正しく感知されないことになる、丸の分布７２における最初の点である。三角の分布７０内の類似の点ＴＲは、２４個のビットを表しており、５．７Ｖに位置している。非端部点ＤＲとＴＲの閾値電圧値の間の５０ｍＶの差異と、端部点ＤＥとＴＥの閾値電圧値の間の２００ｍＶの差異を比較することで、非端部点は、アレイグループＧに関係付けられた履歴グループＧの様な単一のより大きいグループに属するより多くのサブグループに、より意味のある基準点を提供することがわかる。
従って、本発明の好適な実施形態によれば、履歴読み取り基準レベルとメモリ読み取り基準レベルは、履歴セル６４の閾値電圧分布に基づいて、以下のように確定することができる。
ａ)履歴読み取り基準レベルは、分布内のＸ番目の最も低い閾値電圧であるプログラム閾値電圧に設定され、ここに、Ｘは、１とＮの間にあり、Ｎは、（単一ビットセルの場合は）セルの数、（複数ビットセルの場合は）分布内のビットの数である。Ｘの役割は、分布のノイズの多い端部を無効にすることで統計的な不確実性を下げることである。
ｂ）アレイ内の関係付けられたセルのグループを感知するためのメモリ読み取り基準レベルは、履歴読み取り基準レベルに追加のマージンを加えたものに基いて或る値に設定される。
更に、出願人は、履歴セル６４の履歴グループＨとその関係付けられたメモリセル６２のアレイグループＧとがプログラムされる方法と、その様な履歴セル６４とアレイセル６２が消去される方法は、本発明の好適な実施形態に従って、履歴グループＨとアレイグループＧが示すそれらの間の一致性が最高になるように実行されることを理解している。
本発明の別の好適な実施形態によれば、履歴グループＨは、消去に続いて導入される意図的な待機期間の後にプログラムされるため、履歴グループＨの消去とプログラミングの間の時間経過は、それらの関係付けられたアレイグループＧの消去とプログラミングの間の時間経過と合致し、従って、履歴グループＨがアレイセルＧの良好な代理サンプルになっている。
本発明の更に別の実施形態によれば、本出願と同日に出願され、参考文献としてここで援用されている、出願人の同時係属出願の「不揮発性メモリセルを消去する方法」（弁理士事件番号、第Ｐ−９０１４号―米国）に説明されているように、アレイグループＧの消去オペレーションは、サブグループに分割されている。出願人は、小グループ内のメモリセルを消去することは、セルの過消去を防止することによって、メモリセルのそれらの小グループの均一性と、関係付けられた履歴セルとの挙動の一意性と、を強化するであろうことを理解している。小グループ内のセルを消去することは、少数回の消去オペレーションの後その殆どが成功裏に消去され多くのメモリセルを、少数の頑固なセルだけを消去するために必要な反復的な消去オペレーションに曝すのを回避することで、セルの過消去を防ぐことになる。アレイの一行は、通常、非常に少ない消去パルスで消去されるため、この実施形態は、アレイ６０の行から小グループを形成することによって実施される。
移動読み取りレベル法の有効性は、アレイグループＧがプログラムされる方法に取り組むことによっても強化される。次に参照する図１０Ａと１０Ｂは、本発明の好適な実施形態によるアレイグループＧのプログラミングが、本発明の移動読み取りレベル法をどのようにサポートしているかを示している。
図１０Ａは、サイクル後の消去分布８０Ａとプログラム分布８２Ａを示しており、図１０Ｂは、サイクル後の保持焼き付け後の消去分布８０Ｂとプログラム分布８２Ｂを示している。
図１０Ａには、プログラム分布８２Ａは、プログラム分布８２Ａの最も左側の端部に位置するプログラム検証レベルＰＶ０より完全に上方に位置していることが示されている。一方、消去分布８０Ａは、消去検証レベルＥＶを超えて伸長している。出願人は、この重複は、一方のビットはプログラムされ、他方のビットは消去される時に、２ビットセル内の２つのビットの間に幾らか電気的なクロストークが存在する「第２ビット効果」によるものであることを理解している。その様なクロストークは、隣接するプログラムされたビットの影響によって、消去されたビットの閾値電圧が明らかに上昇する結果になる。プログラムされたビットに隣接する消去されたビットにおける累積された閾値電圧の上昇は、消去検証レベルＥＶを跨ぐ、消去された分布８０Ａの重複を発生させる。
図１０Ａでは、第２ビット効果に対応し、全ての消去されたビットの正確な読み取りを提供するために、移動読み取りレベルＲＤＯは、右に動かされ、分布８０Ａと読み取りレベルＲＤＯの間にマージンを確立している。
図１０Ｂは、「サイクル後の保持」オペレーション後の、プログラム及び消去分布８２Ｂ及び８０Ｂそれぞれの相対的な位置を示している。サイクル後の保持オペレーションは、多数回のプログラム及び消去サイクル後に、長期間に亘って正確なデータを記憶できるチップの能力をエミュレートするために実行される。これは、プログラミングと消去状態の間でビットを多数回（例えば１００，０００回）循環させる段階と、所定の期間チップを焼き付ける段階と、を伴っている。図１０Ｂには、プログラム分布８２Ｂと消去分布８０Ｂが、両方共、下方にシフトしており、プログラム分布８２Ｂのより大きなシフトによって、消去分布８０Ｂの最も右側の端部とプログラム分布８２Ｂの最も左側の端部との間の感知窓が激しく縮小されていることが、示されている。
本発明の好適な実施形態によれば、移動読み取りレベルが設置されるより広い感知窓を提供することによって移動読み取りレベルの有効性を強化するため、追加のプログラミングが（消去オペレーションが実行されずに）実行されるプログラム検証レベルＰＶ１は、第２ビット効果を下げ、追いつめられた感知窓上の消去分布８０Ｂの最も右側の端部の侵入を保つために、下げられる。これは、消去分布のＥＶレベルとの重複は、最も左側の端部８４Ｂが最も左側の端部８４Ａより小さくなるように、小さくなることを意味している。而して、移動読み取りレベルＲＤ１は、なお分布８０Ｂと８２Ｂの間に位置付けられ、セルの継続的な機能性を可能にする。
本発明の好適な実施形態によれば、プログラム検証レベルは、消去オペレーションが、アレイ上で、又はより低いプログラム検証レベルＰＶ１を使用するアレイのセクション上で実行された後、その初期のレベルＰＶ０に戻される。これは、消去後に、セルはその自然な状態に近い状態まで戻されるからである。
更に、履歴読み取り基準レベルとメモリ読み取り基準レベルも、消去オペレーション後に、その元のレベルに戻される。
以上、本発明の特定の特徴を、図示し説明してきたが、当業者には、多くの修正、置き換え、変更、及び等価物が想起されるであろう。従って、特許請求の範囲は、全てのその様な修正及び変更も、本発明の真の精神の範囲に含まれる様に意図されているものと理解されたい。
先行技術によるＮＲＯＭセルの概略図である。 図２Ａは、閾値電圧Ｖｔの関数としての、ＮＲＯＭセルのメモリチップのプログラムされた状態と消去された状態の分布の概略図である。 図２Ｂは、異なる閾値電圧のグラフであり、各閾値電圧は、多層セル（ＭＬＣ）の異なるプログラム状態の境界（線）に関係付けられている。 図２Ｃは、時間の関数として、１０サイクル及び１０００サイクルに対するＶｔドリフトに起因する、代表的な多層セル（ＭＬＣ）の各プログラム状態に関係付けられた閾値電圧（Ｖｔ）の測定された変化を示すグラフである。 代表的なメモリアレイの作動開始後の或る点における消去及びプログラム分布の概略図である。 図３に示す消去分布のシフトの結果として生じる、設計されたマージンの縮小を示す概略図である。 図５Ａ、５Ｂ、５Ｃは、本発明によって構築され作動しているメモリセルを読み取る方法の概略図であり、オペレーションの窓における変化の関数として移動する、移動読み取り基準レベルを使用している。 図６Ａは、図５Ａ、５Ｂ、５Ｃの方法を実施する際に有用な履歴セル及びメモリセルの代替的な位置を示す概略図である。 図６Ｂは、図５Ａ、５Ｂ、５Ｃの方法を実施する際に有用な履歴セル及びメモリセルの代替的な位置を示す概略図である。 図６Ｃは、図５Ａ、５Ｂ、５Ｃの方法を実施する際に有用な履歴セル及びメモリセルの代替的な位置を示す概略図である。 図６Ｄは、図５Ａ、５Ｂ、５Ｃの方法を実施する際に有用な履歴セル及びメモリセルの代替的な位置を示す概略図である。 図６Ａ、６Ｂ、６Ｃ、６Ｄの履歴セル及びメモリセルに関する履歴読み取り基準レベル及びメモリ読み取り基準レベルを確定する方法を示す概略図である。 ＮＲＯＭアレイ内のメモリセルの様々な大きさのサブグループのプログラム閾値分布を示す概略図である。 平滑なプログラム閾値分布と、統計的にギザギザのエッジを有する閾値分布との間の比較を概略的に示しており、本発明による読み取り基準レベルを確定する代替的な方法を説明するのに有用である。 図１０Ａと１０Ｂは、本発明によるプログラム検証レベルを下げる方法を示している、プログラム及び消去閾値分布を示す概略図である。

Claims (16)

  1. 一組の不揮発性メモリ（「ＮＶＭ」）セルのための所与の論理状態に関係付けられた読み取り基準レベルを選択するための方法において、
    前記一組のＮＶＭセルに関係付けられた履歴セルから初期の読み取りレベルを導き出す段階と、
    前記初期の読み取り基準レベルを用いて感知された前記一組のＮＶＭセルの論理状態分布を、前記一組のＮＶＭセルの記憶されている論理状態分布と比較する段階と、から成る方法。
  2. 初期の読み取り基準レベルを導き出す前記段階は、前記履歴セル用の基準レベルを確定する段階を備えている、請求項１に記載の方法。
  3. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルは、それが導き出された前記履歴セルの前記基準レベルと等しくないレベルにある、請求項２に記載の方法。
  4. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルと、それが導き出された前記履歴セルのための前記基準レベルとの間の差異は、維持されるべき所定のマージンに基づいている、請求項３に記載の方法。
  5. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルは、それが導き出された前記履歴セルの前記読み取り基準レベルと実質的に等しいレベルにある、請求項２に記載の方法。
  6. 前記初期の読み取り基準レベルを、論理状態分布の前記比較の結果に基づいて調整する段階を更に備えている、請求項１に記載の方法。
  7. 所与の論理状態で感知されたＮＶＭセルの数が、記憶されている値より高い場合、前記初期読み取り基準レベルは、上方に調整される、請求項２に記載の方法。
  8. 所与の論理状態で感知されたセルの数が、記憶されている値より低い場合、前記初期読み取り基準レベルは、下方に調整される、請求項２に記載の方法。
  9. 不揮発性メモリ（「ＮＶＭ」）装置において、
    一組の不揮発性メモリ（「ＮＶＭ」）セルを含んでいるＮＶＭアレイと、
    前記一組のＮＶＭセルに関係付けられた履歴セルから初期の基準レベルを導き出し、前記初期の読み取り基準レベルを用いて感知された前記一組のＮＶＭセルの論理状態分布を、前記一組のＮＶＭセルの記憶されている論理状態分布と比較するように改造されている制御論理と、を備えている装置。
  10. 前記制御論理は、前記履歴セルのための基準レベルを確定することによって、初期の読み取り基準レベルを導き出すように改造されている、請求項９に記載の装置。
  11. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルは、それが導き出される前記履歴セルの前記基準レベルと等しくないレベルにある、請求項１０に記載の装置。
  12. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルと、それが導き出された前記履歴セルのための前記基準レベルと、の間の差異は、維持されるべき所定のマージンに基づいている、請求項１１に記載の装置。
  13. 一組のＮＶＭセルのための所与の論理状態に関係付けられた前記初期の読み取り基準レベルは、それが導き出された前記履歴セルの前記基準レベルと実質的に等しいレベルにある、請求項１０に記載の装置。
  14. 前記制御論理は、論理状態分布の前記比較結果に基づいて前記初期の読み取り基準レベルを調節するように更に改造されている、請求項９に記載の装置。
  15. 所与の論理状態で感知されたＮＶＭセルの数が、記憶されている値より高い場合、前記初期の読み取り基準レベルは、上方に調整される、請求項１０に記載の装置。
  16. 所与の論理状態で感知されたセルの数が、記憶されている値より低い場合、前記初期の読み取り基準レベルは、下方に調整される、請求項１０に記載の装置。
JP2008178796A 2007-07-10 2008-07-09 不揮発性メモリ装置及び読み取りのための方法 Withdrawn JP2009020996A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/822,777 US7535765B2 (en) 2004-12-09 2007-07-10 Non-volatile memory device and method for reading cells

Publications (1)

Publication Number Publication Date
JP2009020996A true JP2009020996A (ja) 2009-01-29

Family

ID=38876451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178796A Withdrawn JP2009020996A (ja) 2007-07-10 2008-07-09 不揮発性メモリ装置及び読み取りのための方法

Country Status (5)

Country Link
US (1) US7535765B2 (ja)
JP (1) JP2009020996A (ja)
KR (1) KR20090006008A (ja)
CN (1) CN101345087A (ja)
TW (1) TW200907983A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011502322A (ja) * 2007-10-31 2011-01-20 アギア システムズ インコーポレーテッド マルチレベルフラッシュメモリの系統誤差訂正
JP2011510428A (ja) * 2008-01-22 2011-03-31 サムスン エレクトロニクス カンパニー リミテッド メモリプログラミング装置および方法
US10090060B2 (en) 2016-02-29 2018-10-02 Toshiba Memory Corporation Data communication system and data receiving device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177991B2 (ja) * 2006-10-25 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
US7940571B2 (en) * 2009-02-26 2011-05-10 Macronix International Co., Ltd. Memory apparatus and method thereof for operating memory
US8351263B2 (en) * 2009-05-12 2013-01-08 Infinite Memory Ltd. Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8386884B2 (en) * 2009-07-14 2013-02-26 Macronix International Co., Ltd. Memory apparatus with multi-level cells and operation method thereof
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
US8310877B2 (en) * 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8681564B2 (en) 2011-05-23 2014-03-25 Marvell World Trade Ltd. Systems and methods for generating soft information in NAND flash
US8693257B2 (en) 2011-10-18 2014-04-08 Seagate Technology Llc Determining optimal read reference and programming voltages for non-volatile memory using mutual information
US8711619B2 (en) 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US8760932B2 (en) * 2011-10-18 2014-06-24 Seagate Technology Llc Determination of memory read reference and programming voltages
US8737133B2 (en) 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
US8988940B2 (en) 2012-07-31 2015-03-24 International Business Machines Corporation Structure and method for narrowing voltage threshold distribution in non-volatile memories
US8934284B2 (en) 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9135109B2 (en) 2013-03-11 2015-09-15 Seagate Technology Llc Determination of optimum threshold voltage to read data values in memory cells
US9640270B2 (en) 2014-08-12 2017-05-02 Sandisk Technologies Llc System and method of using multiple read operations
KR102609130B1 (ko) 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
CN106024063A (zh) * 2016-07-19 2016-10-12 北京兆易创新科技股份有限公司 一种非易失性存储器的数据读取装置及方法
CN106024062B (zh) * 2016-07-19 2023-12-05 兆易创新科技集团股份有限公司 一种非易失性存储器的数据读取装置及方法
KR102402668B1 (ko) 2018-02-26 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US11049547B1 (en) 2020-08-05 2021-06-29 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device
CN114333957A (zh) * 2022-03-07 2022-04-12 北京得瑞领新科技有限公司 判决电平的预测方法、存储设备及存储介质

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1392599A (en) 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3881180A (en) 1971-11-30 1975-04-29 Texas Instruments Inc Non-volatile memory cell
US3895360A (en) 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US4016588A (en) 1974-12-27 1977-04-05 Nippon Electric Company, Ltd. Non-volatile semiconductor memory device
US4017888A (en) 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
US4173766A (en) 1977-09-16 1979-11-06 Fairchild Camera And Instrument Corporation Insulated gate field-effect transistor read-only memory cell
US4373248A (en) 1978-07-12 1983-02-15 Texas Instruments Incorporated Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
DE2832388C2 (de) 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4360900A (en) 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4247861A (en) 1979-03-09 1981-01-27 Rca Corporation High performance electrically alterable read-only memory (EAROM)
DE2923995C2 (de) 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
JPS5656677A (en) 1979-10-13 1981-05-18 Toshiba Corp Semiconductor memory device
US4281397A (en) 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
DE2947350A1 (de) 1979-11-23 1981-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4342102A (en) 1980-06-18 1982-07-27 Signetics Corporation Semiconductor memory array
US4521796A (en) 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
EP0056195B1 (en) 1980-12-25 1986-06-18 Fujitsu Limited Nonvolatile semiconductor memory device
US4389705A (en) 1981-08-21 1983-06-21 Mostek Corporation Semiconductor memory circuit with depletion data transfer transistor
US4388705A (en) 1981-10-01 1983-06-14 Mostek Corporation Semiconductor memory circuit
US4435786A (en) 1981-11-23 1984-03-06 Fairchild Camera And Instrument Corporation Self-refreshing memory cell
US4527257A (en) 1982-08-25 1985-07-02 Westinghouse Electric Corp. Common memory gate non-volatile transistor memory
JPS5949022A (ja) 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
US4613956A (en) 1983-02-23 1986-09-23 Texas Instruments Incorporated Floating gate memory with improved dielectric
US4769340A (en) 1983-11-28 1988-09-06 Exel Microelectronics, Inc. Method for making electrically programmable memory device by doping the floating gate by implant
JPS60182174A (ja) 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
US5352620A (en) 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
US4663645A (en) 1984-05-23 1987-05-05 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
US4665426A (en) 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4761764A (en) 1985-04-18 1988-08-02 Nec Corporation Programmable read only memory operable with reduced programming power consumption
US4667217A (en) 1985-04-19 1987-05-19 Ncr Corporation Two bit vertically/horizontally integrated memory cell
US4742491A (en) 1985-09-26 1988-05-03 Advanced Micro Devices, Inc. Memory cell having hot-hole injection erase mode
US4760555A (en) 1986-04-21 1988-07-26 Texas Instruments Incorporated Memory array with an array reorganizer
US4758869A (en) 1986-08-29 1988-07-19 Waferscale Integration, Inc. Nonvolatile floating gate transistor structure
US5168334A (en) 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US4780424A (en) 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4839705A (en) 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
JPH07120720B2 (ja) 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5159570A (en) 1987-12-22 1992-10-27 Texas Instruments Incorporated Four memory state EEPROM
US4888735A (en) 1987-12-30 1989-12-19 Elite Semiconductor & Systems Int'l., Inc. ROM cell and array configuration
US4857770A (en) 1988-02-29 1989-08-15 Advanced Micro Devices, Inc. Output buffer arrangement for reducing chip noise without speed penalty
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US4941028A (en) 1988-08-10 1990-07-10 Actel Corporation Structure for protecting thin dielectrics during processing
JPH0271493A (ja) 1988-09-06 1990-03-12 Mitsubishi Electric Corp 半導体メモリ装置
US5042009A (en) 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US5293563A (en) 1988-12-29 1994-03-08 Sharp Kabushiki Kaisha Multi-level memory cell with increased read-out margin
US5120672A (en) 1989-02-22 1992-06-09 Texas Instruments Incorporated Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region
US5142495A (en) 1989-03-10 1992-08-25 Intel Corporation Variable load for margin mode
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US4961010A (en) 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
US5104819A (en) 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5027321A (en) 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
US4992391A (en) 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
US5204835A (en) 1990-06-13 1993-04-20 Waferscale Integration Inc. Eprom virtual ground array
EP0461904A3 (en) 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
US5075245A (en) 1990-08-03 1991-12-24 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices without using sacrificial oxide growth and removal steps
US5289406A (en) 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
US5117389A (en) 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JP2987193B2 (ja) 1990-11-20 1999-12-06 富士通株式会社 半導体記憶装置
US5094968A (en) 1990-11-21 1992-03-10 Atmel Corporation Fabricating a narrow width EEPROM with single diffusion electrode formation
US5086325A (en) 1990-11-21 1992-02-04 Atmel Corporation Narrow width EEPROM with single diffusion electrode formation
JP2612969B2 (ja) 1991-02-08 1997-05-21 シャープ株式会社 半導体装置の製造方法
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
JPH04311900A (ja) 1991-04-10 1992-11-04 Sharp Corp 半導体読み出し専用メモリ
JP2930440B2 (ja) 1991-04-15 1999-08-03 沖電気工業株式会社 半導体集積回路
US5424567A (en) 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US5142496A (en) 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP2965415B2 (ja) 1991-08-27 1999-10-18 松下電器産業株式会社 半導体記憶装置
EP0740854B1 (en) 1991-08-29 2003-04-23 Hyundai Electronics Industries Co., Ltd. A self-aligned dual-bit split gate (dsg) flash eeprom cell
KR960013022B1 (ko) 1991-09-11 1996-09-25 가와사끼 세이데쯔 가부시끼가이샤 반도체 집적회로
JPH05110114A (ja) 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
JP3358663B2 (ja) 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
US5338954A (en) 1991-10-31 1994-08-16 Rohm Co., Ltd. Semiconductor memory device having an insulating film and a trap film joined in a channel region
US5357134A (en) 1991-10-31 1994-10-18 Rohm Co., Ltd. Nonvolatile semiconductor device having charge trap film containing silicon crystal grains
US5260593A (en) 1991-12-10 1993-11-09 Micron Technology, Inc. Semiconductor floating gate device having improved channel-floating gate interaction
JP2564067B2 (ja) 1992-01-09 1996-12-18 株式会社東芝 センス回路を有する読み出し出力回路
JP2851962B2 (ja) 1992-01-21 1999-01-27 シャープ株式会社 半導体読み出し専用メモリ
EP1032034A1 (en) 1992-01-22 2000-08-30 Macronix International Co., Ltd. Method of making memory device
US5324675A (en) 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
JPH05290584A (ja) 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置
US5289412A (en) 1992-06-19 1994-02-22 Intel Corporation High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories
JPH065823A (ja) 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
GB9217743D0 (en) 1992-08-19 1992-09-30 Philips Electronics Uk Ltd A semiconductor memory device
JP3036565B2 (ja) 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US5412601A (en) 1992-08-31 1995-05-02 Nippon Steel Corporation Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell
US5428621A (en) 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
US5418743A (en) 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5319593A (en) 1992-12-21 1994-06-07 National Semiconductor Corp. Memory array with field oxide islands eliminated and method
US5436481A (en) 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
US5424978A (en) 1993-03-15 1995-06-13 Nippon Steel Corporation Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same
JP3317459B2 (ja) 1993-04-30 2002-08-26 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法
US5335198A (en) 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US5400286A (en) 1993-08-17 1995-03-21 Catalyst Semiconductor Corp. Self-recovering erase scheme to enhance flash memory endurance
US5440505A (en) 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5418176A (en) 1994-02-17 1995-05-23 United Microelectronics Corporation Process for producing memory devices having narrow buried N+ lines
US5436478A (en) 1994-03-16 1995-07-25 National Semiconductor Corporation Fast access AMG EPROM with segment select transistors which have an increased width
US6490204B2 (en) * 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7242618B2 (en) * 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011502322A (ja) * 2007-10-31 2011-01-20 アギア システムズ インコーポレーテッド マルチレベルフラッシュメモリの系統誤差訂正
JP2011510428A (ja) * 2008-01-22 2011-03-31 サムスン エレクトロニクス カンパニー リミテッド メモリプログラミング装置および方法
US10090060B2 (en) 2016-02-29 2018-10-02 Toshiba Memory Corporation Data communication system and data receiving device

Also Published As

Publication number Publication date
US20080002464A1 (en) 2008-01-03
TW200907983A (en) 2009-02-16
CN101345087A (zh) 2009-01-14
US7535765B2 (en) 2009-05-19
KR20090006008A (ko) 2009-01-14

Similar Documents

Publication Publication Date Title
JP2009020996A (ja) 不揮発性メモリ装置及び読み取りのための方法
US6963505B2 (en) Method circuit and system for determining a reference voltage
US6992932B2 (en) Method circuit and system for read error detection in a non-volatile memory array
EP2569775B1 (en) Determining and using soft data in memory devices and systems
KR100799018B1 (ko) 불휘발성 메모리 소자 및 자기 보상 방법
JP4754486B2 (ja) オーバー・プログラミングされたメモリを検出する技術
US7616499B2 (en) Retention margin program verification
JP4680904B2 (ja) 隣接するメモリセルのプログラミングの後にオーバー・プログラミングされたメモリセルを検出する技術
CN102985977B (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
JP2007052907A (ja) 不揮発性メモリセルの読出し方法
KR101041595B1 (ko) 비휘발성 메모리에서 개선된 판독 동작을 위해 선택 상태에서 보상을 사용하여 감지 및 다른 크기의 마진 프로그래밍
JP2006164507A (ja) 不揮発性メモリセルの読出し方法
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2008027511A (ja) 半導体記憶装置およびその制御方法
KR20080056970A (ko) 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법
KR20090118665A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
CN111696606B (zh) 半导体存储装置
US7489563B2 (en) Memory device with adaptive sense unit and method of reading a cell array
KR100936879B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
US20120243310A1 (en) Method of programming a multi-bit per cell non-volatile memory
US8077513B2 (en) Method and apparatus for programming a multi-level memory
KR20090048112A (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20100034613A (ko) 전하트랩형 플래시 메모리소자의 프로그램 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111004