JP2006164507A - 不揮発性メモリセルの読出し方法 - Google Patents

Abstract

【課題】信頼性のある読み出しを保障する。
【解決手段】本方法は、メモリセルの異なるグループの閾値電圧分布の変化の関数としてメモリセルのグループを読出すための読出し基準レベルを変更する段階を含む。変更ステップは、少なくとも１つの履歴セルの正確な読出しのための履歴読出し基準レベルを求める段階と、第１読出し基準レベルに従ってメモリ読出し基準レベルを選択する段階と、メモリ読出し基準レベルを使用して少なくとも１つの履歴セルに関連する不揮発性メモリアレイセルを読出す段階とを含む。
【選択図】図２

Description

本発明は一般に、不揮発性メモリセルに関し、特に不揮発性メモリセルの読出し方法に関する。

デュアルビットメモリセルは、当該技術分野で公知である。このようなメモリセルの１つには、導電層１８とチャネル２０との間に挟まれた窒化物ベース層１６に２つのビット１２及び１４を記憶するＮＲＯＭ（窒化物読出し専用メモリ）セル１０があり、以下で参照される図１に示されている。ＮＲＯＭセルは、多くの特許、例えば本発明の同一出願人に譲受された米国特許第６，６４９，９７２号に記載されており、その開示は本明細書に組み込まれる。

ビット１２及び１４は、個々にアクセス可能であり、従って、別々にプログラム（従来的には「０」で示される）、消去（従来的には「１」として記される）、又は読出しを行うことができる。ビット（１２又は１４）の読出しは、特定のビットを読出す際に見られるような閾値電圧Ｖｔが、読出し基準電圧レベルＲＤを上回る（プログラムされる）か、又は下回る（消去される）か否かを判定することを伴う。

図２を参照すると、閾値電圧Ｖｔに応じてメモリチップ（通常はメモリアレイに形成された多数のＮＲＯＭセルを有する）のプログラム状態及び消去された状態の分布を示している。消去されるビットは、その閾値電圧が消去閾値電圧ＥＶより下に低くなったものである。従って、消去分布３０は通常、消去閾値電圧ＥＶの近傍（及び好ましくは消去閾値以下）の最右ポイントを有する。同様に、プログラムされるビットは、その閾値電圧がプログラム閾値電圧ＰＶより上に高くなったものである。従って、プログラム分布３２は通常、プログラム閾値電圧ＰＶの近傍（及び好ましくはプログラム閾値電圧以上）の最左ポイントを有する。

２つの閾値電圧ＰＶとＥＶの差は、オペレーションのウィンドウＷ０である。読出し基準電圧レベルＲＤは通常、ウィンドウＷ０内に置かれ、一例として、読出し基準セルから生成することができる。読出し基準セルは一般に、必須ではないが、米国特許第６，４９０，２０４号で説明されるように非ネイティブ状態にあり、該特許は本発明の同一出願人に譲受され、その開示内容が引用により本明細書に組み込まれる。このような場合には、読出し基準セルの閾値電圧は、図２のＲＤレベルとすることができる。
次に、読出されているビットからの信号は、読出し基準レベルによって生成される信号と比較回路（例えば、差動検出増幅器）により比較され、その結果によってアレイセルがプログラム状態又は消去された状態であるかを判定する必要がある。或いは、基準セルを使用するのではなく、読出し基準信号は、別々に生成された電圧又は電流信号とすることもできる。読出し基準信号を生成するための他の方法は、当該技術分野で公知である。

米国特許第６，６４９，９７２号公報 米国特許第６，４９０，２０４号公報

検出方式回路が完璧なものではなく、その特性が種々の動作条件及び環境条件で変化する場合があるので、「０」と「１」をそれぞれ正しく読出すために、通常はマージンＭ０及びＭ１が必要とされる。プログラム分布及び消去分布がこれらのマージンを越えている限りは、信頼性のある読出しを達成することができる。

本発明と見なされる主題は、特に、添付の請求項で示し明確に請求される。しかしながら、本発明の目的、特徴、及び利点と共に動作の構成及び方法の両方に関する本発明は、添付図面と共に読めば以下の詳細な説明を参照することによって最もよく理解することができる。

図を簡略化し明確にするために、図示の要素は必ずしも縮尺通りに描かれていないことが理解されるであろう。例えば、要素の一部の寸法は、分かりやすいように他の要素に対して強調している場合がある。更に、適切と考えられる場合には、参照符号は、対応する要素又は類似の要素を示すために複数の図で重複している場合がある。

以下の詳細な説明では、多数の特定の詳細が本発明の理解を完全にするために示されている。しかしながら、本発明がこれらの特定の詳細なしで実施することができる点は当業者であれば理解されるであろう。他の場合では、公知の方法、手順、及び構成要素は、本発明を曖昧にすることの無いよう詳細には説明しない。

出願人は、セルが複数の消去及びプログラミングサイクルを繰り返すときにオペレーションのウィンドウが経時的に変化する可能性があることが分かった。オペレーションのウィンドウは、縮小及び／又はドリフトすることができ、この両方は、読出しオペレーションの精度に影響を与える可能性がある。

図３を参照すると、例示的なメモリアレイのオペレーションの開始後のあるポイントでの消去分布４０及びプログラム分布４２がそれぞれ示されている。

各ビットは、消去電圧ＥＶより低い閾値電圧まで消去されるが、消去分布４０は、消去電圧ＥＶよりもわずかに高くシフトされているように見える場合がある。出願人は、これがセルの２つのビットが互いに幾らか影響を及ぼすことに起因している可能性のあることが分かった。両方のビットが消去される場合、各ビットの閾値電圧は、消去電圧ＥＶより低い（消去分布４０内の小さい方の分布４４によって示されている）ものとすることができる。しかしながら、両ビットの一方が、ビットの他方が消去されている間にプログラムされる場合には、消去ビットの閾値電圧は、他方のビットのプログラム状態に起因してより高く見える可能性がある。これは、消去分布４０内の２番目に小さい分布４６によって示されており、そのビットの幾つかは、消去電圧ＥＶよりも高く見える閾値電圧を有することができる。これは通常、「セカンドビット効果」と呼ばれる。

出願人は、プログラム及び消去サイクルを繰り返した後、プログラム分布４２がプログラミング電圧ＰＶより低くシフトする場合があることが更に分かった。これは、多数回の消去／プログラムサイクル後のトラッピング層内の電荷再分布、エイジング特性、又はセルの保存特性によって生じる可能性がある。プログラム分布４２のこの下方シフトは、時間と温度に依存し、シフト率はまた、セルのこれまでのプログラム／消去サイクル数に依存する。

これらのシフト分布の結果により、オペレーションのウィンドウを異なるオペレーションのウィンドウＷｍを縮小させる可能性がある。出願人は、異なるウィンドウＷｍが元のウィンドウＷ０と一致する場合もあれば、一致しない場合もあることが分かった。図３は、元のウィンドウＷ０の中心からシフトした中心を有する例示的なウィンドウＷｍを示している。出願人は、これらの変化の１つ又は両方が読出しオペレーションの品質に影響を与える可能性があることが分かった。これは、図４に示されており、次に参照する。

背景技術において述べたように、マージンＭ１は、回路欠陥を補償し、消去ビットの正確な読出しを保証することを必要とすることができる。ＥＶレベルより低い消去ビットの元の配置（通常は消去オペレーションの後）は、Ｍ１より大きなマージン、従って「１」のビットの信頼性のある読出しを可能にした。残念ながら、図４に示されるように、消去分布４０は消去閾値電圧ＥＶより高くドリフトしている可能性があるので、マージンＭ１はもはや保持されない場合がある。閾値電圧がマージンＭ１より低くないことにより誤って読み出される（すなわちプログラムされたものとして読み出される）ことのある幾つかのビットが消去分布４６（実線のマーキングによって示される）内に存在する可能性がある。

ここで図５Ａ、５Ｂ、及び５Ｃを参照すると、これらは全て、オペレーションのウィンドウでの変化の関数として移動することができる移動読出し基準レベルＭＲＬを使用して、本発明に従って構成及び動作可能なメモリセルを読出す方法を示している。

本発明の好ましい実施形態によれば、消去及びプログラムオペレーションの直後（図５Ａ）、移動読出しレベルＭＲＬは、消去分布５０Ａとプログラム分布５２Ａとの間の読出しレベルＲＤ１に配置することができ、ここで消去分布５０Ａは、消去閾値電圧ＥＶよりわずかに高く（セカンドビット効果に起因して）、プログラム分布５２Ａは、プログラミング閾値電圧ＰＶよりも完全に又はほぼ完全に高いところにある。適切なマージンＭ１及びＭ０は、回路及び検出方式の欠陥を克服し、ビット状態の正確な検出を保証するために読出しレベルＲＤ１から定義することができる。図５Ａにおいて、消去及びプログラム分布は、マージンＭ１及びＭ０をそれぞれを越えている。従って、このポイントでは、読出しレベルＲＤ１は、１及び０の両方を正常且つ確実に読出すことができる。

セルが複数のプログラミング及び消去サイクルを既に受けている場合には、ある時間期間後、分布がシフトする可能性がある。図５Ｂにおいて５２Ｂで表記されたプログラム分布は、より下側に移動し、従って、そのほとんどの部分がプログラム閾値電圧ＰＶより下側にある。しかしながら、図５Ｂにおいて５０Ｂで表記された消去分布もまた、一般的には下側に移動している。オペレーションのウィンドウＷ_Ｂが図５Ａのウィンドウ（ラベルＷ_Ａ）に近い幅又は同じ幅である場合には、その中心は変化している。その結果として、マージンＭ０を有する読出し基準レベルＲＤ１はもはや、「０」としてプログラム分布５２Ｂのビット全てを正確に読出すことはできない。

本発明の好ましい実施形態によれば、図５Ｂの状況では、移動読出しレベルＭＲＬは、第２読出しレベルＲＤ２まで移動することができる。この場合、読出しレベルＲＤ２を基準としてビットを読出す場合、マージンＭ０及びＭ１はシフトされたＲＤ２読出しレベル以外に保持され、従って、両方の分布（５０Ｂと５２Ｂ）のビットの全ては、消去（「１」）又はプログラム（「０」）されたものとして正確に読み取ることができる。

図５Ｃは、更に分布がシフトした第３の事例を示しており、オペレーションのウィンドウＷ_Ｃが更に縮小及び／又はシフトされている。本発明の好ましい実施形態によれば、移動読出しレベルＭＲＬは、第３読出しレベルＲＤ３（マージンＭ０とＭ１と共に）に移動して、オペレーションのウィンドウの変化に対応し、分布５０Ｃ及び５２Ｃのビット全ての信頼性のある読出しを保証することができる。

読出しレベルＲＤ１及びＲＤ２は図５Ｃの分布を正常に読出すことができない点を理解されたい。読出しレベルＲＤ１及びＲＤ２の両方は、０の少なくとも幾つかを誤って読出す可能性がある（読出しレベルまでのプログラム分布５２Ｃの左側の距離が、必要とされるマージンＭ０より小さいため）。同様に、第３読出しレベルＲＤ３は、分布５０Ａ及び５０Ｂの右側が読出しレベルＲＤ３から必要とされるマージンＭ１を保持しないので、図５Ａ及び５Ｂの分布で使用された１の幾つかを誤って読出す可能性がある。

任意の所与の時間においてどの読出しレベルを利用するかを選択することは、どのような好適な方法で行ってもよく、全てのこのような方法は本発明に含まれる。ここで図６Ａに示された１つの実施例を参照する。この実施例では、６０で表記されたメモリアレイは、読出されることになるメモリセル６２と、履歴セル６４とを含むことができる。少なくとも１つの履歴セル６４は、メモリセル６２のサブセットに関連付けることができ、メモリセル６２の対応するサブセットとほぼ同じ事象を好ましくはほぼ同じ時間にほぼ同じ条件でパスさせることができる。

ここで図６Ｂに示された特定の実施例を参照する。この実施例では、履歴セル６４Ａは、メモリセル６２の横列Ａと関連付けることができ、横列Ａのセル６２と同時にプログラム及び消去することができ、常に公知の所定状態まで引き戻される。この所定状態は、例えば、セルの両方のビット（すなわち両方の記憶領域）がプログラム状態にあるようにすることができ、又は別の場合では、ビットの１つだけがプログラム状態にされ、他のビットが消去されたままであるようすることができる。

ここで図６Ｃに示された別の実施例を参照する。この実施例では、履歴セル６４Ｇのセットは、アレイ６０のセクションＧに関連付けられる。履歴セル６４Ｇは、これらが関連付けられるメモリセルのサブセットとほぼ同じ事象をほぼ同じ条件でパスさせる限り、メモリアレイ内のどこにあってもよい。履歴セル６４Ｇは、常に所定状態まで引き戻される。履歴セルの幾つかは、プログラム状態の両ビット（すなわち両方の記憶領域）を有することができ、他の履歴セルは、プログラム状態のビットの１つだけを有することができる。

履歴セル６４を用いて、関連付けられるメモリセル６２のサブセットを読出すのに使用される最も適切な基準読出しレベルを求めることができる。基準読出しレベル、又はより好ましくは１つの履歴セル６４の正確な読出し値を生成することができる最高基準読出しレベル（履歴セル６４が通常はプログラム状態にあるので「０」読出し値）を用いて、メモリセル６２の関連するサブセットを読出すことができる。

履歴セル６４を正確に読出すのに使用される基準読出しレベルは、「履歴読出し基準レベル」として公知とすることができる。メモリセル６２の関連するサブセットは、履歴読出し基準レベルと同じか或いはマージンを付加することができる「メモリ読出し基準レベル」で読出すことができる。或いは、２つの読出し基準レベル間の他の固定的な差が存在することができる（はい？）。

１つの実施例では、３つの利用可能な基準読出しレベルＲＤ１＞ＲＤ２＞ＲＤ３が存在することができる。プログラムされた履歴セル６４がＲＤ（ｊ）を用いて誤って読出される（すなわち消去されたものとして読出される）が、ＲＤ（ｊ＋１）を使用して正確に読出される場合には、メモリセル６２の関連するサブセットは、好ましくはＲＤ（ｊ＋１）基準読出しレベルを使用して読出すことができ、マージンは付加されてもよく、又は付加されなくともよい。

或いは、プログラム履歴セル６４がＲＤ（ｉ）を使用して十分なマージン（Ｍｈ）で読出すことができない（すなわち、ＲＤ（ｊ）＋Ｍｈを使用して消去されたものとして読出される）が、ＲＤ（ｊ＋１）を使用すると十分なマージンで読出すことができる（すなわち、ＲＤ（ｊ＋１）＋Ｍｈを使用してプログラムされたものとして読出される）場合には、メモリセル６２の関連するサブセットは、好ましくはＲＤ（ｊ＋１）基準読出しレベルを使用して読出すことができ、マージンは付加されてもよく、又は付加されなくともよい。マージンＭｈは、履歴セルの信頼性のある読出し値とこれに関連付けられたメモリセル６２の信頼性のある読出し値との間の要求されるマージンの量として定義することができる。

メモリセル６２のサブセットの各々を読出すために使用される最も適切な基準読出しレベルは、幾つかの方法のいずれか１つで求めることができ、そのうちの４つを以下に説明する。
Ａ）読出し基準レベルＲＤ（ｊ）を有する既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し
Ｂ）読出し基準レベルＲＤ（ｊ）プラスあるマージンＭｈで配置された特定の基準セルに対する履歴セル６４の全部又は一部の読出し。各読出しレベルＲＤ（ｊ）につき別々のマージンＭｈ（ｊ）が存在することができる。
Ｃ）読出し基準レベルＲＤ（ｊ）を有するが、あるマージンを取り入れるために、読出し基準セルのワード線とは異なるレベルでの履歴セル６４のワード線を起動する既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し。
Ｄ）例えば、履歴又は読出し基準セルの少なくとも１つの信号に電流又は電圧信号を加算又は減算することによって、読出し基準レベルＲＤ（ｊ）を有するが読出しオペレーションの各々においてあるマージンＭｈ（ｊ）を取り入れる既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し。

これらのオペレーションは、異なる読出し基準レベルに対する履歴セル６４を読出し、メモリセル６２の関連するサブセットを読出すための最適メモリ読出し基準レベルを求めるための十分な時間を可能にする用途において「オンザフライ」で（メモリセル６２の関連するサブセットを読出す前に）実行することができる。或いは、履歴セル６４は、読出し値を分析し履歴セルの各セットに対する適切な読出し基準レベルを選択した後で所定の時間に読出すことができ、この結果は、メモリセル６２の読出しが要求されたときに後で使用するために記憶することができる。このような所定の時間は、装置のパワーアップ時、長時間のオペレーション（例えば、プログラム又は消去）の前又は後、或いはアイドル時間とすることができる。履歴セル６４は、連続、並行、及び連続／並行の混合形式で読出すことができる。
履歴セル６４は、アレイメモリセル６２と同じタイプのマルチビットＮＲＯＭセルとすることができる。これは、１セルにつき１ビットモード、１セルにつきデュアルビットモード、又はマルチレベルモードで動作することができる。履歴セル６４のプログラム状態は、そのセルの１つだけ又は両方のビットをプログラミングすることによって達成することができる。履歴セル６４は、その関連するメモリセル６２の近くで、又はこれと共に、或いはその消去中に消去することができる。履歴セルのプログラミングは、これら及びこれらの関連するメモリセル６２を消去した直後、或いはこれらの関連するメモリセル６２のビットのサブセットのプログラミングの近くで実行することができる。

本発明の幾つかの特徴を本明細書で例証し説明してきたが、多くの修正、置き換え、変更、及び均等形態が当業者には想起されるであろう。従って、添付の請求項は、本発明の真の精神の範囲内にある全てのこのような修正及び変更を保護するものとされる。

従来技術のＮＲＯＭセルの概略図である。 閾値電圧Ｖｔの関数としてＮＲＯＭセルのメモリチップのプログラム状態及び消去状態の分布の概略図である。 例示的なメモリアレイのオペレーションの開始後のあるポイントでの消去及びプログラム分布の概略図である。 分布が図３の分布からシフトした場合の消去及びプログラム分布の概略図である。 オペレーションのウィンドウでの変化の関数として移動することができる移動読出し基準レベルを使用して、本発明に従って構成され動作できるメモリセルを読出す方法の概略図である。 図５Ａの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。 図５Ｂの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。 図５Ｃの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。

符号の説明

３０ 消去分布
３２ プログラム分布

Claims (27)

1. 少なくとも１つの履歴セルを正確に読出すため履歴読出し基準レベルを求める段階と、
   前記履歴読出し基準レベルに従ってメモリ読出し基準レベルを選択する段階と、
   前記メモリ読出し基準レベルを使用して、前記少なくとも１つの履歴セルに関連した不揮発性メモリアレイセルを読出す段階と、
   を含む方法。
2. 前記求める段階が、
   複数の履歴読出し基準レベルを有する段階と、
   前記複数の履歴読出し基準レベルの少なくとも１つで前記少なくとも１つの履歴セルを読出す段階と、
   を含む請求項１に記載の方法。
3. 前記読出段階は、連続、並行、及び連続／並行の混合方式のうちの１つで前記複数の履歴読出し基準レベルに対して実行されることを特徴とする請求項２に記載の方法。
4. 前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しいことを特徴とする請求項１に記載の方法。
5. 前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しくないことを特徴とする請求項１に記載の方法。
6. 前記非同等性は、前記少なくとも１つの履歴セルの読出し値とその関連する前記メモリアレイセルの読出し値との間に保持される所定マージンに依存することを特徴とする請求項５に記載の方法。
7. 読出し基準セルを有する段階と、前記読出し基準セルのワード線とは異なるレベルの前記履歴セルのワード線を起動する段階とを更に含む請求項１に記載の方法。
8. 各前記少なくとも１つの履歴セルを前記関連するメモリセルとほぼ同じ事象をほぼ同じ条件でパスさせる段階を含む請求項１に記載の方法。
9. 前記求める段階は、前記方法を実施する装置のパワーアップ時、長時間オペレーションの前又は後、及びアイドル時間のうちの１つで行われることを特徴とする請求項１に記載の方法。
10. 前記履歴セル及び前記メモリセルは、ＮＲＯＭ（窒化物読出し専用メモリ）セルであることを特徴とする請求項１に記載の方法。
11. 前記履歴セル及び前記メモリセルは、１セルにつき１ビットのモード、１セルにつきデュアルビットのモード、及びマルチレベルモードのうちの１つで動作されるＮＲＯＭセルであることを特徴とする請求項１に記載の方法。
12. 互いの短時間スパン内に、前記履歴セルとその前記関連するメモリセルを各々消去する段階を含む請求項１に記載の方法。
13. 互いの短時間スパン内に前記履歴セルの少なくとも１つと前記関連するメモリセルの少なくとも１つとをプログラミングする段階を更に含む請求項１に記載の方法。
14. メモリセルの異なるグループの閾値電圧分布における変化に応じてメモリセルのグループを読出すための読出し基準レベルを変更する段階を含む方法。
15. 前記変更段階は、
    少なくとも１つの履歴セルの正確な読出しのために履歴読出し基準レベルを求める段階と、
    前記履歴読出し基準レベルに従ってメモリ読出し基準レベルを選択する段階と、
    前記メモリ読出し基準レベルを使用して前記少なくとも１つの履歴セルに関連した不揮発性メモリアレイセルを読出す段階と、
    を含む請求項１４に記載の方法。
16. 前記求める段階は、
    複数の読出し基準レベルを有する段階と、
    前記複数の読出し基準レベルの少なくとも１つで前記少なくとも１つの履歴セルを読出す段階と、
    を含む請求項１５に記載の方法。
17. 前記読出段階は、連続、並行、及び連続／並行の混合方式のうちの１つで前記複数の履歴読出し基準レベルに対して実行されることを特徴とする請求項１６に記載の方法。
18. 前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しいことを特徴とする請求項１５に記載の方法。
19. 前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しくないことを特徴とする請求項１５に記載の方法。
20. 前記非同等性は、前記少なくとも１つの履歴セルの読出し値とその関連する前記メモリアレイセルの読出し値との間に保持される所定マージンに依存することを特徴とする請求項１９に記載の方法。
21. 読出し基準セルを有する段階と、前記読出し基準セルのワード線とは異なるレベルの前記履歴セルのワード線を起動する段階とを更に含む請求項１５に記載の方法。
22. 各前記少なくとも１つの履歴セルを前記関連するメモリセルとほぼ同じ事象をほぼ同じ条件でパスさせる段階を含む請求項１５に記載の方法。
23. 前記求める段階は、前記方法を実施する装置のパワーアップ時、長時間オペレーションの前又は後、及びアイドル時間のうちの１つで行われることを特徴とする請求項１５に記載の方法。
24. 前記履歴セル及び前記メモリセルは、ＮＲＯＭセルであることを特徴とする請求項１５に記載の方法。
25. 前記履歴セル及び前記メモリセルは、１セルにつき１ビットのモード、１セルにつきデュアルビットのモード、及びマルチレベルモードのうちの１つで動作されるＮＲＯＭセルであることを特徴とする請求項１５に記載の方法。
26. 互いの短時間スパン内に、前記履歴セル及びその前記関連するメモリセルを各々消去する段階を含む請求項１５に記載の方法。
27. 互いの短時間スパン内に前記履歴セルの少なくとも１つと前記関連するメモリセルの少なくとも１つとをプログラミングする段階を更に含む請求項１５に記載の方法。

Images