KR20100013844A - 메모리 장치 및 메모리 데이터 판정 방법 - Google Patents

메모리 장치 및 메모리 데이터 판정 방법 Download PDF

Info

Publication number
KR20100013844A
KR20100013844A KR1020080075555A KR20080075555A KR20100013844A KR 20100013844 A KR20100013844 A KR 20100013844A KR 1020080075555 A KR1020080075555 A KR 1020080075555A KR 20080075555 A KR20080075555 A KR 20080075555A KR 20100013844 A KR20100013844 A KR 20100013844A
Authority
KR
South Korea
Prior art keywords
memory cell
threshold voltage
data
memory
metric
Prior art date
Application number
KR1020080075555A
Other languages
English (en)
Other versions
KR101528167B1 (ko
Inventor
은희석
김재홍
조경래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080075555A priority Critical patent/KR101528167B1/ko
Priority to US12/461,060 priority patent/US7911848B2/en
Publication of KR20100013844A publication Critical patent/KR20100013844A/ko
Application granted granted Critical
Publication of KR101528167B1 publication Critical patent/KR101528167B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Abstract

메모리 장치 및 메모리 데이터 판정 방법이 제공된다. 본 발명의 일 실시예에 따른 메모리 장치는 제1 메모리 셀이 프로그램되기 전의 데이터 및 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 제1 메모리 셀의 문턱 전압의 변화를 추정할 수 있다. 메모리 장치는 추정된 제1 메모리 셀의 문턱 전압의 변화에 기초하여 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭을 생성할 수 있다. 메모리 장치는 메트릭을 고려하여 제2 메모리 셀에 저장된 데이터에 대한 판정을 수행할 수 있다. 메모리 장치는 메모리 셀에 저장된 데이터의 판독 오류를 줄일 수 있다.
coupling, metric, decision, 판정

Description

메모리 장치 및 메모리 데이터 판정 방법 {MEMORY DEVICE AND METHOD OF DATA DECISION OF MEMORY DEVICE}
본 발명의 실시예들은 메모리 장치에 저장된 데이터에 대하여 판정을 수행하는 장치 및 방법에 관한 것이다. 본 발명의 실시예들은 메모리 셀의 문턱 전압 (threshold voltage)을 변경함으로써 데이터를 저장하는 메모리 장치에 있어서 데이터에 대한 판정을 수행하는 장치 및 방법에 관한 것이다.
전원이 꺼져도 저장된 정보를 계속 저장할 수 있는 스토리지(storage)의 하나로서 최근 비휘발성(non-volatile) 반도체 메모리가 널리 이용되고 있다. 비휘발성 메모리의 대표적인 것으로 플래시 메모리를 들 수 있으며, 플래시 메모리는 종래의 하드 디스크 드라이브(Hard Disk Drive, HDD)에 비하면 크기가 작고, 전력 소모량이 작으며, 읽기 속도를 높일 수 있는 이점이 있다. 최근에는 대용량의 플래시 메모리를 이용하여 HDD를 대체하기 위한 SSD(Solid State Disk)가 제안되기도 하였다.
플래시 메모리의 종류로서 대표적인 것들로는 NAND 방식의 플래시 메모리와 NOR 플래시 메모리 등을 들 수 있다. NAND 방식과 NOR 방식은 셀 어레이의 구성 및 동작 방식에 의해 구별될 수 있다.
플래시 메모리는 다수의 메모리 셀들의 배열로 이루어지며, 하나의 메모리 셀은 하나 이상의 데이터 비트를 저장할 수 있다. 하나의 메모리 셀은 컨트롤 게이트(control gate) 및 플로팅 게이트(floating gate)를 포함하며, 컨트롤 게이트 및 플로팅 게이트 사이에는 절연체(insulator)가 삽입되고, 플로팅 게이트 및 서브스트레이트(substrate) 간에도 절연체가 삽입된다.
플래시 메모리의 메모리 셀에 데이터를 저장하는 과정을 프로그램이라고 하며, 프로그램 또는 데이터를 소거하는(erase) 과정은 핫 캐리어 이펙트(hot carrier effect) 또는 F-N 터널링 (Fowler-Nordheim Tunneling, F-N tunneling) 메커니즘에 의하여 수행될 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 메모리 셀 어레이(memory cell array), 추정부(estimation unit) 및 판독부(read unit)를 포함할 수 있다. 메모리 셀 어레이는 제1 메모리 셀 및 제2 메모리 셀을 포함할 수 있다. 추정부는 상기 제1 메모리 셀이 프로그램되기 전의 데이터 및 상기 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 상기 제1 메모리 셀의 문턱 전압 (threshold voltage) 변화를 추정할 수 있다. 추정부는 상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭(metric)을 생성할 수 있다. 판독부는 상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터에 대하여 판정(decision)을 수행할 수 있다.
본 발명의 일 실시예에 따른 메모리 데이터 판정 방법은 제1 메모리 셀이 프로그램되기 전의 데이터 및 상기 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 상기 제1 메모리 셀의 문턱 전압 변화를 추정하는 단계, 상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭(metric)을 생성하는 단계, 및 상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터에 대하여 판정을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면 인접한 복수의 메모리 셀들 상호 간의 커플링 (coupling)에 의한 영향을 고려하여 메모리 셀에 저장된 데이터에 대한 판정을 수 행할 수 있다.
본 발명의 실시예에 따르면 커플링에 의한 메모리 셀의 문턱 전압의 변화를 계산할 수 있다.
본 발명의 실시예에 따르면 메모리 셀에 저장된 데이터를 판독할 때의 오류를 줄일 수 있다.
이하에서, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
본 발명의 실시예들은 메모리 셀의 문턱 전압 (threshold voltage)을 변화시켜 데이터를 저장하는 메모리 장치에 적용될 수 있다. 이러한 종류의 메모리 장치의 예로는 플래시 메모리(flash memory), EEPROM(Electrically Erasable Programmable Read Only Memory), PRAM(Phase Shift Random Access Memory), MRAM(Magnetic Random Access Memory) 등이 포함될 수 있다.
비휘발성 메모리 장치의 메모리 셀은 저장되는 데이터의 밀도(density)에 따라 싱글 레벨 셀 또는 멀티 레벨 셀로 분류될 수 있다.
싱글 레벨 셀(SLC: single-level cell) 메모리는 하나의 메모리 셀에 1비트의 데이터를 저장하는 메모리이다. 싱글 레벨 셀 메모리는 싱글 비트 셀(SBC: single-bit cell) 메모리로도 불린다. 싱글 레벨 셀 메모리의 메모리 셀(싱글 레벨 셀)에 데이터를 저장하는 과정은 프로그램 과정이라고도 불리며, 메모리 셀의 문턱 전압(threshold voltage)을 변화시킬 수 있다. 예를 들어, 싱글 레벨 셀에 논리 "1"의 데이터가 저장된 경우에는 싱글 레벨 셀은 1.0 Volt의 문턱 전압을 가질 수 있으며, 논리 "0"의 데이터가 저장된 경우에는 싱글 레벨 셀은 3.0 Volt의 문턱 전압을 가질 수 있다.
복수의 싱글 레벨 셀들 간의 미세한 전기적 특성의 차이로 인해 동일한 데이터가 프로그램된 싱글 레벨 셀들 각각에 형성된 문턱 전압은 일정한 범위의 산포(distribution)를 가지게 된다. 예를 들어, 메모리 셀로부터 판독된 전압이 0.5-1.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "1"이고, 메모리 셀로부터 판독된 전압이 2.5-3.5 Volt인 경우에는 상기 메모리 셀에 저장된 데이터는 논리 "0"으로 판정될 수 있다. 메모리 셀에 저장된 데이터는 판독 동작 시 메모리 셀의 전류/전압의 차이에 의하여 구분된다.
멀티 레벨 셀(MLC: multi-level cell) 메모리는 하나의 메모리 셀에 2비트 이상의 데이터를 프로그램할 수 있는 메모리이다. 멀티 레벨 셀 메모리는 멀티 비트 셀(MBC, multi-bit cell) 메모리로도 불린다. 멀티 레벨 셀 메모리는 저장되는 데이터의 밀도를 높일 수 있으므로 대용량 메모리를 구현하는 데 유리하다. 그러나, 하나의 메모리 셀에 프로그램되는 비트의 수가 증가할수록 신뢰성은 떨어지고, 판독 실패율(read failure rate)은 증가하게 된다. 하나의 메모리 셀에 m개의 비트를 프로그램하려면, 2m개의 문턱 전압 중 어느 하나가 상기 메모리 셀에 형성되어야 한다. 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램된 메모리 셀들의 문턱 전압들은 일정한 범위의 산포(distribution)를 형성할 수 있다. 이 때, m개의 비트에 의해 생성될 수 있는 2m 개의 데이터 값 각각에 하나씩의 문턱 전압 산포가 대응할 수 있다.
그러나, 메모리의 전압 윈도우(voltage window)는 제한되어 있기 때문에, m이 증가함에 따라 인접한 비트들 간의 문턱 전압(threshold)의 2m개의 산포들 간의 거리는 줄어들고, 산포들 간의 거리가 더욱 줄어들면 산포들끼리 겹칠 수 있다. 산포들끼리 겹치면 판독 실패율이 증가할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)를 도시하는 도면이다.
도 1을 참조하면 메모리 장치(100)는 메모리 셀 어레이(110), 추정부(120), 판독부(130), 및 프로그래밍부(140)를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함할 수 있다.
복수의 메모리 셀들 각각은 행(row) 및 열(column)로 식별될 수 있으며 하나의 행에 포함되는 메모리 셀들은 하나의 워드 라인(word line)에 연결될 수 있다. 하나의 열에 포함되는 메모리 셀들은 하나의 비트 라인(bit line)에 연결될 수 있다.
메모리 셀은 금속(metal) 또는 폴리실리콘(poly-silicon)으로 이루어진 게이트 단자를 가지고, 게이트 단자 및 채널 사이에 부유 게이트(floating gate, FG)를 가질 수도 있다. 부유 게이트는 금속 또는 폴리실리콘으로 이루어질 수 있다.
메모리 장치(100)는 메모리 셀의 FG에 반송자(carrier)를 저장할 수 있다. FG에 반송자가 저장되면 메모리 셀의 문턱 전압 (threshold voltage)이 변화할 수 있다.
FG에 반송자를 저장하는 방법으로는 F-N tunneling 또는 Hot Carrier Effect (HCE)가 이용될 수 있다. 이 때 반송자의 예로는 전자(electron) 또는 정공(hole) 등을 들 수 있다.
인접한 메모리 셀들의 FG들 사이의 기생 커패시턴스 (parasitic capacitance)에 의하여 하나의 메모리 셀의 문턱 전압의 변화는 다른 문턱 전압에 영향을 미칠 수 있다. 따라서 주변의 복수의 메모리 셀들의 문턱 전압의 변화는 중심 메모리 셀의 문턱 전압에 영향을 미칠 수 있다. 이러한 현상을 FG 커플링(coupling)이라 하기도 한다.
메모리 셀의 문턱 전압의 원치 않는 변화를 일으키는 원인의 다른 예로는 프로그램 디스터번스 (program disturbance)를 들 수 있다. 프로그램 디스터번스는 하나의 메모리 셀의 문턱 전압이 동일한 워드 라인(word line) 또는 비트 라인(bit line)에 연결된 다른 메모리 셀에 대한 프로그램 과정에 의하여 영향 받는 현상을 말한다.
전하 유실(charge loss) 또한 메모리 셀의 문턱 전압의 원치 않는 변화를 일으킬 수 있다. FG에 저장된 반송자(carrier)가 자연적인 확산(diffusion)에 의하여 유실되거나 FG 주변의 절연체(insulator)가 데미지를 입은 경우 누설되어 메모리 셀의 문턱 전압이 변화할 수 있다.
메모리 셀에 저장될 데이터의 값에 기초하여 프로그래밍부(140)는 목표 문턱 전압을 결정할 수 있다. 프로그래밍부(140)는 메모리 셀의 문턱 전압이 목표 문턱 전압에 대응할 때까지 FG에 반송자를 저장하는 동작을 반복적으로 수행할 수 있다. 메모리 셀에 저장된 데이터를 소거(erase)하기 위해서는 프로그래밍부(140)는 메모리 셀의 FG에 저장된 FG를 제거할 수 있다.
프로그래밍부(140)가 데이터를 저장하기 위해 메모리 셀의 FG에 반송자를 저장하는 과정을 프로그램 과정이라 할 수 있으며 데이터를 소거하기 위해 메모리 셀의 FG에 저장된 FG를 제거하는 과정을 소거 과정이라 할 수 있다.
*메모리 셀이 프로그램 과정 및 소거 과정을 반복하여 경험할수록 메모리 셀의 전하 보유 특성(charge retention characteristics)은 열화(degraded)될 수 있다. 전하 보유 특성이 열화된 메모리 셀에 대해서는 전하 유실이 상대적으로 강하게 나타날 수 있다.
FG 커플링, 프로그램 디스터번스, 또는 전하 유실은 메모리 셀의 문턱 전압의 원치 않는 변화를 일으키므로 복수의 메모리 셀들의 문턱 전압들의 산포의 폭을 증가시킬 수 있다. 메모리 장치(100)는 문턱 전압들의 산포의 변화를 추정하고 메모리 셀에 저장된 데이터를 읽는 과정에서 상기 추정된 변화를 이용할 수 있다.
설명의 편의 상 메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들 중 제1 메모리 셀 및 제2 메모리 셀에 대하여 기술하기로 한다.
메모리 장치(100)는 제2 메모리 셀에 저장된 데이터를 읽기 위하여 제1 메모리 셀의 문턱 전압의 변화가 제2 메모리 셀에 저장된 데이터에 미치는 영향을 분석 할 수 있다.
추정부(120)는 제1 메모리 셀에 대한 프로그램 과정에 의한 제1 메모리 셀의 문턱 전압의 변화를 추정할 수 있다. 프로그래밍부(140)는 제1 메모리 셀에 저장될 데이터에 기초하여 제1 메모리 셀의 프로그램 목표 문턱 전압을 결정할 수 있다.
추정부(120)는 제1 메모리 셀이 프로그램되기 전의 데이터 및 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 제1 메모리 셀의 문턱 전압 변화를 추정할 수 있다.
추정부(120)는 추정된 제1 메모리 셀의 문턱 전압의 변화에 기초하여 제2 메모리 셀의 문턱 전압의 변화에 관련된 메트릭(metric)을 생성할 수 있다. 추정부(120)는 제1 메모리 셀 및 제2 메모리 셀 간의 커플링(coupling)에 기초하여 커플링 계수 (coupling coefficient) 를 결정할 수 있다. 이 때 추정부(120)는 제1 메모리 셀 및 제2 메모리 셀 간의 기하 구조(geometry)에 기초하여 커플링 계수를 결정할 수 있다.
추정부(120)는 제1 메모리 셀 및 제2 메모리 셀 간의 거리가 가까울수록 보다 큰 값의 커플링 계수를 결정할 수 있다.
추정부(120)는 메타 데이터(meta data)에 기초하여 제1 메모리 셀이 프로그램되기 전의 데이터를 결정할 수 있다. 메타 데이터는 메모리 셀의 현재 상태에 관한 정보를 포함할 수 있다.
본 발명의 다른 실시예에 따라서는 판독부(130)는 제1 메모리 셀이 프로그램 되기 전에 제1 메모리 셀에 저장된 데이터를 읽을 수 있다. 추정부(120)는 판독부(130)로부터 제1 메모리 셀이 프로그램되기 전의 데이터를 얻을 수 있다. 이처럼 프로그램 전의 데이터 읽기 동작을 internal read라고 하기도 한다.
추정부(120)는 커플링 계수를 상기 추정된 제1 메모리 셀의 문턱 전압의 변화에 곱하여 상기 메트릭을 생성할 수 있다.
제2 메모리 셀에 저장된 데이터를 읽기 전에 제3 메모리 셀에 대한 프로그램 과정이 수행되면 추정부(120)는 제3 메모리 셀의 문턱 전압의 변화를 추정할 수 있다. 추정부(120)는 판독부(130) 또는 메타 데이터로부터 제3 메모리 셀이 프로그램되기 전의 데이터를 얻을 수 있다. 프로그래밍부(140)는 제3 메모리 셀에 저장될 데이터에 기초하여 제3 메모리 셀의 목표 문턱 전압을 결정할 수 있다. 추정부(120)는 제3 메모리 셀이 프로그램되기 전의 데이터 및 제3 메모리 셀의 목표 문턱 전압에 기초하여 제3 메모리 셀의 문턱 전압의 변화를 추정할 수 있다.
추정부(120)는 제2 메모리 셀 및 제3 메모리 셀의 커플링에 기초하여 커플링 계수를 결정할 수 있다. 추정부(120)는 상기 추정된 제3 메모리 셀의 문턱 전압의 변화 및 커플링 계수에 기초하여 제2 메모리 셀의 문턱 전압의 변화에 관련된 메트릭(metric)을 생성할 수 있다.
제1 메모리 셀의 문턱 전압의 변화에 기초하여 생성된 메트릭을 제1 메트릭이라 하고, 제3 메모리 셀의 문턱 전압의 변화에 기초하여 생성된 메트릭을 제2 메트릭이라 할 수 있다. 추정부(120)는 제1 메트릭 및 제2 메트릭을 합산하여 제3 메트릭을 생성할 수 있다. 추정부(120)는 최종적으로 제3 메트릭을 제2 메모리 셀 의 문턱 전압의 변화에 관련된 메트릭으로 생성할 수 있다.
판독부(130)는 메트릭에 기초하여 제2 메모리 셀에 저장된 데이터에 대하여 판정을 수행할 수 있다.
판독부(130)는 제2 메모리 셀의 문턱 전압의 범위를 결정할 수 있다. 판독부(130)는 결정된 문턱 전압의 범위 및 메트릭에 기초하여 제2 메모리 셀에 저장된 데이터를 결정할 수 있다.
프로그래밍부(140)는 메모리 셀에 저장될 데이터에 기초하여 프로그램 목표 문턱 전압을 결정할 수 있다. 프로그래밍부(140)는 복수의 프로그램 목표 문턱 전압 후보들을 설정할 수 있다. 프로그래밍부(140)는 메모리 셀에 저장될 데이터에 기초하여 복수의 프로그램 목표 문턱 전압 후보들 중 하나를 선택할 수 있다.
판독부(130)는 복수의 프로그램 목표 문턱 전압 후보들에 기초하여 복수의 기준 문턱 전압 구간 (reference threshold voltage interval) 들을 설정할 수 있다. 판독부(130)는 복수의 기준 문턱 전압 구간들 중 제2 메모리 셀의 문턱 전압이 포함되는 제1 기준 문턱 전압 구간을 결정할 수 있다.
판독부(130)는 제2 메모리 셀에 저장된 데이터에 대하여 경판정(hard decision)을 수행할 수도 있고 연판정(soft decision)을 수행할 수도 있다.
판독부(130)가 경판정(hard decision)을 수행하는 경우 판독부(130)는 복수의 기준 문턱 전압 구간들 각각에 판정 데이터를 할당(assign)할 수 있다. 판독부(130)는 메트릭에 기초하여 제1 기준 문턱 전압 구간 또는 다른 기준 문턱 전압 구간에 할당된 판정 데이터 중 하나를 선택할 수 있다.
설명의 편의상 제1 기준 문턱 전압 구간보다 낮은 문턱 전압을 가지며 제1 기준 문턱 전압 구간에 가장 가까운 문턱 전압 구간을 제2 문턱 전압 구간이라 명명하기로 한다. 제1 기준 문턱 전압 구간보다 높은 문턱 전압을 가지며 제1 기준 문턱 전압 구간에 가장 가까운 문턱 전압 구간은 제3 문턱 전압 구간이라 명명하기로 한다.
메트릭이 제1 임계 값 이상이면 판독부(130)는 제2 기준 문턱 전압 구간에 대응하는 판정 데이터를 제2 메모리 셀의 데이터로 결정할 수 있다.
메트릭이 제2 임계 값 이하이면 판독부(130)는 제3 기준 문턱 전압 구간에 대응하는 판정 데이터를 제2 메모리 셀의 데이터로 결정할 수 있다.
메트릭이 제1 임계 값보다 작고 제2 임계 값보다 크면 판독부(130)는 제1 기준 문턱 전압 구간에 할당된(assigned) 판정 값에 기초하여 제2 메모리 셀에 저장된 데이터를 결정할 수 있다.
판독부(130)가 연판정(soft decision)을 수행하는 경우 판독부(130)는 복수의 기준 문턱 전압 구간들 각각에 판정 값을 할당할 수 있다. 판정 값은 복수의 기준 문턱 전압 구간들 각각이 데이터에 매핑될 확률(probability)을 나타낼 수 있다. 확률은 다양한 형태로 나타내어질 수 있다. 확률은 로그 근사 비율 (log likelihood ratio, LLR) 또는 근사 비율 (likelihood ratio, LR) 등으로 나타내어지기도 한다.
판독부(130)는 메트릭에 기초하여 제1 기준 문턱 전압 구간에 할당된 판정 값을 조정할 수 있다. 메트릭이 제1 임계 값 이상이면 판독부(130)는 제2 메모리 셀의 문턱 전압이 증가했을 확률을 높게 조정할 수 있다.
메모리 장치(100)는 커플링에 의한 영향을 추정함으로써 데이터 판독 시의 오류를 줄일 수 있다. 메모리 장치(100)는 커플링에 의한 영향을 메트릭으로 표현함으로써 복수의 메모리 셀들 각각에 최적화된 데이터 판정을 수행할 수 있다.
메모리 장치(100)는 판독부(130)에 의하여 결정된 제2 메모리 셀의 데이터를 오류 제어 코드 (error control coding, ECC) 디코드(decode)할 수 있다. ECC 인코딩 (endoding)은 메시지 (message)에 부가 정보 (redundant information)를 부가하여 코드워드 (codeword)를 생성하는 과정이고 ECC 디코딩은 코드워드로부터 메시지를 추출하는 과정이다.
메모리 장치(100)는 데이터를 ECC 인코드하여 코드워드를 생성하고, 프로그래밍부(140)는 코드워드를 복수의 메모리 셀들에 프로그램할 수 있다. 판독부(130)는 메트릭에 기초하여 복수의 메모리 셀들에 저장된 데이터에 대하여 판정을 수행하고 메모리 장치(100)는 판독부(130)의 판정 결과를 ECC 디코드하여 데이터를 복원(restore)할 수 있다.
메모리 장치(100)는 ECC 인코딩 및/또는 ECC 디코딩 과정을 포함하여 메모리 셀에 저장된 데이터의 판독 오류를 더욱 줄일 수 있다.
메모리 장치(100)는 생성된 메트릭을 제2 메모리 셀에 대응하는 메타 데이터로서 저장할 수 있다. 제1 메모리 셀 또는 제3 메모리 셀이 다시 프로그램되는 경우 메모리 장치(100)는 제2 메모리 셀에 대응하는 메트릭을 업데이트할 수 있다.
도 2는 도 1의 메모리 장치(100)의 추정 및 판정 과정의 일 예를 도시하는 도면이다.
도 2를 참조하면 산포(210)는 프로그램된 직후의 복수의 메모리 셀들의 문턱 전압들의 산포(distribution)를 나타낸다. 산포(210)는 커플링 또는 프로그램 디스터번스의 영향을 받지 않은 산포를 나타낸다.
산포(220)는 커플링에 의해 영향 받은 복수의 메모리 셀들의 문턱 전압들의 산포를 나타낸다.
산포 부분(221)은 커플링의 영향이 상대적으로 적은 메모리 셀들에 대응할 수 있다. 산포 부분(222)은 커플링의 영향이 상대적으로 큰 메모리 셀들에 대응할 수 있다.
메모리 장치(100)는 산포 부분(221)에 대응하는 메모리 셀들에 대하여 제2 임계 치 이하의 메트릭(metric)을 생성할 수 있다. 메모리 장치(100)는 산포 부분(222)에 대응하는 메모리 셀들에 대하여 제1 임계 치 이상의 메트릭을 생성할 수 있다.
메모리 장치(100)는 제1 임계 치 이상의 메트릭을 가지는 메모리 셀은 산포 부분(222)에 포함될 것이라고 추정할 수 있다. 메모리 장치(100)는 메타 데이터로서 저장된 메트릭에 기초하여 메모리 셀의 문턱 전압의 범위를 추정할 수 있다.
메모리 장치(100)는 추정된 문턱 전압의 범위에 기초하여 메모리 셀에 저장된 데이터를 결정할 수 있다.
도 3은 도 1의 메모리 장치(100)의 프로그램 과정에 의하여 형성되는 산포(distribution)의 일 예를 도시하는 도면이다.
메모리 장치(100)는 데이터 "11"이 저장될 메모리 셀의 목표 문턱 전압을 결정할 수 있다. 메모리 장치(100)는 결정된 목표 문턱 전압에 기초하여 메모리 셀의 문턱 전압을 조정할 수 있다.
복수의 메모리 셀들 각각의 특성이 미세하게 다르므로 데이터 "11"이 저장된 메모리 셀들의 문턱 전압들은 산포(310)를 형성할 수 있다.
마찬가지로 메모리 장치(100)의 프로그램 과정에 의하여 데이터 "10"이 저장된 메모리 셀들의 문턱 전압들은 산포(320)를 형성할 수 있고, 데이터 "00"이 저장된 메모리 셀들의 문턱 전압들은 산포(330)를 형성할 수 있고, 데이터 "01"이 저장된 메모리 셀들의 문턱 전압들은 산포(340)를 형성할 수 있다.
메모리 장치(100)는 데이터 "10"이 저장될 메모리 셀들 각각의 문턱 전압을 목표 문턱 전압 이상이 될 때까지 증가시킬 수 있다. 메모리 장치(100)가 데이터 "10"이 저장될 메모리 셀들 모두의 문턱 전압을 목표 문턱 전압 이상이 되도록 증가시키면 데이터 "10"이 저장된 메모리 셀들의 문턱 전압들은 산포(320)를 형성할 수 있다.
산포(310)는 문턱 전압 상태 state0에 대응한다고 말하기도 한다. 마찬가지로 산포(320), 산포(330), 산포(340)는 각각 state1, state2, state3에 대응할 수 있다.
메모리 장치(100)는 목표 문턱 전압에 기초하여 프로그램 후의 산포들(310 내지 340)을 예측할 수 있다. 따라서 메모리 장치(100)는 복수의 기준 문턱 전압 구간 (reference threshold voltage interval) 들을 설정하고 복수의 기준 문턱 전 압 구간들 각각에 대하여 판정 데이터를 할당(assign)할 수 있다.
도 4는 도 1의 메모리 장치(100)의 데이터 판정 과정의 일 예를 도시하는 도면이다.
산포(410)는 데이터 "11"이 프로그램되고 커플링에 의해 영향 받은 복수의 메모리 셀들의 문턱 전압들의 산포이다. 산포(420), 산포(430) 및 산포(440)는 각각 데이터 "10", "00" 및 "01"이 프로그램되고 커플링에 의해 영향 받은 복수의 메모리 셀들의 문턱 전압들의 산포이다.
메모리 장치(100)는 동시에 다수의 메모리 셀들의 문턱 전압을 측정할 수 있다. 예를 들어 메모리 장치(100)는 동시에 다수의 메모리 셀들의 문턱 전압이 읽기 레벨(read level)(454)보다 높은지 여부를 측정할 수 있다.
메모리 장치(100)는 읽기 레벨(452), 읽기 레벨(454), 또는 읽기 레벨(456)을 이용하여 복수의 메모리 셀들 각각의 문턱 전압의 범위를 결정할 수 있다.
메모리 장치(100)는 읽기 레벨(452)보다 낮은 문턱 전압을 포함하는 문턱 전압 구간에 데이터 "11"을 할당할 수 있다. 메모리 장치(100)는 읽기 레벨(452)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "11"로 간주할 수 있다. 이 때 일부 메모리 셀의 데이터는 잘못 판정될 수 있음을 알 수 있다.
메모리 장치(100)는 읽기 레벨(452)보다 높고 읽기 레벨(454)보다 낮은 문턱 전압을 포함하는 문턱 전압 구간에 데이터 "10"를 할당할 수 있다. 메모리 장치(100)는 읽기 레벨(452)보다 높고 읽기 레벨(454)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "10"로 간주할 수 있다.
*메모리 장치(100)는 읽기 레벨(454)보다 높고 읽기 레벨(456)보다 낮은 문턱 전압을 포함하는 문턱 전압 구간에 데이터 "00"를 할당할 수 있다. 메모리 장치(100)는 읽기 레벨(454)보다 높고 읽기 레벨(456)보다 낮은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "00"로 간주할 수 있다.
메모리 장치(100)는 읽기 레벨(456)보다 높은 문턱 전압을 포함하는 문턱 전압 구간에 데이터 "01"를 할당할 수 있다. 메모리 장치(100)는 읽기 레벨(456)보다 높은 문턱 전압을 가지는 메모리 셀에 저장된 데이터를 "01"로 간주할 수 있다.
메모리 장치(100)는 2비트의 데이터를 판정하기 위하여 3개의 읽기 레벨들(452, 454, 456)을 이용할 수 있다. 이 같은 읽기 방법을 integral read라 하며 각 문턱 전압 구간들에는 판정 데이터가 할당될 수 있다. 이 때의 판정 방법을 경판정(hard decision)이라 하기도 한다.
도 1의 설명을 참조하면, 판독부(130)는 3개의 읽기 레벨들(452, 454, 456)에 의하여 구분되는 4개의 기준 문턱 전압 구간들을 설정할 수 있다. 만일 제2 메모리 셀의 문턱 전압이 읽기 레벨(452)보다 높고 읽기 레벨(454)보다 낮으면 판독부(130)는 제2 메모리 셀에 대한 제1 기준 문턱 전압 구간을 읽기 레벨(452)보다 높고 읽기 레벨(454)보다 낮은 문턱 전압을 포함하는 구간으로 결정할 수 있다.
*메모리 장치(100)는 integral read 보다 많은 읽기 레벨들을 이용하여 복수의 메모리 셀들 각각의 문턱 전압의 범위를 결정할 수도 있다. 이 같은 읽기 방법 을 fractional read라 하기도 한다. 메모리 장치(100)는 4개의 읽기 레벨들(451, 453, 455, 457)을 더 이용하여 복수의 메모리 셀들 각각에 저장된 데이터를 확률(probability)로 나타낼 수 있다.
예를 들어 제2 메모리 셀의 문턱 전압이 읽기 레벨(453)보다 크고 읽기 레벨(454)보다 작으면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터가 "10"일 확률을 0.8, "00"일 확률을 0.15, "11"일 확률을 0.05로 나타낼 수 있다.
이 때 제2 메모리 셀에 대응하는 메트릭이 제2 임계 값 이하이면 메모리 장치(100)는 제2 메모리 셀이 커플링의 영향을 상대적으로 적게 받았다고 추정할 수 있다. 제2 메모리 셀에 대응하는 메트릭이 제2 임계 값 이하이면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터에 대응하는 확률을 조정할 수 있다. 예를 들어 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터가 "10"일 확률을 0.5, 데이터가 "00"일 확률을 0.5, "11"일 확률을 0으로 조정할 수 있다.
다른 예를 들어 제2 메모리 셀의 문턱 전압이 읽기 레벨(454)보다 크고 읽기 레벨(455)보다 작으면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터가 "00"일 확률을 0.8, "10"일 확률을 0.15, "01"일 확률을 0.05로 나타낼 수 있다.
이 때 제2 메모리 셀에 대응하는 메트릭이 제1 임계 값 이상이면 메모리 장치(100)는 제2 메모리 셀이 커플링의 영향을 상대적으로 크게 받았다고 추정할 수 있다. 제2 메모리 셀에 대응하는 메트릭이 제1 임계 값 이상이면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터에 대응하는 확률을 조정할 수 있다. 예를 들어 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터가 "00"일 확률을 0.5, 데이터가 "10"일 확률을 0.5, "01"일 확률을 0으로 조정할 수 있다.
메모리 장치(100)는 판정 방법이 경판정인지 연판정인지에 따라 제1 임계 값 및/또는 제2 임계 값을 조정할 수도 있다.
메모리 장치(100)가 경판정을 수행하는 경우에 제2 메모리 셀의 문턱 전압이 읽기 레벨(452)보다 크고 읽기 레벨(454)보다 작으면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터를 "10"로 1차 결정할 수 있다.
이 때 제2 메모리 셀에 대응하는 메트릭이 제1 임계 값 이상이면 메모리 장치(100)는 읽기 레벨(452)보다 낮은 문턱 전압 구간에 할당된 데이터 "11"를 "10" 대신 제2 메모리 셀에 저장된 데이터로 2차 결정할 수 있다. 도 2의 설명을 참조하면 제2 메모리 셀에 대응하는 메트릭이 제1 임계 값 이상이면 메모리 장치(100)는 제2 메모리 셀이 커플링의 영향을 상대적으로 크게 받았다고 추정할 수 있다.
메모리 장치(100)는 제2 메모리 셀에 데이터 "11"가 프로그램되었지만 커플링의 영향으로 인하여 제2 메모리 셀의 문턱 전압이 증가한 것으로 추정할 수 있다.
반대로 제2 메모리 셀에 대응하는 메트릭이 제2 임계 값 이하이면 메모리 장치(100)는 읽기 레벨(454)보다 높은 문턱 전압 구간에 할당된 데이터 "00"를 "10" 대신 제2 메모리 셀에 저장된 데이터로 2차 결정할 수 있다. 도 2의 설명을 참조하면 제2 메모리 셀에 대응하는 메트릭이 제2 임계 값 이하이면 메모리 장치(100)는 제2 메모리 셀이 커플링의 영향을 상대적으로 작게 받았다고 추정할 수 있다.
메모리 장치(100)는 제2 메모리 셀에 데이터 "00"가 프로그램되었지만 제2 메모리 셀의 데이터가 "10"으로 잘못 1차 결정된 것으로 추정할 수 있다.
제2 메모리 셀에 대응하는 메트릭이 제1 임계 값보다 작고 제2 임계 값보다 크면 메모리 장치(100)는 제2 메모리 셀에 저장된 데이터를 "10"로 2차 결정할 수 있다.
메모리 장치(100)는 2차 결정된 데이터를 제2 메모리 셀의 데이터로 추정할 수 있다.
도 5는 도 1의 메모리 장치(100)의 메트릭 생성 과정의 일 예를 도시하는 도면이다.
메모리 장치(100)는 메모리 셀(550)에 대한 메트릭을 생성할 수 있다. 메모리 장치(100)는 주변 메모리 셀들(510 내지 540, 560 내지 590)의 문턱 전압의 변화를 추정하고 추정된 문턱 전압의 변화에 기초하여 메트릭을 생성할 수 있다.
9개의 메모리 셀들(510 내지 590)은 3개의 워드 라인들(word lines) WL1, WL2, WL3 중 어느 하나에 연결되고 3개의 비트 라인들(bit lines) BL1, BL2, BL3 중 어느 하나에 연결된다.
예를 들어 메모리 셀(510)이 프로그램되기 전 state0를 가지고 있다가 state3으로 프로그램된 경우 메모리 장치(100)는 메모리 셀(510)의 문턱 전압의 변화를 state0 및 state3의 목표 문턱 전압의 차이에 기초하여 추정할 수 있다.
예를 들어 메모리 셀(580)이 프로그램되기 전 state0를 가지고 있다가 state2으로 프로그램된 경우 메모리 장치(100)는 메모리 셀(580)의 문턱 전압의 변화를 state0 및 state2의 목표 문턱 전압의 차이에 기초하여 추정할 수 있다.
8개의 주변 메모리 셀들(510 내지 540, 560 내지 590)의 문턱 전압의 변화의 추정 값을 각각 ΔV1, ΔV2, ΔV3, ΔV4, ΔV6, ΔV7, ΔV8, ΔV9라 하면, 메모리 셀(550)의 메트릭 M은 하기 수학식 1과 같이 나타내어질 수 있다.
[수학식 1]
M = Cxy(ΔV1+ΔV3+ΔV7+ΔV9)+Cx(ΔV4+ΔV6)+Cy(ΔV2+ΔV8)
Cxy는 대각선 방향의 커플링 계수(coupling coefficient), Cx는 동일한 워드 라인에 연결된 인접한 메모리 셀들 간의 커플링 계수, Cy는 동일한 비트 라인에 연결된 인접한 메모리 셀들 간의 커플링 계수를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 메모리 데이터 판정 방법을 도시하는 동작 흐름도이다.
판정 방법은 제1 메모리 셀이 프로그램되기 전의 데이터 및 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 제1 메모리 셀의 문턱 전압의 변화를 추정한다(S610).
판정 방법은 추정된 제1 메모리 셀의 문턱 전압의 변화에 기초하여 제2 메모리 셀의 문턱 전압의 변화에 관련된 메트릭을 생성한다(S620).
판정 방법은 메트릭에 기초하여 제2 메모리 셀에 저장된 데이터에 대하여 판정을 수행한다(S630).
판정 방법은 단계(S630)에서 메트릭에 기초하여 제2 메모리 셀에 저장된 데이터에 대한 판정 값을 조정할 수 있다.
판정 방법은 단계(S630)에서 경판정 또는 연판정 방법을 이용할 수 있다.
본 발명의 실시예들에 따른 메모리 데이터 판정 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명의 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
본 발명의 실시예들은 메모리 셀의 문턱 전압을 변화시켜 데이터를 저장하는 메모리 장치에 적용될 수 있다. 이러한 종류의 메모리 장치의 예로는 플래시 메모리(flash memory), EEPROM(Electrically Erasable Programmable Read Only Memory), PRAM(Phase Shift Random Access Memory), MRAM(Magnetic Random Access Memory) 등이 포함될 수 있다.
본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 구현될 수 있다.
플래시 메모리 장치와 메모리 컨트롤러는 메모리 카드를 구성할 수 있다. 이러한 경우, 메모리 컨트롤러는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 수 있다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 비휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용될 수 있다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사 용될 수 있다.
본 발명의 실시예들에 따른 컴퓨팅 시스템은 버스에 전기적으로 연결된 마이크로프로세서, 사용자 인터페이스, 베이스밴드 칩셋(baseband chipset)과 같은 모뎀, 메모리 컨트롤러, 그리고 플래시 메모리 장치를 포함한다. 플래시 메모리 장치에는 마이크로프로세서에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러를 통해 저장될 것이다. 본 발명의 실시예들에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리가 추가적으로 제공될 것이다.
본 발명의 실시예들에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 컨트롤러와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치(100)를 도시하는 도면이다.
도 2는 도 1의 메모리 장치(100)의 추정 및 판정 과정의 일 예를 도시하는 도면이다.
도 3은 도 1의 메모리 장치(100)의 프로그램 과정에 의하여 형성되는 산포(distribution)의 일 예를 도시하는 도면이다.
도 4는 도 1의 메모리 장치(100)의 데이터 판정 과정의 일 예를 도시하는 도면이다.
도 5는 도 1의 메모리 장치(100)의 메트릭 생성 과정의 일 예를 도시하는 도면이다.
도 6은 본 발명의 일 실시예에 따른 메모리 데이터 판정 방법을 도시하는 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 메모리 장치
110: 메모리 셀 어레이
120: 추정부
130: 판독부
140: 프로그래밍부

Claims (18)

  1. 제1 메모리 셀 및 제2 메모리 셀을 포함하는 메모리 셀 어레이;
    상기 제1 메모리 셀이 프로그램되기 전의 데이터 및 상기 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 상기 제1 메모리 셀의 문턱 전압 변화를 추정하고, 상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭을 생성하는 추정부; 및
    상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터에 대하여 판정을 수행하는 판독부
    를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 판독부는
    상기 제2 메모리 셀의 문턱 전압의 범위를 결정하고, 상기 결정된 문턱 전압의 범위 및 상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터를 결정하는 메모리 장치.
  3. 제2항에 있어서,
    상기 판독부는
    복수의 기준 문턱 전압 구간들을 설정하고, 상기 복수의 기준 문턱 전압 구 간들 중 상기 제2 메모리 셀의 문턱 전압이 포함되는 제1 기준 문턱 전압 구간을 결정하는 메모리 장치.
  4. 제3항에 있어서,
    상기 판독부는
    상기 메트릭이 제1 임계 값 이상이면 상기 제1 기준 문턱 전압 구간보다 낮은 문턱 전압을 가지는 제2 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 장치.
  5. 제3항에 있어서,
    상기 판독부는
    상기 메트릭이 제2 임계 값 이하이면 상기 제1 기준 문턱 전압 구간보다 높은 문턱 전압을 가지는 제3 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 장치.
  6. 제3항에 있어서,
    상기 판독부는
    상기 메트릭이 제1 임계 값보다 작고 제2 임계 값보다 크면 상기 제1 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 장치.
  7. 제1항에 있어서,
    상기 추정부는
    상기 제1 메모리 셀 및 상기 제2 메모리 셀 간의 기하 구조에 기초하여 커플링 계수를 결정하고, 상기 커플링 계수 및 상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭을 생성하는 메모리 장치.
  8. 제7항에 있어서,
    상기 추정부는
    상기 제1 메모리 셀 및 상기 제2 메모리 셀 간의 거리가 가까울수록 보다 큰 값의 커플링 계수를 결정하는 메모리 장치.
  9. 제1항에 있어서,
    상기 추정부는
    메타 데이터에 기초하여 상기 제1 메모리 셀이 프로그램되기 전의 데이터를 얻는 메모리 장치.
  10. 제1항에 있어서,
    상기 판독부는
    상기 제1 메모리 셀이 프로그램되기 전에 상기 제1 메모리 셀에 저장된 데이터를 읽는 메모리 장치.
  11. 제1 메모리 셀이 프로그램되기 전의 데이터 및 상기 제1 메모리 셀의 프로그램 목표 문턱 전압에 기초하여 상기 제1 메모리 셀의 문턱 전압 변화를 추정하는 단계;
    상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭을 생성하는 단계; 및
    상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터에 대하여 판정을 수행하는 단계
    를 포함하는 메모리 데이터 판정 방법.
  12. 제11항에 있어서,
    상기 판정을 수행하는 단계는
    상기 제2 메모리 셀의 문턱 전압의 범위를 결정하는 단계; 및
    상기 결정된 문턱 전압의 범위 및 상기 메트릭에 기초하여 상기 제2 메모리 셀에 저장된 데이터를 결정하는 단계
    를 포함하는 메모리 데이터 판정 방법.
  13. 제12항에 있어서,
    상기 문턱 전압의 범위를 결정하는 단계는
    복수의 기준 문턱 전압 구간들을 설정하는 단계; 및
    상기 복수의 기준 문턱 전압 구간들 중 상기 제2 메모리 셀의 문턱 전압이 포함되는 제1 기준 문턱 전압 구간을 결정하는 단계
    를 포함하는 메모리 데이터 판정 방법.
  14. 제13항에 있어서,
    상기 제2 메모리 셀에 저장된 데이터를 결정하는 단계는
    상기 메트릭이 제1 임계 값 이상이면 상기 제1 기준 문턱 전압 구간보다 낮은 문턱 전압을 가지는 제2 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 데이터 판정 방법.
  15. 제13항에 있어서,
    상기 제2 메모리 셀에 저장된 데이터를 결정하는 단계는
    상기 메트릭이 제2 임계 값 이하이면 상기 제1 기준 문턱 전압 구간보다 높은 문턱 전압을 가지는 제3 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 데이터 판정 방법.
  16. 제13항에 있어서,
    상기 제2 메모리 셀에 저장된 데이터를 결정하는 단계는
    상기 메트릭이 제1 임계 값보다 작고 제2 임계 값보다 크면 상기 제1 기준 문턱 전압 구간에 대응하는 데이터를 상기 제2 메모리 셀의 데이터로 결정하는 메모리 데이터 판정 방법.
  17. 제11항에 있어서,
    상기 메트릭을 생성하는 단계는
    상기 제1 메모리 셀 및 상기 제2 메모리 셀 간의 기하 구조에 기초하여 커플링 계수를 결정하는 단계; 및
    상기 커플링 계수 및 상기 추정된 상기 제1 메모리 셀의 문턱 전압 변화에 기초하여 상기 제2 메모리 셀의 문턱 전압의 변화에 관한 메트릭을 생성하는 단계
    를 포함하는 메모리 데이터 판정 방법.
  18. 제11항 내지 제17항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020080075555A 2008-08-01 2008-08-01 메모리 장치 및 메모리 데이터 판정 방법 KR101528167B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080075555A KR101528167B1 (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 데이터 판정 방법
US12/461,060 US7911848B2 (en) 2008-08-01 2009-07-30 Memory device and memory data determination method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075555A KR101528167B1 (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 데이터 판정 방법

Publications (2)

Publication Number Publication Date
KR20100013844A true KR20100013844A (ko) 2010-02-10
KR101528167B1 KR101528167B1 (ko) 2015-06-12

Family

ID=41608215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075555A KR101528167B1 (ko) 2008-08-01 2008-08-01 메모리 장치 및 메모리 데이터 판정 방법

Country Status (2)

Country Link
US (1) US7911848B2 (ko)
KR (1) KR101528167B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320686B1 (ko) * 2011-11-17 2013-10-18 한국과학기술원 메모리의 오류 정정 장치 및 방법
KR20140113190A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8880977B2 (en) 2011-07-22 2014-11-04 Sandisk Technologies Inc. Systems and methods of storing data
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
KR102028128B1 (ko) 2012-08-07 2019-10-02 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템의 동작 방법
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
KR102083491B1 (ko) 2012-12-05 2020-03-02 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
KR102449196B1 (ko) * 2016-01-15 2022-09-29 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
CN107452421B (zh) * 2016-05-31 2020-06-16 建兴储存科技(广州)有限公司 固态储存装置及其状态预测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447065B (en) 2000-03-10 2001-07-21 Winbond Electronics Corp Method for using GIDL method to determine the complete coupling ratios of flash memory
JP2002334596A (ja) 2001-03-05 2002-11-22 Sanyo Electric Co Ltd 半導体メモリのカップリング係数測定方法およびカップリング係数測定装置
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6542407B1 (en) 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100543474B1 (ko) 2004-03-25 2006-01-20 삼성전자주식회사 감지 라인들 사이의 커플링 노이즈로 인한 읽기 에러를방지할 수 있는 플래시 메모리 장치
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
JP2006196114A (ja) 2005-01-14 2006-07-27 Renesas Technology Corp 半導体装置およびカップリング比検出装置
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100892583B1 (ko) * 2007-06-08 2009-04-08 삼성전자주식회사 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그방법
KR101437102B1 (ko) * 2008-01-08 2014-09-05 삼성전자주식회사 메모리 장치 및 멀티 비트 셀 특성 추정 방법
US7746691B2 (en) * 2008-06-10 2010-06-29 Micron Technology, Inc. Methods and apparatus utilizing predicted coupling effect in the programming of non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320686B1 (ko) * 2011-11-17 2013-10-18 한국과학기술원 메모리의 오류 정정 장치 및 방법
KR20140113190A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법

Also Published As

Publication number Publication date
US7911848B2 (en) 2011-03-22
KR101528167B1 (ko) 2015-06-12
US20100027342A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
KR101528167B1 (ko) 메모리 장치 및 메모리 데이터 판정 방법
US8473668B2 (en) Memory device and wear leveling method
KR101414494B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR101378602B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101412690B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101506655B1 (ko) 메모리 장치 및 메모리 데이터 오류 관리 방법
KR101413137B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101412974B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101516577B1 (ko) 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
JP5090538B2 (ja) メモリ装置およびメモリデータ読み出し方法
KR101368694B1 (ko) 메모리 프로그래밍 장치 및 방법
KR101378349B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR101437102B1 (ko) 메모리 장치 및 멀티 비트 셀 특성 추정 방법
KR20100054566A (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20090099265A (ko) 메모리 장치 및 데이터 판정 방법
KR20090090063A (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR20100055906A (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
JP2012038410A (ja) フラッシュメモリ装置及びフラッシュメモリ装置の読み取り方法
KR20090131105A (ko) 멀티-비트 플래시 메모리 장치 및 그것의 플래그 셀 분석방법
KR101437103B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
KR101400691B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법
KR101492857B1 (ko) 메모리 장치 및 메모리 프로그래밍 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee