JP4634404B2 - 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法 - Google Patents
不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法 Download PDFInfo
- Publication number
- JP4634404B2 JP4634404B2 JP2007026497A JP2007026497A JP4634404B2 JP 4634404 B2 JP4634404 B2 JP 4634404B2 JP 2007026497 A JP2007026497 A JP 2007026497A JP 2007026497 A JP2007026497 A JP 2007026497A JP 4634404 B2 JP4634404 B2 JP 4634404B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- page
- area
- data bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
不揮発性メモリでビット当り価格を画期的に減らしうる技術が、非特許文献1に掲載されたことがあり、この文献には、メモリセル当り2ビットを通じて4種類の状態の貯蔵能力を提供する技術が含まれている。
121a 第1データ領域
121b 第1メタ領域
122 第2ページ
122a 第2データ領域
122b 第2メタ領域
Claims (12)
- 少なくとも2ビットで具現される多数個の状態を通じて所定ブロックに含まれた多数個のページにデータビットを貯蔵するメモリセルを含み、
前記ブロックは、ユーザーが記録するデータに対する有効性を判断するためのデータビットが貯蔵される第1ページと、前記ユーザーが記録するデータビットが貯蔵される第2ページと、を含み、該第1ページ及び該第2ページがバインディングされる不揮発性メモリであって、
前記第1ページは、ビット0が貯蔵される第1データ領域、及びビット1が貯蔵される第1メタ領域を含み、
前記第2ページは、ユーザーが記録するデータビットが貯蔵される第2データ領域、及びビット0が貯蔵される第2メタ領域を含み、前記第1メタ領域及び前記第2メタ領域に貯蔵されたデータビットに基づいてデータの有効性を判断し、
前記第1データ領域及び第1メタ領域にデータを貯蔵し、その後に、前記第2データ領域に前記ユーザーが記録するデータビットを貯蔵し、更にその後に、前記第2メタ領域にデータビットを貯蔵することを特徴とする不揮発性メモリ。 - 前記状態は、前記メモリセルに印加された電圧による前記第1ページに貯蔵されたデータビット及び前記第2ページに貯蔵されたデータビットの対からなり、
前記印加された電圧の大きさによって前記ビット対は11、01、00、10の順に順次変更されることを特徴とする請求項1に記載の不揮発性メモリ。 - 少なくとも2ビットで具現される多数個の状態を通じて所定ブロックに含まれた第1ページ及び第2ページにデータビットを貯蔵するメモリセルを含むフラッシュメモリと、
前記第1ページにユーザーが記録するデータビットに対する有効性を判断するためのデータビットを貯蔵し、前記第2ページにユーザーが記録するデータビットを貯蔵する制御部と、を含み、前記第1ページ及び前記第2ページがバインディングされる不揮発性メモリのデータ有効性を判断する装置であって、
前記第1ページは、ビット0が貯蔵される第1データ領域、及びビット1が貯蔵される第1メタ領域を含み、
前記第2ページは、ユーザーが記録するデータビットが貯蔵される第2データ領域、及びビット0が貯蔵される第2メタ領域を含み、前記第1メタ領域及び前記第2メタ領域に貯蔵されたデータビットに基づいてデータの有効性を判断し、
前記第1データ領域及び第1メタ領域にデータを貯蔵し、その後に、前記第2データ領域に前記ユーザーが記録するデータビットを貯蔵し、更にその後に、前記第2メタ領域にデータビットを貯蔵することを特徴とする不揮発性メモリのデータ有効性を判断する装置。 - 前記状態は、前記メモリセルに印加された電圧による前記第1ページに貯蔵されたデータビット及び前記第2ページに貯蔵されたデータビットの対からなり、
前記印加された電圧の大きさによって前記ビット対は11、01、00、10の順に順次変更されることを特徴とする請求項3に記載の不揮発性メモリのデータ有効性を判断する装置。 - 前記第2ページに貯蔵されたデータビットの有効性を判断する有効性判断部をさらに含むことを特徴とする請求項4に記載の不揮発性メモリのデータ有効性を判断する装置。
- 前記有効性判断部は、前記第1メタ領域がすべてビット1であり、前記第2メタ領域がすべてビット0である場合、前記第2データ領域のデータビットは有効であると判断することを特徴とする請求項5に記載の不揮発性メモリのデータ有効性を判断する装置。
- 少なくとも2ビットで具現される多数個の状態を通じて所定ブロックに含まれた第1ページ及び第2ページにデータビットを貯蔵するメモリセルを含むフラッシュメモリで前記第1ページにユーザーが記録するデータビットに対する有効性を判断するためのデータビットを貯蔵する段階と、
前記第2ページにユーザーが記録するデータビットを貯蔵する段階と、を含み、
前記第1ページ及び前記第2ページがバインディングされ、
前記第1ページは、第1データ領域、及び第1メタ領域を含み、
前記第2ページは、ユーザーが記録するデータビットが貯蔵される第2データ領域、及びビット0が貯蔵される第2メタ領域を含み、前記第1メタ領域及び前記第2メタ領域に貯蔵されたデータビットに基づいてデータの有効性を判断し、
前記第1データ領域及び第1メタ領域にデータを貯蔵し、その後に、前記第2データ領域に前記ユーザーが記録するデータビットを貯蔵し、更にその後に、前記第2メタ領域にデータビットを貯蔵することを特徴とする不揮発性メモリのデータ有効性を判断する方法。 - 前記状態は、前記メモリセルに印加された電圧による前記第1ページに貯蔵されたデータビット及び前記第2ページに貯蔵されたデータビットの対からなり、
前記印加された電圧の大きさによって前記ビットの対は11、01、00、10の順に順次変更されることを特徴とする請求項7に記載の不揮発性メモリのデータ有効性を判断する方法。 - 前記有効性を判断するためのデータビットを貯蔵する段階は、前記第1データ領域にビット0を貯蔵する段階と、
前記第1メタ領域にビット1を貯蔵する段階と、を含むことを特徴とする請求項8に記載の不揮発性メモリのデータ有効性を判断する方法。 - 前記ユーザーが記録するデータビットを貯蔵する段階は、前記第2データ領域に前記ユーザーが記録するデータビットを貯蔵する段階と、
前記第2メタ領域にビット0を貯蔵する段階と、を含むことを特徴とする請求項9に記載の不揮発性メモリのデータ有効性を判断する方法。 - 前記第2データ領域に貯蔵されたデータビットの有効性を判断する段階をさらに含むことを特徴とする請求項10に記載の不揮発性メモリのデータ有効性を判断する方法。
- 前記有効性を判断する段階は、前記第1メタ領域及び前記第2メタ領域のデータビットを抽出する段階と、
前記抽出されたデータビットが各々ビット1及びビット0である場合、前記第2データ領域に貯蔵されたデータビットが有効であると判断する段階と、を含むことを特徴とする請求項11に記載の不揮発性メモリのデータ有効性を判断する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060015197A KR100703806B1 (ko) | 2006-02-16 | 2006-02-16 | 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220274A JP2007220274A (ja) | 2007-08-30 |
JP4634404B2 true JP4634404B2 (ja) | 2011-02-16 |
Family
ID=38160879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026497A Expired - Fee Related JP4634404B2 (ja) | 2006-02-16 | 2007-02-06 | 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7719893B2 (ja) |
JP (1) | JP4634404B2 (ja) |
KR (1) | KR100703806B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7460398B1 (en) * | 2007-06-19 | 2008-12-02 | Micron Technology, Inc. | Programming a memory with varying bits per cell |
KR101516577B1 (ko) * | 2008-11-10 | 2015-05-06 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법 |
US20120311262A1 (en) * | 2011-06-01 | 2012-12-06 | International Business Machines Corporation | Memory cell presetting for improved memory performance |
KR102106959B1 (ko) | 2013-02-21 | 2020-05-07 | 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 | 멀티 레벨 셀 비휘발성 메모리 시스템 |
US10032493B2 (en) * | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015929A (ja) * | 2001-06-28 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63206834A (ja) | 1987-02-24 | 1988-08-26 | Pfu Ltd | 命令制御におけるエラ−検出処理方式 |
JP3482543B2 (ja) | 1994-07-07 | 2003-12-22 | 株式会社ルネサステクノロジ | 半導体メモリ |
GB9713094D0 (en) | 1997-06-21 | 1997-08-27 | Philips Electronics Nv | Optical disc drive |
EP1148650A1 (en) * | 2000-04-14 | 2001-10-24 | Matsushita Electric Industrial Co., Ltd. | Crc operation unit and crc operation method |
KR100435783B1 (ko) | 2000-07-31 | 2004-06-12 | 엘지전자 주식회사 | 운영 체계에서 사용자 메모리 유효성 검증 방법 |
US6967872B2 (en) * | 2001-12-18 | 2005-11-22 | Sandisk Corporation | Method and system for programming and inhibiting multi-level, non-volatile memory cells |
KR100457812B1 (ko) * | 2002-11-14 | 2004-11-18 | 삼성전자주식회사 | 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법 |
US6944063B2 (en) * | 2003-01-28 | 2005-09-13 | Sandisk Corporation | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
KR100526188B1 (ko) | 2003-12-30 | 2005-11-04 | 삼성전자주식회사 | 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리 |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
-
2006
- 2006-02-16 KR KR1020060015197A patent/KR100703806B1/ko not_active IP Right Cessation
-
2007
- 2007-01-25 US US11/657,475 patent/US7719893B2/en active Active
- 2007-02-06 JP JP2007026497A patent/JP4634404B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015929A (ja) * | 2001-06-28 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100703806B1 (ko) | 2007-04-09 |
US7719893B2 (en) | 2010-05-18 |
JP2007220274A (ja) | 2007-08-30 |
US20070189107A1 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564030B2 (ja) | 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法 | |
US8423706B2 (en) | Apparatus and method to prevent data loss in nonvolatile memory | |
KR101464338B1 (ko) | 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템 | |
KR100878479B1 (ko) | 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 | |
KR100875539B1 (ko) | 프로그램 방식을 선택할 수 있는 메모리 시스템 | |
US7761652B2 (en) | Mapping information managing apparatus and method for non-volatile memory supporting different cell types | |
US8966163B2 (en) | Non-volatile memory device and method for programming the same | |
KR100823170B1 (ko) | 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드 | |
US20140149648A1 (en) | Memory system with user configurable density/performance option | |
US8090900B2 (en) | Storage device and data management method | |
CN111475425B (zh) | 管理闪存模块的方法及相关的闪存控制器与电子装置 | |
TW201624488A (zh) | 資料儲存裝置及其操作方法 | |
US20160098213A1 (en) | Hybrid storage system employing reconfigurable memory | |
KR20140133427A (ko) | 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기 | |
US20170285953A1 (en) | Data Storage Device and Data Maintenance Method thereof | |
JP4634404B2 (ja) | 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法 | |
US20080288743A1 (en) | Apparatus and method of managing mapping table of non-volatile memory | |
JP2009048379A (ja) | メモリシステム | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
US11487655B2 (en) | Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations | |
KR20090020995A (ko) | 비휘발성 메모리의 데이터 처리 장치 및 방법 | |
KR20050076156A (ko) | 플래시 메모리의 데이터 복구 장치 및 방법 | |
CN109411000A (zh) | 一种固态存储器的控制方法、固态存储器及存储介质 | |
JP2013229086A (ja) | メモリ装置、メモリ制御装置、メモリ制御方法 | |
US20230110545A1 (en) | Performing a program operation based on a high voltage pulse to securely erase data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |