KR100703806B1 - 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법 - Google Patents

비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법 Download PDF

Info

Publication number
KR100703806B1
KR100703806B1 KR1020060015197A KR20060015197A KR100703806B1 KR 100703806 B1 KR100703806 B1 KR 100703806B1 KR 1020060015197 A KR1020060015197 A KR 1020060015197A KR 20060015197 A KR20060015197 A KR 20060015197A KR 100703806 B1 KR100703806 B1 KR 100703806B1
Authority
KR
South Korea
Prior art keywords
data
page
stored
bit
data bits
Prior art date
Application number
KR1020060015197A
Other languages
English (en)
Inventor
김진규
윤송호
우남윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060015197A priority Critical patent/KR100703806B1/ko
Priority to US11/657,475 priority patent/US7719893B2/en
Priority to JP2007026497A priority patent/JP4634404B2/ja
Application granted granted Critical
Publication of KR100703806B1 publication Critical patent/KR100703806B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리에 저장된 데이터의 유효성을 판단할 수 있는 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법에 관한 것이다.
본 발명의 실시예에 따른 비휘발성 메모리는, 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 다수개의 페이지에 대한 데이터 비트를 저장하는 메모리 셀을 포함하고, 상기 블록은, 사용자가 기록하는 데이터에 대한 유효성을 판단하기 위한 데이터 비트가 저장되는 제 1페이지, 및 상기 사용자가 기록하는 데이터 비트가 저장되는 제 2페이지를 포함한다.
비휘발성 메모리, MLC, 메모리 셀

Description

비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법{Nonvolatile memory, apparatus and method for deciding data validity for the same}
도 1은 일반적인 MLC 비휘발성 메모리의 메모리 셀에 의해 구현되는 상태가 도시된 도면.
도 2는 일반적인 비휘발성 메모리의 구조가 도시된 도면.
도 3은 종래의 기술에 따른 페이지에 저장된 미러 데이터가 도시된 도면.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리의 구조가 도시된 도면.
도 5는 본 발명의 실시예에 따른 제 1페이지 및 제 2페이지가 도시된 도면.
도 6은 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 장치가 도시된 도면.
도 7은 본 발명의 실시예에 따른 비휘발성 메모리에 데이터 비트를 저장하는 방법이 도시된 도면.
도 8은 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 방법이 도시된 도면.
<도면의 주요 부분에 관한 부호의 설명>
제 1페이지: 121 제 1데이터 영역: 121a
제 1메타 영역: 121b 제 2페이지: 122
제 2데이터 영역: 122a 제 2메타 영역: 122b
본 발명은 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리에 저장된 데이터의 유효성을 판단할 수 있는 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법에 관한 것이다.
일반적으로, 가전 기기, 통신 기기, 셋탑 박스 등의 내장형 시스템(Embedded System)에서는 데이터를 저장하고 처리하기 위한 저장 매체로 비휘발성 메모리가 많이 사용되고 있다.
비휘발성 메모리 중에서 주로 사용되는 플래시 메모리는 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같은 빠른 액세스 타임(Access Time)을 가지며 크기가 작기 때문에 휴대 기기 등에 적합하다.
이러한 비휘발성 메모리에 데이터 비트가 저장되는 기본적인 메커니즘은, 메모리 셀이다. 이러한 메모리 셀은 제어 게이트, 플로팅 게이트, 소스, 및 드레인을 포함한 단일 전계 효과 트랜지스터로 구성된다. 이때, 데이터 비트는 메모리 셀의 문턱 전압이 변화되도록 플로트 게이트 상의 전하량을 변경함으로써 저장된다. 또한, 메모리 셀은 제어 게이트의 워드 라인을 통해 선택 전압을 인가하여 판독된다.
일반적인 메모리 셀은 1비트를 통해 2가지의 상태를 저장하는 저장 능력을 제공한다. 다시 말해서, 메모리 셀은 인가되는 전압에 따라 데이터가 소거된 상태인 비트 1 또는 데이터가 저장된 상태인 비트 0을 저장하는 저장 능력을 제공한다.
이때, 대용량의 저장 장치일수록 필수적으로 요구되는 조건은 낮은 비트 당 가격을 구현해야 하기 때문에 하나의 메모리 셀에 다수 비트들의 데이터를 저장하는 기술에 대한 연구가 활발히 진행되고 있다.
비휘발성 메모리에서 비트 당 가격을 획기적으로 줄일 수 있는 기술이 1995년 2월, IEEE, ISSCC Digest of Technical Papers, pp. 132-133에 M.Bauer 등에 의해 A Multilevel-Cell 32Mb Flash Memory라는 제목으로 개제된 바 있으며, 이 문헌에는 메모리 셀 당 2비트를 통해 4가지 상태들의 저장 능력을 제공하는 기술이 포함되어 있다.
이와 같이, 메모리 셀당 2비트를 통해 4가지 상태들을 저장 능력을 가지는 비휘발성 메모리는 일반적으로 다중 레벨 셀(Multi Level Cell, 이하 MLC라 함) 비휘발성 메모리라 하며, 하나의 메모리 셀을 통해 2개의 페이지에 대한 데이터 비트를 저장하게 된다. 또한, 하나의 메모리 셀에 대응되는 2개의 페이지는 각각 LSB 페이지 및 MSB 페이지라 칭하여지며, 데이터 비트는 LSB 페이지부터 저장된다.
구체적으로, MLC 비휘발성 메모리는, 도 1과 같이 2비트로 구현되는 4가지의 상태(S1, S2, S3, S4)를 가지며, 각 상태는 LSB 페이지의 데이터 비트와 MSB 페이 지의 데이터 비트의 쌍으로 이루어진다. 비휘발성 메모리의 블록이 삭제되면, 블록 내의 모든 메모리 셀은 S0을 가지게 된다. 이때, LSB 페이지에 데이터 비트를 기록하게 되면 S1인 상태로 변경되며, 다시 MSB 페이지에 데이터 비트를 기록하여 S1에서 S2로 변경된다. 한편, S0에서 S3로 변경하기 위해서는 S0, S1 및 S2 상태를 거쳐야된다.
따라서, S0에서 S3로 변경되는데 소요되는 시간인 T3는, S0에서 S1으로 변경되는데 소요되는 시간인 T1, S1에서 S2로 변경되는데 소요되는 시간인 T2를 수행한 후 이루어지는 것이기 때문에 T3에 소요되는 시간은 T1에 소요되는 시간보다 크다.
한편, 비휘발성 메모리를 기반으로 하는 시스템은 그 응용 분야의 특성상 예측하지 못한 전원 공급 중단이 자주 발생하게 된다. 따라서, 비휘발성 메모리의 동작 도중 전원이 중단된 경우에 대한 대비가 필수적이다.
도 2는 일반적인 비휘발성 메모리의 구조가 도시된 도면이다.
일반적인 비휘발성 메모리(10)는, 다수의 페이지(12)를 포함하는 다수의 블록(11)으로 이루어지며, 각 블록(11)의 크기는 16KB, 64KB, 128KB, 256KB 등으로 블록에 포함된 페이지의 수와 페이지 크기에 의해 결정된다. 이때, 블록은 비휘발성 메모리에서의 삭제 단위이고, 페이지는 쓰기 단위이다.
이와 같은 비휘발성 메모리(10)에서 데이터를 기록하는 도중 전원 공급이 중단되면, 기록하려 했던 데이터가 완전히 기록되지 않은 상태가 발생할 수 있다. 따라서, 추후에 기록된 데이터를 참조하려 할 때 우선적으로 데이터가 유효한지를 판단해야 하며, 데이터의 유효성 판단을 위해 유효성을 판단하려는 데이터에 대한 미 러(Mirror) 데이터를 함께 쓰게 된다.
구체적으로, 도 3과 같이 소정 블록에 포함된 페이지(20)에 실제 데이터(21)에 대한 미러 데이터(22, 23)을 실제 데이터(21)와 함께 기록하여 데이터의 유효성 판단시, 실제 데이터(21)와 미러 데이터(22, 23) 들을 비교하여 모두 일치하는 경우 실제 데이터(21)가 유효한 것으로 판단하고, 그렇지 않은 경우 유효하지 않는 것으로 판단하게 된다.
그러나, 데이터 유효성 판단을 위해 미러 데이터를 함께 기록하는 것은, 데이터 저장에 필요한 용량이 증가되어 비휘발성 메모리에서의 공간 낭비가 심해지게 되는 문제점이 있다.
또한, 전술한 도 3에서 실제 데이터(21)와 미러 데이터(22, 23)는 함께 기록이 되는데, 실제 데이터(21)인 1011000011을 기록하기 위해 2개의 미러 데이터(22, 23)를 함께 기록하는 경우, 갑작스러운 전원 공급 중단시 불완전하게 데이터 기록되어 1011110011이 기록된 경우 미러 데이터(22, 23)도 함께 1011110011이 기록되기 때문에 데이터가 유효하지 않음에도 불구하고 데이터가 유효한 것으로 판단되어 유효성 판단 실패가 발생하게 되는 문제점이 있다.
한국 공개 특허 2002-0010753은 사용자 버퍼의 유효성을 검증하기 위해 특정 코드 영역에 위치한 함수를 세이프가드(safe guard)로 선언한 후 유효성을 검증하는 버퍼 주소 체크 함수를 호출하여 사용자 버퍼가 속한 페이지의 유효성 여부를 판단함으로써 간단한 메모리 접근만으로 메모리의 유효성을 검증할 수 있는 방법을 개시하고 있으나, 전술한 바와 같은 갑작스런 전원 공급 중단시 데이터의 유효성 판단을 정확하게 수행할 수 있는 방안은 제안되고 있지 않다.
본 발명은 적어도 2비트로 구현되는 다수개의 상태들을 통해 다수개의 페이지에 대한 데이터 비트를 저장하는 메모리 셀을 포함하는 비휘발성 메모리에서의 갑작스런 전원 공급 중단시, 비휘발성 메모리의 공간 낭비가 방지되면서도 저장된 데이터 비트의 유효성을 신속 정확하게 판단할 수 있는 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 다중 레벨 비휘발성 메모리는, 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 다수개의 페이지에 데이터 비트를 저장하는 메모리 셀을 포함하고, 상기 블록은, 사용자가 기록하는 데이터에 대한 유효성을 판단하기 위한 데이터 비트가 저장되는 제 1페이지, 및 상기 사용자가 기록하는 데이터 비트가 저장되는 제 2페이지를 포함한다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 다중 레벨 비휘발성 메모리의 데이터 유효성을 판단하는 장치는, 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 제 1페이지 및 제 2페이지에 데이터 비트를 저장하는 메모리 셀을 포함하는 플래시 메모리, 및 상기 제 1페이지에 사용자가 기록하는 데이터 비트에 대한 유효성을 판단하기 위한 데이터 비트를 저장하고, 상기 제 2페이지에 사용자가 기록하는 데이터 비트를 저장하는 제어부를 포함한다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 다중 레벨 비휘발성 메모리의 데이터 유효성을 판단하는 방법은, 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 제 1페이지 및 제 2페이지에 데이터 비트를 저장하는 메모리 셀을 포함하는 플래시 메모리에서 상기 제 1페이지에 사용자가 기록하는 데이터 비트에 대한 유효성을 판단하기 위한 데이터 비트를 저장하는 단계, 및 상기 제 2페이지에 사용자기 기록하는 데이터 비트를 저장하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범수를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들에 의하여 비휘발성 메모리, 이를 위한 데이터 유 효성을 판단하는 장치 및 방법을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있 다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리의 구조가 도시된 도면이다.
도시된 바와 본 발명의 실시예에 따른 비휘발성 메모리(100)는, 다수의 페이지(120)를 포함하는 다수의 블록(110)으로 이루어져 있으며, 본 발명의 실시예에서 페이지는 데이터의 읽기/쓰기 단위이고, 블록은 데이터의 삭제 단위로 이해될 수 있다. 또한, 본 발명의 실시예에서 비휘발성 메모리(100)는 적어도 2비트로 구현되는 다수개의 상태를 통해 다수개의 페이지에 데이터를 저장하는 메모리 셀을 포함하는 MLC 비휘발성 메모리인 경우를 예를 들어 설명하기로 한다.
한편, MLC 비휘발성 메모리에서 메모리 셀이 2비트를 통해 다수개의 페이지에 데이터를 저장하는 경우, 같은 메모리 셀에 의해 데이터 비트가 저장되는 페이지들은 서로 바인딩되었다고 하며, 메모리 셀은 소정 블록에 포함된 페이지 중 서로 바인딩된 LSB 페이지 및 MSB 페이지에 데이터를 저장할 수 있다. 이때, LSB 페이지와 MSB 페이지는 서로 연속적으로 위치될 수도 있고, 그렇지 않을 수도 있다. 또한, 본 발명의 실시예에서 메모리 셀이 2비트로 구현되는 4가지 상태를 통해 데이터 비트를 저장하는 경우를 예를 들어 설명하고 있으나, 이는 본 발명의 이해를 돕기 위한 일 예에 불과한 것으로 2비트 이상으로 구현되는 다수개의 상태를 통해 다수의 페이지에 데이터 비트를 저장할 수도 있다.
예를 들어, 전술한 도 4에서 페이지 4n+0과 페이지 4n+2가 바인딩되고, 페이지 4n+1과 페이지 4n+3이 바인딩된 경우, LSB 페이지는 페이지 4n+0 및 페이지 4n+1이고, MSB 페이지는 페이지 4n+2 및 페이지 4n+3이 될 수 있다. 또한, 이하 본 발명의 실시예에서 LSB 페이지를 제 1페이지라 칭하고, MSB 페이지를 제 2페이지라 칭하기로 하며, 본 발명의 실시예에 따른 MLC 비휘발성 메모리에서 하나의 메모리 셀은 2비트를 통해 제 1페이지 및 제 2페이지에 대한 데이터 비트를 저장하는 경우를 예를 들어 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 제 1페이지 및 제 2페이지의 구조가 도시된 도면이다.
도시된 바와 같이, 본 발명의 실시예에 따른 제 1페이지(121)는 제 1데이터 영역(121a) 및 제 1메타 영역(121b)를 포함할 수 있고, 제 2페이지(122)는 제 2데이터 영역(122a) 및 제 2메타 영역(122b)를 포함할 수 있다. 또한, 본 발명의 실시예에서 제 1페이지(121)는 사용자가 기록하는 데이터의 유효성을 판단하기 위한 데이터 비트가 저장되고, 제 2페이지(122)는 사용자가 기록하는 데이터 비트가 저장될 수 있다.
제 1페이지(121)에서 제 1데이터 영역(121a)은 비트 0이 저장되고, 제 1메타 영역(121b)에는 비트 1이 저장되며, 제 2페이지(122)에서 제 2데이터 영역(122a)에는 사용자가 기록하는 데이터 비트가 저장되고, 제 2메타 영역(122b)에는 비트 0이 저장된다.
이는 MLC 비휘발성 메모리의 경우, 메모리 셀에 의해 구현되는 상태는 제 1페이지(121) 및 제 2페이지(122)에 저장된 데이터 비트 쌍인 LSB 페이지의 데이터 비트 및 MSB 페이지의 데이터 비트 쌍으로 이루어지며, 이러한 데이터 비트 쌍은 블록이 삭제된 상태에서 11이 된다. 이때, MLC 비휘발성 메모리의 경우에는 제 1페이지(121)부터 데이터 비트가 저장되기 때문에 제 1페이지(121)에 데이터가 저장된 경우의 데이터 비트 쌍은 01이 된다. 이후, 제 2페이지(122)에도 데이터 비트가 저장되면 데이터 비트 쌍은 00이 되며, 데이터 비트 쌍이 10인 경우에는 11->01->00을 거치게 된다. 이하, 본 발명의 실시예에서 데이터 비트 쌍 11을 제 1상태, 01을 제 2상태, 00을 제 3상태, 10을 제 4상태라 하며, 제 1상태에서 제 4상태로 상태가 변경되는데 소요되는 시간은 제 1상태에서 제 2상태로 변경되거나 제 2상태에서 제 3상태로 변경되는데 소요되는 시간보다 크게 된다.
따라서, 제 1데이터 영역(121a)에 비트 0을 저장하게 되면, 메모리 셀의 상태는 1상태에서 2상태로 변경되며, 제 1메타 영역(121b)에 비트 1을 저장하게 되면, 메모리 셀의 상태는 제 1상태를 유지하게 된다. 이때, 제 2데이터 영역(122a)에 사용자가 기록하는 데이터 비트는 비트 1 또는 비트 0이며, 기록되는 데이터 비트가 비트 1이면 제 2상태를 유지하고, 비트 0이면 제 2상태에서 제 3상태로 변경된다. 또한, 제 2메타 영역(112b)에는 비트 0이 저장되므로 메모리 셀의 상태는, 제 1상태에서 제 4상태로 변경된다.
따라서, 제 2메타 영역(122b)에 비트 0이 모두 저장된 경우라면, 이미 제 2데이터 영역(122a)의 데이터 비트 저장이 완료된 것으로 볼 수 있다. 이는 전술한 바와 같이, 제 1상태에서 제 4상태로 변경되는데 소요되는 시간은 제 2상태에서 제 3상태로 변경되는데 소요되는 시간보다 크기 때문이다.
도 6은 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 장치가 도시된 도면이다.
도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 장치(200)는, 비휘발성 메모리(210), 제어부(220), 유효성 판단부(230)를 포함할 수 있다.
비휘발성 메모리(210)는 전술한 도 4의 비휘발성 메모리(100)로 이해될 수 있다. 따라서, 도 6의 비휘발성 메모리(210)는 전술한 도 4의 비휘발성 메모리(100)와 동일한 구조로 이루어져 있으며, 그 구성 요소 또한 도 4의 비휘발성 메모리(100)와 동일한 것으로 이해될 수 있다.
비휘발성 메모리(210)은 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 다수개의 페이지에 데이터 비트를 저장하는 메모리 셀을 포함하는 MLC 비휘발성 메모리이며, 소정 블록은 데이터의 유효성을 판단하기 위한 데이터 비트가 저장되는 제 1페이지 및 사용자가 기록하는 데이터가 저장되는 제 2페이지를 포함할 수 있다.
또한, 제 1페이지는 비트 0이 저장되는 제 1데이터 영역, 및 비트 1이 저장되는 제 1메타 영역을 포함할 수 있고, 제 2페이지는 사용자가 기록하는 데이터 비트가 저장되는 제 2데이터 영역, 및 비트 0이 기록되는 제 2메타 영역을 포함할 수 있다.
제어부(220)는 비휘발성 메모리(210)의 메모리 셀의 전압 크기를 조정하여 메모리 셀의 상태를 변경하여 제 1페이지 및 제 2페이지에 데이터 비트를 저장할 수 있다. 본 발명의 실시예에서 제어부(220)는 제 1데이터 영역에 비트 0, 제 1메타 영역에 비트 1, 제 2데이터 영역에 사용자가 기록하려는 데이터 비트, 제 2메타 영역에 비트 0을 저장할 수 있다.
MLC 비휘발성 메모리의 경우에는 제 1페이지부터 데이터 비트가 저장되기 때문에 제 1페이지에 데이터가 저장된 경우의 데이터 비트 쌍은 01이 된다. 이후, 제 2페이지에도 데이터 비트가 저장되면 데이터 비트 쌍은 00이 되며, 데이터 비트 쌍이 10인 경우에는 11->01->00을 거치게 된다.
따라서, 제 1데이터 영역에 비트 0을 저장하게 되면, 메모리 셀의 상태는 1상태에서 2상태로 변경되며, 제 1메타 영역에 비트 1을 저장하게 되며, 메모리 셀의 상태는 제 1상태를 유지하게 된다. 이때, 제 2데이터 영역에 사용자가 기록하는 데이터 비트는 비트 1 또는 비트 0이며, 기록되는 데이터 비트가 비트 1이면 제 2상태를 유지하고, 비트 0이면 제 2상태에서 제 3상태로 변경된다. 또한, 제 2메타 영역에는 0비트가 저장되므로 메모리 셀의 상태는, 제 1상태에서 제 4상태로 변경된다.
따라서, 제 2메타 영역에 비트 0이 모두 저장된 경우라면, 이미 제 2데이터 영역의 데이터 비트 저장이 완료된 것으로 볼 수 있다. 이는 전술한 바와 같이, 제 1상태에서 제 4상태로 변경되는데 소요되는 시간은 제 2상태에서 제 3상태로 변경되는데 소요되는 시간보다 크기 때문이다.
따라서, 제어부(220)가 데이터 비트를 기록하는 도중 갑작스러운 전원 공급 차단시에 제 1메타 영역 및 제 2메타 영역에 각각 비트 1 및 비트 0이 모두 저장되어 있는 상태라면, 제 2데이터 영역에 저장된 데이터 비트는 유효한 것으로 판단될 수 있고, 그렇지 않은 경우 유효하지 않는 것으로 판단될 수 있다.
유효성 판단부(230)는 비휘발성 메모리(210)에 기록된 데이터를 참조할 때 데이터의 유효성을 판단할 수 있다. 이때, 유효성 판단부(230)는 비휘발성 메모리(210)의 소정 블록에 포함된 제 1페이지 및 제 2페이지의 데이터 비트를 참조하여 유효성을 판단할 수 있다. 구체적으로, 제 1페이지의 제 1메타 영역에 모두 비트 1이 저장되고, 제 2페이지의 제 2메타 영역에 모두 비트 0이 저장된 경우에는 사용자가 기록한 데이터 비트인 제 2데이터 영역의 데이터 비트는 유효한 것으로 판단할 수 있다.
이는 전술한 바와 같이, 제 1데이터 영역에 비트 0을 저장하게 되면, 메모리 셀의 상태는 1상태에서 2상태로 변경되며, 제 1메타 영역에 비트 1을 저장하게 되며, 메모리 셀의 상태는 제 1상태를 유지하게 된다. 이때, 제 2데이터 영역에 사용자가 기록하는 데이터 비트는 비트 1 또는 비트 0이며, 기록되는 데이터 비트가 비트 1이면 제 2상태를 유지하고, 비트 0이면 제 2상태에서 제 3상태로 변경된다. 또한, 제 2메타 영역에는 0비트가 저장되므로 메모리 셀의 상태는, 제 1상태에서 제 4상태로 변경된다. 따라서, 제 1상태에서 제 4상태로 변경되는데 소요되는 시간은 제 2상태에서 제 3상태로 변경되는데 소요되는 시간보다 크기 때문에 제 2데이터 영역의 데이터 비트는 유효한 것으로 판단될 수 있다.
도 7은 본 발명의 실시예에 따른 비휘발성 메모리에 데이터를 저장하는 방법이 도시된 도면이다.
도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리에 데이터를 저장하는 방법은, 먼저 사용자가 비휘발성 메모리에 데이터를 기록할 때 제 1페이지의 제 1데이터 영역 및 제 1메타 영역에 각각 비트 0과 비트 1을 저장하게 된다(S110). 이때, 제 1데이터 영역 및 제 1메타 영역의 크기는, 사용자가 기록하려는 데이터에 따라 결정될 수 있다.
이후, 제 1페이지의 제 1데이터 영역 및 제 1메타 영역에 데이터 비트가 저장되면, 제 2페이지의 제 2데이터 영역에 사용자가 기록하려는 실제 데이터 비트를 저장하게 된다(S120). 이때, 제 2데이터 영역에 저장되는 데이터 비트는 제 1데이터 영역에 저장되는 데이터 비트와 위치 및 개수가 동일하게 저장된다.
제 2페이지의 제 2데이터 영역에 사용자가 기록하려는 데이터 비트가 저장되면, 제 2페이지의 제 2메타 영역에 비트 0을 저장하게 된다(S130). 이때, 제 2메타 영역에 저장되는 비트 0의 위치 및 개수 또한 제 1페이지의 제 1메타 영역에 저장되는 데이터 비트와 위치 및 개수가 동일하게 저장된다.
이와 같이, 제 1메타 영역에 비트 1을 저장하고, 제 2메타 영역에 비트 0을 저장하는 것은, MLC 비휘발성 메모리에서의 메모리 셀의 상태는, 전술한 바와 같이 제 1페이지에 저장되는 데이터 비트와 제 2페이지에 저장되는 데이터 비트의 쌍이 11->01->00->10의 순서로 바뀌게 된다. 따라서, 제 1데이터 영역에는 모두 비트 0이 저장되어 있으므로 제 2데이터 영역에 사용자가 실제 기록하려는 데이터를 저장 할 경우에는 01 및 00의 상태를 가지므로 기존 상태가 유지되거나 한번의 상태 변경이 이루어지게 된다. 한편, 제 2메타 영역에 비트 0을 저장하기 위해서는 11->01->00->10와 같은 4번의 상태 변경이 이루어져야 하기 때문에 차후에 MLC 비휘발성 메모리에 저장된 데이터를 참조할 경우, 제 1메타 영역 및 제 2메타 영역에 각각 비트 1 및 비트 0이 모두 저장된 경우, 제 2데이터 영역에 저장되는 데이터 비트는 유효한 것으로 판단될 수 있다.
도 8은 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 방법이 도시된 도면이다.
도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리의 데이터 유효성을 판단하는 방법은, 먼저 제 1페이지의 제 1메타 영역에 저장된 데이터 비트를 추출한다(S210). 본 발명의 실시예에서 제 1메타 영역에는 모두 비트 1이 저장된 경우를 예를 들어 설명하기로 한다.
이후, 제 2페이지의 제 2메타 영역에 저장된 데이터 비트를 추출한다(S220). 본 발명의 실시예에서 제 2메타 영역에는 모두 비트 0이 저장된 경우를 예를 들어 설명하기로 한다.
제 1메타 영역 및 제 2메타 영역에 저장된 데이터 비트가 각각 추출되면, 제 1메타 영역에서 추출된 데이터 비트 및 제 2메타 영역에서 추출된 데이터 비트가 각각 비트 1 및 비트 0인지 판단한다(S230).
판단 결과, 추출된 데이터가 각각 비트 1 및 비트 0인 경우, 제 2페이지의 제 2데이터 영역에 저장된 데이터 비트가 유효한 것으로 판단하고(S240), 그렇지 않은 경우 제 2데이터 영역에 저장된 데이터 비트는 유효하지 않는 것으로 판단한다(S250).
이는 제 1데이터 영역에는 모두 비트 0가 저장되어 있으므로 제 2데이터 영역에 사용자가 실제 기록하려는 데이터를 저장할 경우에는 01 및 00의 상태를 가지므로 기존 상태가 유지되거나 한번의 상태 변경이 이루어지게 된다. 한편, 제 2메타 영역에 비트 0을 저장하기 위해서는 11->01->00->10와 같은 4번의 상태 변경이 이루어져야 하기 때문에 차후에 MLC 비휘발성 메모리에 저장된 데이터를 참조할 경우, 제 1메타 영역 및 제 2메타 영역에 각각 비트 1 및 비트 0이 모두 저장된 경우, 제 2데이터 영역에 저장되는 데이터 비트는 유효한 것으로 판단될 수 있다.
상기 '부'는 소프트웨어 또는 Field Programmable Gate Array(FPGA) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)과 같은 하드웨어 구성요소를 의미하며, 부는 어떤 역할들을 수행한다. 그렇지만 부는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 부는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 실행시키도록 구성될 수도 있다. 따라서, 일 예로서 부는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 부들에서 제공되는 기능은 더 작은 수의 구성요소들 및 부들로 결합되거나 추가적인 구성요소들과 부들로 더 분리될 수 있다.
이상과 같이 본 발명에 따른 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 본 발명의 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는 장치 및 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
비휘발성 메모리에 데이터 비트를 기록하는 도중 예상치 못한 갑작스런 전원 공급 차단이 발생한 경우에도 기록된 데이터 비트의 유효성을 용이하게 판단할 수 있는 장점이 있다.
또한, 데이터 유효성을 판단하기 위한 미러 데이터를 기록하지 않기 때문에 비휘발성 메모리의 공간 사용 효율을 향상시킬 수 있는 장점도 있다.
또한, 데이터 유효성을 판단하기 위한 미러 데이터와 사용자가 기록한 데이터와의 일치 여부를 확인하는데 소요되는 오버헤드가 필요치 않게 되는 장점도 있다.

Claims (15)

  1. 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 다수개의 페이지에 데이터 비트를 저장하는 메모리 셀을 포함하고,
    상기 블록은, 사용자가 기록하는 데이터에 대한 유효성을 판단하기 위한 데이터 비트가 저장되는 제 1페이지; 및
    상기 사용자가 기록하는 데이터 비트가 저장되는 제 2페이지를 포함하는 비휘발성 메모리.
  2. 제 1 항에 있어서,
    상기 제 1페이지는, 비트 0이 저장되는 제 1데이터 영역, 및 비트 1이 저장되는 제 1메타 영역을 포함하고,
    상기 제 2페이지는, 사용자가 기록하는 데이터 비트가 저장되는 제 2데이터 영역, 및 비트 0이 저장되는 제 2메타 영역을 포함하는 비휘발성 메모리.
  3. 제 2 항에 있어서,
    상기 상태는, 상기 메모리 셀에 인가된 전압에 따른 상기 제 1페이지에 저장된 데이터 비트 및 상기 제 2페이지에 저장된 데이터 비트의 쌍으로 이루어지며,
    상기 인가된 전압의 크기에 따라 상기 비트 쌍은 11, 01, 00, 10순으로 순차 변경되는 비휘발성 메모리.
  4. 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 제 1페이지 및 제 2페이지에 데이터 비트를 저장하는 메모리 셀을 포함하는 플래시 메모리; 및
    상기 제 1페이지에 사용자가 기록하는 데이터 비트에 대한 유효성을 판단하기 위한 데이터 비트를 저장하고, 상기 제 2페이지에 사용자가 기록하는 데이터 비트를 저장하는 제어부를 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 장치.
  5. 제 4 항에 있어서,
    상기 제 1페이지는, 비트 0이 저장되는 제 1데이터 영역, 및 비트 1이 저장되는 제 1메타 영역을 포함하고,
    상기 제 2페이지는, 사용자가 기록하는 데이터 비트가 저장되는 제 2데이터 영역, 및 비트 0이 저장되는 제 2메타 영역을 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 장치.
  6. 제 5 항에 있어서,
    상기 상태는, 상기 메모리 셀에 인가된 전압에 따른 상기 제 1페이지에 저장된 데이터 비트 및 상기 제 2페이지에 저장된 데이터 비트의 쌍으로 이루어지며,
    상기 인가된 전압의 크기에 따라 상기 비트 쌍은 11, 01, 00, 10순으로 순차 변경되는 비휘발성 메모리의 데이터 유효성을 판단하는 장치.
  7. 제 4 항에 있어서,
    상기 제 2페이지에 저장된 데이터 비트의 유효성을 판단하는 유효성 판단부를 더 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 장치.
  8. 제 7 항에 있어서,
    상기 유효성 판단부는, 상기 제 1메타 영역이 모두 비트 1이고, 상기 제 2메타 영역이 모두 비트 0인 경우, 상기 제 2데이터 영역의 데이터 비트는 유효한 것으로 판단하는 비휘발성 메모리의 데이터 유효성을 판단하는 장치.
  9. 적어도 2비트로 구현되는 다수개의 상태를 통해 소정 블록에 포함된 제 1페이지 및 제 2페이지에 데이터 비트를 저장하는 메모리 셀을 포함하는 플래시 메모리에서 상기 제 1페이지에 사용자가 기록하는 데이터 비트에 대한 유효성을 판단하기 위한 데이터 비트를 저장하는 단계; 및
    상기 제 2페이지에 사용자기 기록하는 데이터 비트를 저장하는 단계를 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  10. 제 9 항에 있어서,
    상기 제 1페이지는, 제 1데이터 영역, 및 제 1메타 영역을 포함하고,
    상기 제 2페이지는, 제 2데이터 영역, 및 제 2메타 영역을 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  11. 제 9 항에 있어서,
    상기 상태는, 상기 메모리 셀에 인가된 전압에 따른 상기 제 1페이지에 저장된 데이터 비트 및 상기 제 2페이지에 저장된 데이터 비트의 쌍으로 이루어지며,
    상기 인가된 전압의 크기에 따라 상기 비트의 쌍은 11, 01, 00, 10순으로 순차 변경되는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  12. 제 10 항에 있어서,
    상기 유효성을 판단하기 위한 데이터 비트를 저장하는 단계는, 상기 제 1데이터 영역에 비트 0을 저장하는 단계; 및
    상기 제 1메타 영역에 비트 1을 저장하는 단계를 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  13. 제 12 항에 있어서,
    상기 사용자가 기록하는 데이터 비트를 저장하는 단계는, 상기 제 2데이터 영역에 상기 사용자가 기록하는 데이터 비트를 저장하는 단계; 및
    상기 제 2메타 영역에 비트 0을 저장하는 단계를 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  14. 제 13 항에 있어서,
    상기 제 2데이터 영역에 저장된 데이터 비트의 유효성을 판단하는 단계를 더 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
  15. 제 14 항에 있어서,
    상기 유효성을 판단하는 단계는, 상기 제 1메타 영역 및 상기 제 2메타 영역의 데이터 비트를 추출하는 단계; 및
    상기 추출된 데이터 비트가 각각 비트 1 및 비트 0인 경우 상기 제 2데이터 영역에 저장된 데이터 비트가 유효한 것으로 판단하는 단계를 포함하는 비휘발성 메모리의 데이터 유효성을 판단하는 방법.
KR1020060015197A 2006-02-16 2006-02-16 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법 KR100703806B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060015197A KR100703806B1 (ko) 2006-02-16 2006-02-16 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
US11/657,475 US7719893B2 (en) 2006-02-16 2007-01-25 Nonvolatile memory and apparatus and method for deciding data validity for the same
JP2007026497A JP4634404B2 (ja) 2006-02-16 2007-02-06 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015197A KR100703806B1 (ko) 2006-02-16 2006-02-16 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법

Publications (1)

Publication Number Publication Date
KR100703806B1 true KR100703806B1 (ko) 2007-04-09

Family

ID=38160879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015197A KR100703806B1 (ko) 2006-02-16 2006-02-16 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법

Country Status (3)

Country Link
US (1) US7719893B2 (ko)
JP (1) JP4634404B2 (ko)
KR (1) KR100703806B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US20120311262A1 (en) * 2011-06-01 2012-12-06 International Business Machines Corporation Memory cell presetting for improved memory performance
KR102106959B1 (ko) 2013-02-21 2020-05-07 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 멀티 레벨 셀 비휘발성 메모리 시스템
US10032493B2 (en) * 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098575A (ko) * 2000-04-14 2001-11-08 마츠시타 덴끼 산교 가부시키가이샤 씨알씨 연산장치 및 씨알씨 연산방법
KR20040042478A (ko) * 2002-11-14 2004-05-20 삼성전자주식회사 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206834A (ja) 1987-02-24 1988-08-26 Pfu Ltd 命令制御におけるエラ−検出処理方式
JP3482543B2 (ja) 1994-07-07 2003-12-22 株式会社ルネサステクノロジ 半導体メモリ
GB9713094D0 (en) 1997-06-21 1997-08-27 Philips Electronics Nv Optical disc drive
KR100435783B1 (ko) 2000-07-31 2004-06-12 엘지전자 주식회사 운영 체계에서 사용자 메모리 유효성 검증 방법
JP3692313B2 (ja) 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
US6967872B2 (en) * 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
KR100526188B1 (ko) 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098575A (ko) * 2000-04-14 2001-11-08 마츠시타 덴끼 산교 가부시키가이샤 씨알씨 연산장치 및 씨알씨 연산방법
KR20040042478A (ko) * 2002-11-14 2004-05-20 삼성전자주식회사 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010098575
1020040042478

Also Published As

Publication number Publication date
US7719893B2 (en) 2010-05-18
JP2007220274A (ja) 2007-08-30
JP4634404B2 (ja) 2011-02-16
US20070189107A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR100736103B1 (ko) 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법
US8423706B2 (en) Apparatus and method to prevent data loss in nonvolatile memory
KR101464338B1 (ko) 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템
KR100855467B1 (ko) 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
US7761652B2 (en) Mapping information managing apparatus and method for non-volatile memory supporting different cell types
KR101418631B1 (ko) 고체상태 저장 장치 내 전환 레이어
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
US20130304966A1 (en) Non-volatile memory device and method for programming the same
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
KR20080067834A (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
KR101731408B1 (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
TW201624488A (zh) 資料儲存裝置及其操作方法
KR101434567B1 (ko) 비휘발성 메모리의 맵핑 테이블 관리 장치 및 방법
US20170285953A1 (en) Data Storage Device and Data Maintenance Method thereof
KR100703806B1 (ko) 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
KR101270685B1 (ko) 비휘발성 메모리의 데이터 처리 장치 및 방법
US20200272562A1 (en) Memory sub-system for decoding non-power-of-two addressable unit address boundaries
KR20080100079A (ko) 낸드 플래시 메모리에 프로그램 코드 및 매스 데이터를기록하여 시스템을 운영하는 방법 및 상기 방법을 수행하는시스템
US11942160B2 (en) Performing a program operation based on a high voltage pulse to securely erase data
US20230360705A1 (en) Memory programming using consecutive coarse-fine programming operations of threshold voltage distributions
KR101691097B1 (ko) 홀수의 매트들을 구비한 비휘발성 메모리 장치, 그것의 블록 설정 방법, 그것을 포함하는 메모리 시스템
US20110157980A1 (en) Technique to reduce fg-fg interference in multi bit nand flash memory in case of adjacent pages not fully programmed

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee