JP4564030B2 - 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法 - Google Patents

不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法 Download PDF

Info

Publication number
JP4564030B2
JP4564030B2 JP2007167623A JP2007167623A JP4564030B2 JP 4564030 B2 JP4564030 B2 JP 4564030B2 JP 2007167623 A JP2007167623 A JP 2007167623A JP 2007167623 A JP2007167623 A JP 2007167623A JP 4564030 B2 JP4564030 B2 JP 4564030B2
Authority
JP
Japan
Prior art keywords
data
page
count information
recorded
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007167623A
Other languages
English (en)
Other versions
JP2008010140A (ja
Inventor
辰 圭 金
松 虎 尹
南 允 禹
在 革 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008010140A publication Critical patent/JP2008010140A/ja
Application granted granted Critical
Publication of JP4564030B2 publication Critical patent/JP4564030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は不揮発性メモリに係り、より詳細には、不揮発性メモリに格納されたデータの有効性を安全に判断できる装置及び方法に関する。
一般的に、家電機器、通信機器、セットトップボックスなどの内蔵型システム(Embedded System)では、データを格納して処理するための記録媒体として不揮発性メモリが多く使われている。
不揮発性メモリのうち主に使われるフラッシュメモリは、電気的にデータを削除したり、再記録することができる不揮発性記憶素子であり、マグネチックディスクメモリを基盤とする記録媒体に比べて電力消耗が少ないつつもハードディスクのような速いアクセスタイムを持ち、サイズが小さいために携帯機器などに適している。
このような不揮発性メモリにデータビットが格納される基本的なメカニズムは、メモリセルである。このようなメモリセルは、制御ゲート、フローティングゲート、ソース、及びドレインを含む単一電界効果トランジスターで構成される。この時、データビットは、メモリセルの閾値電圧が変化されるようにフローティングゲート上の電荷量を変更することによって格納される。また、メモリセルは、制御ゲートのワードラインを介して選択電圧を印加して判読される。
一般的なメモリセルは、1ビットに2種の状態を格納する格納能力を提供する。換言すれば、メモリセルは、印加される電圧によってデータが削除された状態であるビット1またはデータが格納された状態であるビット0を格納する格納能力を提供する。
この時、大容量の格納装置であるほど必須に要求される条件は低いビット当たりコストを具現せねばならないために、一つのメモリセルに複数のビットのデータを格納する技術についての研究が活発に行われつつある。
不揮発性メモリでビット当たりコストを画期的に低減できる技術が掲載された非特許文献1があるが、この非特許文献1には、メモリセル当たり2ビットに4種の状態の格納能力を提供する技術が含まれている。
このように、メモリセル当たり2ビットに4種の状態の格納能力を持つ不揮発性メモリは、一般的に多重レベルセル(Multi Level Cell、以下、MLCと略す)不揮発性メモリといい、一つのメモリセルによって2個のページに対するデータビットを格納する。また、一つのメモリセルに対応する2個のページはそれぞれLSBページ及びMSBページと呼ばれ、データビットはLSBページから格納される。
具体的に、MLC不揮発性メモリは、図1のように2ビットで具現される4種の状態S1、S2、S3、S4を持ち、各状態は、LSBページのデータビットとMSBページのデータビットとの対からなる。不揮発性メモリのブロックが削除されれば、ブロック内のあらゆるメモリセルはS1を持つ。この時、LSBページにデータビットを記録すればS2の状態に変更され、またMSBページにデータビットを記録してS2からS3に変更される。一方、S1からS4に変更するためには、S1、S2、S3状態を経ねばならない。
一方、不揮発性メモリを基盤とするシステムは、その応用分野の特性上予測できない電源供給の中断が頻繁に発生する。したがって、不揮発性メモリの動作途中に電源供給が中断された場合に対する備えが必須である。
図2は、一般的な不揮発性メモリの構造が示された図面である。
一般的な不揮発性メモリ100は、複数のページ111を含む複数のブロック110から形成され、各ブロック110のサイズは、16KB、64KB、128KB、256KBなどでブロックに含まれたページの数とページサイズにより決定される。この時、ブロックは不揮発性メモリでの削除単位であり、ページは書き込み単位である。
このような不揮発性メモリ100でデータを記録する途中に電源供給が中断されれば、記録しようとしたデータが完全に記録されていない状態になりうる(Incomplete Program状態)。また、不揮発性メモリ100に記録されているデータを削除する途中に電源供給が中断されれば、削除しようとしたデータが完全に削除されていない状態になりうる(Incomplete Erase状態)。したがって、今後不揮発性メモリ100に記録されているデータを参照しようとする時、優先的に記録されているデータが有効であるかどうかを判断せねばならない。
従来には、データ記録中に突然に電源供給が中断される場合、データの有効性を判断するために、書き込み動作が完了したことを表す値が記録されるフィールドをスペア領域に別途に置く。そして、データ領域にデータがいずれも記録されれば、前記フィールドに“書き込み完了”を表す値を表示する。そして、データ有効性の検査時、前記フィールドに記録されている値によってデータの有効性を判断する。
また、データ削除中に突然に電源供給が中断される場合、データの有効性を判断するために、削除動作の完了を表す値が記録されるフィールドを各ブロックごとに置く。そして、データ領域のデータがいずれも削除されれば、前記フィールドに“削除完了”を表す値を表示する。そしてデータ有効性の検査時、前記フィールドに記録されている値によってデータの有効性を判断する。
しかし、前述した方法によって各フィールドに“削除完了”に対応する表示を記録するとしても、有効でないデータを完壁に検出できない。例えば、データの削除がデータ領域に対してのみ行われて前記各フィールドの値がそのまま残っている場合には、データが有効でなくなってもこれを見つけられない。また、前述した方法の場合、1ページに対して2回の書き込み作業(データ記録及び“書き込み完了”表示記録)が行われねばならないので、NOP(Number Of Partial program)が1回である不揮発性メモリには適していないという問題がある。
前述した方法以外にも、インバースチェックサム(Inverse Checksum)を使用してデータの有効性を判断してもよい。しかし、インバースチェックサム方法は、不揮発性メモリが含むセルの電圧が低いほど高い数字を表すという仮定下に適用されるものであり、前記仮定が適用されないMLC(Multi Level Cell)メモリでインバースチェックサムを使用する場合、有効でないデータが有効なデータと見なされる可能性があるという問題がある。
これにより、いろいろな発明(例えば、特許文献1)が提示されたが、前述した問題点は解決されていない。
韓国公開特許第2005−070672号公報 A Multilevel−Cell 32Mb Flash Memory(1995年2月、IEEE、ISSCC Digest of Technical Papers、pp.132〜133、M.Bauerら)
本発明は、少なくとも2ビットで具現される複数の状態によって複数のページに対するデータビットを格納するメモリセルを含む不揮発性メモリで、突然の電源供給の中断により発生した不完全なデータの有効性を正確に判断できる装置及び方法を提供するところにその目的がある。
本発明の目的は、以上で言及した目的に制限されず、言及されていない他の目的は下の記載から当業者に明確に理解されうる。
前記目的を達成するために、本発明の実施形態による不揮発性メモリは、所定メモリセルに印加される電圧によって所定ブロックに含まれた複数のページにデータを格納する不揮発性メモリにおいて、前記ブロックは、ユーザが記録するデータが格納される第1データ領域を含む第1ページと、前記ユーザが記録するデータが格納される第2データ領域を含む第2ページと、を含み、前記第2ページは、前記第1データ領域及び前記第2データ領域で同じ位置のビット対が表す状態がカウントされたカウント情報が記録される。
また、前記目的を達成するために、本発明の実施形態による不揮発性メモリのデータ有効性を判断する装置は、所定メモリセルに印加される電圧によって所定ブロックに含まれた第1ページ及び第2ページにデータを格納する不揮発性メモリと、前記第1ページ及び前記第2ページで同じ位置のビット対が表す状態をカウントして第1カウント情報を生成するカウント部と、前記生成された第1カウント情報を前記第2ページに格納する制御部と、前記格納された第1カウント情報と、前記第1ページ及び前記第2ページのデータから抽出された第2カウント情報とを比較して、前記データの有効性を判断する有効性判断部を備える。
また、前記目的を達成するために、本発明の実施形態による 不揮発性メモリのデータ有効性を判断する方法は、所定メモリセルに印加される電圧によって所定ブロックに含まれた第1ページ及び第2ページにデータを格納する不揮発性メモリで、前記第1ページ及び前記第2ページの同じ位置のビット対が表す状態をカウントして第1カウント情報を生成するステップと、前記生成された第1カウント情報を前記第2ページに格納するステップと、前記格納された第1カウント情報と、前記第1ページ及び前記第2ページのデータから抽出された第2カウント情報とを比較して、前記データの有効性を判断するステップを含む。
本発明による不揮発性メモリ、前記不揮発性メモリのデータ有効性を判断する装置及び方法によれば、次のような効果が一つあるいはそれ以上ある。
不揮発性メモリにデータビットを記録する途中に突然に電源供給が中断されても記録されたデータビットの有効性を容易に判断できる。
また、NOPの制限なしにデータの有効性を判断できる。
また、同じ状態を持つスロットの数情報のみを記録するので、メタデータを記録する場合に比べて不揮発性メモリの空間を効率的に使用できる。
その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
本発明の利点及び特徴、そしてこれを達成する方法は添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。しかし、本発明は以下で開示される実施例に限定されるものではなく、この実施例から外れて多様な形に具現でき、本明細書で説明する実施例は本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものであり、本発明は請求項及び発明の詳細な説明により定義されるだけである。一方、明細書全体に亙って同一な参照符号は同一な構成要素を示す。
以下、添付した図面を参照して本発明の好ましい実施形態について詳細に説明する。まず、本発明の実施形態による不揮発性メモリについて説明する。この時、フローチャートの各ブロックとフロ−チャートの組合わせはコンピュータプログラムインストラクションにより実行可能なのが理解できるであろう。
これらコンピュータプログラムインストラクションは、汎用コンピュータ、特殊用コンピュータまたはその他のプログラマブルデータプロセッシング装備のプロセッサーに搭載されうるので、コンピュータまたはその他のプログラマブルデータプロセッシング装備のプロセッサーによって実行されるそのインストラクションがフローチャートのブロックで説明された機能を行う手段を生成するように機構を作れる。
これらコンピュータプログラムインストラクションは特定方式で機能を具現するためにコンピュータまたはその他のプログラマブルデータプロセッシング装備に備えられるコンピュータ利用可能またはコンピュータ判読可能メモリに格納されることも可能なので、そのコンピュータ利用可能またはコンピュータ判読可能メモリに格納されたインストラクションはフローチャートのブロックで説明された機能を行うインストラクション手段を内包する製造品目を生産することも可能である。コンピュータプログラムインストラクションはコンピュータまたはその他のプログラム可能なデータプロセッシング装備上に搭載することも可能なので、コンピュータまたはその他のプログラマブルデータプロセッシング装備上で一連の動作段階が実行されてコンピュータで実行されるプロセスを生成し、コンピュータまたはその他のプログラマブルデータプロセッシング装備を行うインストラクションはフローチャートのブロックで説明された機能を実行するための段階を提供することも可能である。
また、各ブロックは特定の論理的機能を行うための一つ以上の実行可能なインストラクションを含むモジュール、セグメントまたはコードの一部を示すことができる。また、いくつの代替実行例では、ブロックで言及された機能が順序から外れて発生することも可能であるということに注目せねばならない。例えば、連続して図示されている2つのブロックは、実質的に同時に行われてもよく、またはそのブロックが時々該当する機能によって逆順に行われてもよい。
図3は、本発明の実施形態による不揮発性メモリの構造が示された図面である。
図示されたように、本発明の実施形態による不揮発性メモリ400は、複数のページ410、420を備える複数のブロック401から形成されている。本発明の実施形態でページは、データの読み取り/書き込み単位と理解し、ブロックはデータの削除単位と理解しうる。
本発明の実施形態による不揮発性メモリ400は、MLC不揮発性メモリであることが好ましい。MLC不揮発性メモリは、少なくとも2ビットで具現される複数の状態によって複数のページにデータを格納するメモリセルを備える。以下の実施形態では、MLC不揮発性メモリであって、2−レベルMLC不揮発性メモリを例として本発明の実施形態を説明する。
2−レベルMLC不揮発性メモリは、2ビットで具現される4種の状態によって二つのページ、すなわち、LSBページ及びMSBページにデータを格納するメモリセルを備える。ここで、同じメモリセルによりデータビットが格納されるLSBページ及びMSBページを互いにバインディングされたと表現するが、バインディングされるページは互いに連続的に位置してもよく、位置しなくてもよい。例えば、図3のように、ページ4n+0とページ4n+2とがバインディングされ、ページ4n+1とページ4n+3とがバインディングされうる。この場合、4n+0ページと4n+1ページはLSBページに該当し、4n+2ページと4n+3ページはMSBページに該当しうる。以下の説明では、バインディングされたページのうちLSBページを第1ページ410と表示し、MSBページを第2ページ420と表示する。
第1ページ410及び第2ページ420についてのさらに具体的な説明のために、図4を参照する。図4は、バインディングされた第1ページ410及び第2ページ420の構造が示された図面である。
図示されたように、第1ページ410は、第1データ領域411及び第1カウント情報領域412を含み、第2ページ420は、第2データ領域421及び第2カウント情報領域422を含む。この時、第1データ領域411及び第2データ領域421にはユーザが記録するデータビットが格納される。ここで、図5を参照して、バインディングされた第1ページ410及び第2ページ420にデータビットを記録する過程について説明する。
図5は、2−レベルMLC不揮発性メモリへのデータの記録時、メモリセルに印加される電圧によって第1ページ410のデータビット及び第2ページ420のデータビット対の状態変化を表したものである。
2−レベルMLC不揮発性メモリの場合、メモリセルにより具現される状態は、第1ページ410に格納されたデータビット及び第2ページ420に格納されたデータビット対からなるが、このようなデータビット対は、ブロックが削除された状態で11になる。MLC不揮発性メモリの場合、第1ページ410からデータビットが格納されるために、第1ページ410にデータが格納された場合のデータビット対は01になる。次いで、第2ページ420にもデータビットが格納されれば、データビット対は00になる。以下の説明では、バインディングされた第1ページ410及び第2ページ420のデータ領域411、421で位置が同じデータビット対をスロットと称する。
一方、第2ページ420の第2カウント情報領域422には、第1データ領域411及び第2データ領域421に記録されるデータの有効性を判断するためのカウント情報が格納される。ここで、カウント情報は、同じ状態を持つスロットの数情報を含む。
図5で前述したように、2−レベルMLC不揮発性メモリでスロットは、第1ページ410のデータビット値及び第2ページ420のデータビット値により4種の状態を持つことができる。すなわち、第1ページ410のデータビットが1であり、第2ページ420のデータビットが1である第1状態(S1)、第1ページ410のデータビットが0であり、第2ページ420のデータビットが1である第2状態(S2)、第1ページ410のデータビットが0であり、第2ページ420のデータビットが0である第3状態(S3)及び第1ページ410のデータビットが1であり、第2ページ420のデータビットが0である第4状態(S4)を持つことができる。
したがって、第2カウント情報領域422に記録されるカウント情報は、第1状態であるスロットの数情報、第2状態であるスロットの数情報、第3状態であるスロットの数情報及び第4状態であるスロットの数情報を含むことができる。このようなカウント情報は、第2カウント情報領域422に各状態別に区分されて格納される。このために、第2カウント情報領域422は、各状態に対応する複数のフィールドに区分できる。例えば、第2カウント情報領域422は、図4に示したように、第1状態であるスロットの数が格納される第1フィールド450、第2状態であるスロットの数が格納される第2フィールド460、第3状態であるスロットの数が格納される第3フィールド470及び第4状態であるスロットの数が格納される第4フィールド480を含むことができる。
前述したように、カウント情報は第2カウント情報領域422に記録されることが好ましい。なぜなら、第2カウント情報領域422に含まれたデータビットの状態変化は、データ記録過程やデータ削除過程で一定の方向性を表すためである。これについてのさらに具体的な説明のために図6及び図7を参照する。
図6は、不揮発性メモリ400にデータを記録する場合、メモリセルに印加される電圧によって第1ページ410及び第2ページ420に含まれたデータビットの状態変化を図示したものである。そして、図7は、不揮発性メモリ400でデータを削除する場合、第1ページ410及び第2ページ420に含まれたデータビットの状態変化を図示したものである。
図6及び図7を参照すれば、データが記録されていない状態でスロットは、11、すなわち、第1状態S1であることが分かる。このような状態で、メモリセルに電圧を印加すれば、印加された電圧の大きさによってスロットの各ビットに0が記録される。
第1ページ410の場合、データを削除する動作中に電源供給が中断される場合、次のような状況が発生しうる。削除前に第に1ページ410に含まれたビットの状態が第4状態であり、削除動作によりセル状態が第4状態から第1状態に進行する間に電源供給が中断される場合、第1ページ410に含まれたビットの状態は1から0に変わることもあり、1の状態のまま残っていることもある。もし、削除する前に第1ページ410に含まれたビットの状態が第3状態であり、削除動作によりセル状態が第3状態から第1状態に進行する間に電源供給が中断される場合、第1ページに含まれたビットの状態は0から1になることもあり、0の状態のまま残っていることもある。
結論的に、第1ページ410に含まれたデータビットの状態は、削除動作により1→0に変わるか、0→1に変わる。したがって、第1ページ410の場合、削除動作中に電源供給が中断される場合にビットの状態変化が特定の方向性を持つとは言えない。したがって、カウント情報を第1カウント情報領域412に記録すれば、データ削除動作中に電源供給の中断によりデータ領域及び/またはカウント情報領域に記録されているデータビットにエラーが発生しても、データ領域411、421から抽出されたカウント情報と第1カウント情報領域412のカウント情報とが一致する場合が発生しうる。この場合、データ領域411、421に記録されているデータビットが有効でないが、カウント情報が同一なために有効なデータと判別できる。
しかし、第2ページ420に含まれたデータビットの状態は、書き込み動作中に電源供給が中断される場合、1の状態をそのまま維持するか、あるいは1から0にのみ変化し、削除動作中に電源供給が中断される場合には0をそのまま維持するか、あるいは0から1にのみ変化する。
結論的に、第2ページ420に含まれたデータビットの状態は、書き込み動作中には1→0にのみ変わり、削除動作中には0→1にのみ変わりうる。したがって、第2ページ420の場合、ビットの状態変化が一定の方向性を持つと見られる。したがって、カウント情報を第2カウント情報領域422に記録すれば、データ記録中に電源供給の中断によりデータ領域及び/または第2カウント情報領域422に記録されているデータビットにエラーが発生しても、データ領域から抽出されたカウント情報と第2カウント情報領域422のカウント情報とが一致する場合は発生しない。
さらに具体的に、データを記録する過程で第2ページ420に含まれたデータビットの状態は1→0にのみ変わるので、データ記録過程中にエラーが発生すれば、0が記録されねばならないビットに0が記録されずに1が記録された状態に残る。換言すれば、カウント情報にエラーが発生しても各フィールドが表すスロットの数は本来記録しようとしたスロットの数に比べて増加するだけで、本来記録しようとしたスロットの数に比べて減少しない。したがって、データ領域から抽出されたカウント情報と第2カウント情報領域422のカウント情報とが一致する場合が発生しない。その結果、データ領域411、421のデータビットから抽出されたカウント情報と第2カウント情報領域422のカウント情報とを比較してデータ有効性を判別できる。
これと類似して、カウント情報を第2カウント情報領域422に記録する場合、不揮発性メモリ400のデータが不完全に削除されても残っているデータビットの有効性を判別できる。さらに具体的に、図7を参照すれば、データ削除過程中に第2ページ420に含まれたデータビットの状態は0→1にのみ変わる。したがって、データ削除過程中にエラーが発生すれば、ビットが1になれずに0の状態に残っている。換言すれば、不完全に削除される場合、各フィールドが表すスロットの数は本来記録されていたスロットの数に比べて増加する。したがって、データ領域411、421から抽出されたカウント情報と第2カウント情報領域422のカウント情報とを比較してデータ有効性を判別できる。
次いで、図8は、本発明の実施形態による不揮発性メモリに格納されたデータの有効性を判断する装置(以下、‘データ有効性判断装置’という)800の構成を図示したものである。
図8を参照すれば、本発明の実施形態によるデータ有効性判断装置800は、不揮発性メモリ400、カウント部830、制御部820及び有効性判断部840を備えて構成される。
不揮発性メモリ400は、前述した図4の不揮発性メモリ400と理解される。したがって、図8に示された不揮発性メモリ400は、前述した図4の不揮発性メモリ400と同じ構造から形成されており、その構成要素も図4の不揮発性メモリ400と同じものと理解されうる。
カウント部830は、不揮発性メモリ400のバインディングされた第1ページ及び第2ページに記録するデータをスロットに分けて同じ状態を持つスロットの数をカウントする。すなわち、カウント部830は、第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数をそれぞれカウントしてカウント情報を生成する。カウント部830により生成されたカウント情報は、後述する制御部820に提供される。
また、カウント部830は、不揮発性メモリ400のデータ領域411、421に記録されているデータを参照する場合、参照するデータからカウント情報を抽出する。すなわち、カウント部830は、参照するデータから同じ状態を持つスロットの数をカウントしてカウント情報を抽出する。カウント部830により抽出されたカウント情報は後述する有効性判断部840に提供される。
制御部820は、不揮発性メモリ400のメモリセルに印加される電圧の大きさを調整してメモリセルの状態を変更することによって、バインディングされた第1ページ410及び第2ページ420にデータビットを格納する。この時、制御部820は、第1ページ410からデータビットを格納した後、第2ページ420にデータビットを格納する。第2ページ420にデータビットを格納する時、制御部820は、第2データ領域421には今後参照されるデータを記録し、第2カウント情報領域422にはカウント部830により生成されたカウント情報を記録する。
有効性判断部840は、不揮発性メモリ400に記録されているデータを参照する時、データの有効性を判断する。この時、有効性判断部840は、データ領域のデータから抽出されたカウント情報及び第2カウント情報領域422に記録されているカウント情報を比較して有効性を判断する。
さらに具体的に前述したカウント部830により、データ領域411、421のデータからカウント情報、すなわち、第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数が抽出されれば、有効性判断部840は、抽出されたカウント情報と第2カウント情報領域422のカウント情報とで各状態別スロットの数を順に比較する。
比較結果、各状態別にスロットの数がいずれも一致する場合、有効性判断部840は、参照するデータが有効であると判断する。例えば、抽出されたカウント情報で第1状態であるスロットは2つ、第2状態であるスロットは1つ、第3状態であるスロットは1つ、第4状態であるスロットは2つであると仮定する。そして、第2カウント情報領域422のカウント情報で第1状態であるスロットは2つ、第2状態であるスロットは1つ、第3状態であるスロットは1つ、第4状態であるスロットは2つであると仮定する。このような場合、二つのカウント情報で各状態別にスロットの数がいずれも一致する。したがって、有効性判断部840は、データ領域411、421のデータが有効であると判断できる。
比較結果、各状態別にスロットの数がいずれも一致しない場合、すなわち、いかなる状態でもスロットの数が一致しない場合、有効性判断部840は、参照するデータが有効でないと判断する。例えば、二つのカウント情報で同じ状態であるスロットの数を各状態別に比較した結果、第1状態であるスロットの数は互いに一致し、第2状態であるスロットの数は互いに一致しない場合、有効性判断部840は参照するデータが有効でないと判断する。
ここで、図9及び図10を参照してデータを記録するか、または削除する中に電源供給の中断によりエラーが発生したデータの有効性を判別する方法について説明する。
図9は、不揮発性メモリ400にデータを記録する途中に電源供給の中断によりエラーが発生したデータの有効性を判別する方法を説明するための図面である。
図9でユーザが不揮発性メモリ400に記録しようとするデータを説明すれば、第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数はそれぞれ2つであることが分かる。
このようなデータを不揮発性メモリ400に記録する過程で電源供給が中断された場合、第1データ領域411及び第2データ領域421に記録されるデータビットまたは第2カウント情報領域422に記録されるカウント情報にエラーが発生しうる。Case1は、第1データ領域411及び第2データ領域421に記録されるデータビットにエラーが発生した場合を例示している。
Case1で第1データ領域411及び第2データ領域421を説明すれば、第2状態で記録されねばならない第2のスロットが第1状態に残っていることが確認できる。したがって、現在データ領域に記録されているデータビットから得られたカウント情報は、第2カウント情報領域422に記録されているカウント情報と一致しないということが分かる。さらに具体的に、現在データ領域に記録されているデータビットから得られたカウント情報のうち第1状態であるスロットの数は3つである一方、第2カウント情報領域422に記録されているカウント情報のうち第1状態であるスロットの数は2つで互いに一致しない。また、現在データ領域に記録されているデータビットから得られたカウント情報のうち第2状態であるスロットの数は1つである一方、第2カウント情報領域422に記録されているカウント情報のうち第2状態であるスロットの数は2つで互いに一致しない。このような場合、データ領域に記録されているデータビットは有効でないと判断されうる。
一方、データ記録過程で電源供給が中断される場合、第1データ領域411及び第2データ領域421に記録されるデータビット及び第2カウント情報領域422に記録されるカウント情報にいずれもエラーが発生しうる。Case2は、このような場合のデータを例示している。
Case2でデータ領域を説明すれば、第2状態になるべき第2のスロットが第1状態に残ってあることが確認できる。そして、第2カウント情報領域422を説明すれば、第1状態であるスロットの数情報が記録されるフィールドのうち一つのビットが、0が記録されずに1である状態に残っていることが確認できる。
このような場合、現在データ領域に記録されているデータビットから得られたカウント情報と第2カウント情報領域422に記録されているカウント情報のうち第1状態であるスロットの数は互いに一致する。しかし、二つのカウント情報のうち第2状態であるスロットの数を比較すると、その結果が互いに一致しない。したがって、データ領域に記録されているデータビットは有効でないと判断されうる。
図10は、不揮発性メモリ400のデータを削除する途中に電源供給の中断によりエラーが発生したデータの有効性を判別する方法を説明するための図面である。
図10で不揮発性メモリ400に記録されていたデータを説明すれば、第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数はそれぞれ2つであることが分かる。このようなデータが記録されている不揮発性メモリ400でデータを削除する途中に電源供給が中断されれば、データ領域及び/またはカウント情報領域のデータビットが完全に削除されていない。
Case1は、データ削除過程で電源供給が中断される場合、データ領域のデータビットが不完全に削除された場合を例示している。
Case1で第2カウント情報領域422を説明すれば、カウント情報は削除されずにそのまま残っている一方、データ領域では第2状態であった第2のスロットのみ第1状態に変わったことが分かる。したがって、現在データ領域に記録されているデータビットから得られたカウント情報は、第2カウント情報領域422に記録されているカウント情報と一致しないことが分かる。さらに具体的に、現在データ領域に記録されているデータビットから得られたカウント情報のうち第1状態であるスロットの数は3つである一方、第2カウント情報領域422に記録されているカウント情報のうち第1状態であるスロットの数は2つで互いに一致しない。このような場合、データ領域に記録されているデータビットは有効でないと判断されうる。
Case2は、データ削除過程で電源供給が中断される場合、データ領域のデータビット及び第2カウント情報領域422のデータビットがいずれも不完全に削除された場合を例示している。
Case2でデータ領域を説明すれば、第3のスロットの状態のみ11に変更されたことが確認できる。そして、第2カウント情報領域422を説明すれば、第1フィールド450のみ11になったことが確認できる。このような場合、データ領域がデータビットから得られたカウント情報と第2カウント情報領域422に記録されているカウント情報のうち第1状態であるスロットの数及び第2状態であるスロットの数は互いに一致する。しかし第3状態であるスロットの数及び第4状態であるスロットの数は互いに一致しない。したがって、データ領域に記録されているデータビットは有効でないと判断されうる。
次いで、図11は、本発明の実施形態による不揮発性メモリ400にデータを格納する方法を示したフローチャートである。
まず、カウント部830は、不揮発性メモリ400に記録するデータをスロット単位に分けて同じ状態を持つスロットの数をカウントする(S810)。すなわち、カウント部830は、不揮発性メモリ400に記録するデータから第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数をカウントする。
カウント部830によりカウント情報が生成されれば、制御部820は、第1ページ410からデータを記録する(S820)。すなわち、記録するデータのうち第1ページ410に記録されるデータを第1データ領域411に記録する。
次いで、制御部820は、第1ページ410とバインディングされた第2ページ420にデータを記録する(S830)。すなわち、制御部820は記録するデータの中で第2ページ420に記録されるデータを第2データ領域421に記録する時に共に、カウント部830により生成されたカウント情報を第2カウント情報領域422に状態別に記録する。例えば、第1フィールド450には第1状態であるスロットの数を、第2フィールド460には第2状態であるスロットの数を、第3フィールド470には第3状態であるスロットの数を、第4フィールド480には第4状態であるスロットの数を記録する。
図12は、本発明の実施形態による不揮発性メモリ400のデータ有効性を判断する方法を示したフローチャートである。
まず、不揮発性メモリ400に記録されているデータを参照する場合、カウント部830は、データ領域のデータからカウント情報を抽出する(S910)。すなわち、カウント部830は、データ領域のデータから第1状態であるスロットの数、第2状態であるスロットの数、第3状態であるスロットの数及び第4状態であるスロットの数をカウントする。
次いで、有効性判断部840は、カウント部830により抽出されたカウント情報と第2カウント情報領域422に記録されているカウント情報とで各状態別にスロットの数を順に比較する。
比較結果、各状態別にスロットの数がいずれも一致する場合、有効性判断部840は、参照するデータが有効であると判断する。さらに具体的に、有効性判断部840は、二つのカウント情報のうち第1状態であるスロットの数が互いに一致するかどうかを判断する(S920)。判断結果、第1状態であるスロットの数が互いに一致する場合(S920、はい)、有効性判断部840は、二つのカウント情報のうち第2状態であるスロットの数が互いに一致するかを判断する(S930)。判断結果、第2状態であるスロットの数が互いに一致する場合(S930、はい)、有効性判断部840は、二つのカウント情報のうち第3状態であるスロットの数が互いに一致するかを判断する(S940)。判断結果、第3状態であるスロットの数が互いに一致する場合(S940、はい)、有効性判断部840は、第4状態であるスロットの数が互いに一致するかを判断する(S950)。判断結果、第4状態であるスロットの数が互いに一致する場合(S950、はい)、有効性判断部840は、参照するデータが有効であると判断する(S960)。例えば、カウント部830により抽出されたカウント情報で第1状態、第2状態、第3状態及び第4状態であるスロットの数がそれぞれ2つであると仮定する。そして、第2カウント情報領域422に記録されているカウント情報を参照した結果、第1状態、第2状態、第3状態及び第4状態であるスロットの数がそれぞれ2つであると仮定する。この場合、二つのカウント情報で第1状態であるスロットの数は互いに同一である。そして、第2状態であるスロットの数も同一である。第3状態であるスロットの数も互いに同一であり、第4状態であるスロットの数もやはり同一である。したがって、有効性判断部840は、参照するデータが有効であると判断する。
一方、二つのカウント情報で各状態別にスロットの数を順に比較した結果、各状態別スロットの数がいずれか一つでも一致しない場合(S920、いいえ)(S930、いいえ)(S940、いいえ)(S950、いいえ)、有効性判断部840は、参照するデータが有効でないと判断する(S970)。例えば、カウント部830により抽出されたカウント情報で第1状態であるスロットが2つ、第2状態であるスロットが2つ、第3状態であるスロットが3つ、第4状態であるスロットが1つであると仮定する。そして、第2カウント情報領域422に記録されているカウント情報を参照した結果、第1状態、第2状態、第3状態及び第4状態であるスロットの数がそれぞれ2つであると仮定する。この時、二つのカウント情報で第1状態であるスロットの数は互いに一致し、第2状態であるスロットの数も一致する。しかし、第3状態であるスロットの数と、第4状態であるスロットの数とは互いに一致しない。したがって、有効性判断部840は、参照するデータが有効でないと判断する。
前述した実施形態では、2−レベルMLC不揮発性メモリの場合を例として説明したが、本発明はこれに限定されるものではなく、2−レベル以上のMLC不揮発性メモリにも適用できる。
図13は、本発明の実施形態によって、n−レベルMLC不揮発性メモリの構造を図示したものである。n−レベルMLC不揮発性メモリの場合、メモリセルに印加される電圧によってn個のページにデータビットを記録する。この場合、スロットはn個のビットを含み、2個の状態を持つことができる。同じ状態を持つスロットの数情報を含むカウント情報は、MSBページのカウント情報領域に記録されることが好ましいが、MSBページはデータ記録時、ビットの状態が1→0にのみ変わるページと定義できる。このようなMSBページのカウント情報領域は2個のフィールドに区分されて、カウント情報が状態別に格納されうる。例えば、最初のフィールドには第1状態であるスロットの数情報が記録され、2番目のフィールドには第(2)状態であるスロットの数情報が記録されうる。
以上のように本発明による不揮発性メモリ、前記不揮発性メモリのデータの有効性を判断する装置及び方法を例示された図面を参照して説明したが、本明細書に開示された実施形態と図面によって本発明は限定されず、その発明の技術思想範囲内で当業者により多様な変形がなされうるということは言うまでもない。
本発明は、MLC不揮発性メモリに好適に用いられる。
一般的なMLC不揮発性メモリのメモリセルにより具現される状態を示した図である。 一般的な不揮発性メモリの構造を示した図である。 本発明の実施形態による不揮発性メモリの構造を示した図である。 本発明の実施形態による第1ページ及び第2ページを示した図である。 本発明の実施形態による不揮発性メモリでメモリセルに印加される電圧によるスロットの状態変化を示した図である。 本発明の実施形態による不揮発性メモリにデータを記録する場合、スロットの状態変化を示した図である。 本発明の実施形態による不揮発性メモリでデータを削除する場合、スロットの状態変化を示した図である。 本発明の実施形態による不揮発性メモリのデータ有効性を判断する装置の構造を示した図である。 不揮発性メモリにデータを記録する途中、電源供給の中断によりエラーが発生したデータに対して有効性を判別する方法を説明するための図である。 不揮発性メモリのデータを削除する途中、電源供給の中断によりエラーが発生したデータに対して有効性を判別する方法を説明するための図である。 本発明の実施形態による不揮発性メモリにデータビットを格納する方法を示したフローチャートである。 本発明の実施形態による不揮発性メモリのデータ有効性を判断する方法を示したフローチャートである。 本発明が適用されるMLC不揮発性メモリの構造のうち一部を例示した図面である。
符号の説明
400 不揮発性メモリ
410 第1ページ
420 第2ページ
820 制御部
830 カウント部
840 有効性判断部

Claims (14)

  1. 所定メモリセルに印加される電圧によって少なくとも2ビットで具現される複数の状態によって所定ブロックに含まれた複数のページにデータを格納
    前記ブロックは、ユーザが記録するデータが格納される第1データ領域を含む第1ページと、
    前記ユーザが記録するデータが格納される第2データ領域を含む第2ページと、
    を含み、
    前記第2ページは、前記第1データ領域及び前記第2データ領域で同じ位置のビット対が表す状態がカウントされたカウント情報が記録される不揮発性メモリ。
  2. 前記第2ページは、データ記録時に前記第2ページに含まれたビットが1から0にのみ変わり、データ削除時に前記第2ページに含まれたビットが0から1にのみ変わる請求項1に記載の不揮発性メモリ。
  3. 前記ビット対は、前記メモリセルに印加される電圧によって11、01、00、10順に順次に変更される請求項1に記載の不揮発性メモリ。
  4. 所定メモリセルに印加される電圧によって少なくとも2ビットで具現される複数の状態によって所定ブロックに含まれた第1ページ及び第2ページにデータを格納する不揮発性メモリと、
    前記第1ページ及び前記第2ページで同じ位置のビット対が表す状態をカウントして第1カウント情報を生成するカウント部と、
    前記生成された第1カウント情報を前記第2ページに格納する制御部と、
    前記格納された第1カウント情報と、前記第1ページ及び前記第2ページのデータから抽出された第2カウント情報とを比較して、前記データの有効性を判断する有効性判断部と、を備える不揮発性メモリのデータ有効性を判断する装置。
  5. 前記第2ページは、データ記録時にビットが1から0にのみ変わり、データ削除時に前記ビットが0から1にのみ変わる請求項4に記載の不揮発性メモリのデータ有効性を判断する装置。
  6. 前記第1ページは、第1カウント情報領域とユーザが記録するデータが格納される第1データ領域とを備え、前記第2ページは、前記第1カウント情報が記録される第2カウント情報領域と前記ユーザが記録するデータが格納される第2データ領域とを備える請求項4に記載の不揮発性メモリのデータ有効性を判断する装置。
  7. 前記カウント部は、前記第1データ領域及び前記第2データ領域で同じ位置のビット対が表す状態をカウントして前記第2カウント情報を生成する請求項6に記載の不揮発性メモリのデータ有効性を判断する装置。
  8. 前記有効性判断部は、前記第1カウント情報と前記第2カウント情報とが一致する場合、前記第1データ領域及び前記第2データ領域に格納されているデータを有効なものと判断する請求項7に記載の不揮発性メモリのデータ有効性を判断する装置。
  9. 前記ビット対は、前記メモリセルに印加される電圧によって11、01、00、10順に順次に変更される請求項4に記載の不揮発性メモリのデータ有効性を判断する装置。
  10. 所定メモリセルに印加される電圧によって少なくとも2ビットで具現される複数の状態によって所定ブロックに含まれた第1ページ及び第2ページにデータを格納する不揮発性メモリで、前記第1ページ及び前記第2ページの同じ位置のビット対が表す状態をカウントして第1カウント情報を生成するステップと、
    前記生成された第1カウント情報を前記第2ページに格納するステップと、
    前記格納された第1カウント情報と、前記第1ページ及び前記第2ページのデータから抽出された第2カウント情報とを比較して、前記データの有効性を判断するステップと、を含む不揮発性メモリのデータ有効性を判断する方法。
  11. 前記第2ページは、データ記録時にビットが1から0にのみ変わり、データ削除時に前記ビットが0から1にのみ変わる請求項10に記載の不揮発性メモリのデータ有効性を判断する方法。
  12. 前記第1ページは、第1カウント情報領域とユーザが記録するデータが格納される第1データ領域とを備え、前記第2ページは、前記第1カウント情報が記録される第2カウント情報領域と前記ユーザが記録するデータが格納される第2データ領域とを備える請求項10に記載の不揮発性メモリのデータ有効性を判断する方法。
  13. 前記有効性を判断するステップは、
    前記第1データ領域及び前記第2データ領域で同じ位置のビット対が表す状態をカウントして前記第2カウント情報を生成するステップと、
    前記第1カウント情報と前記第2カウント情報とが一致する場合、前記第1データ領域及び前記第2データ領域に格納されているデータを有効なものと判断するステップと、を含む請求項12に記載の不揮発性メモリのデータ有効性を判断する方法。
  14. 前記ビット対は、前記メモリセルに印加される電圧によって11、01、00、10順に順次に変更される請求項10に記載の不揮発性メモリのデータ有効性を判断する方法。
JP2007167623A 2006-06-27 2007-06-26 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法 Active JP4564030B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058219A KR100736103B1 (ko) 2006-06-27 2006-06-27 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법

Publications (2)

Publication Number Publication Date
JP2008010140A JP2008010140A (ja) 2008-01-17
JP4564030B2 true JP4564030B2 (ja) 2010-10-20

Family

ID=38503342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167623A Active JP4564030B2 (ja) 2006-06-27 2007-06-26 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法

Country Status (4)

Country Link
US (1) US7573754B2 (ja)
JP (1) JP4564030B2 (ja)
KR (1) KR100736103B1 (ja)
CN (1) CN101097781B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358227B2 (en) * 2007-11-06 2013-01-22 GM Global Technology Operations LLC Multi-cell voltage secure data encoding in hybrid vehicles
KR101541736B1 (ko) * 2008-09-22 2015-08-04 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치에서의 lsb 페이지 복구 방법
US8250417B2 (en) 2009-01-14 2012-08-21 Micron Technology, Inc. Method for detecting flash program failures
KR101603099B1 (ko) 2009-10-01 2016-03-28 삼성전자주식회사 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법
KR101666987B1 (ko) 2010-04-20 2016-10-17 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8601313B1 (en) 2010-12-13 2013-12-03 Western Digital Technologies, Inc. System and method for a data reliability scheme in a solid state memory
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US8601311B2 (en) 2010-12-14 2013-12-03 Western Digital Technologies, Inc. System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory
US8700950B1 (en) 2011-02-11 2014-04-15 Western Digital Technologies, Inc. System and method for data error recovery in a solid state subsystem
US8700951B1 (en) * 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
JP2013175258A (ja) * 2012-02-27 2013-09-05 Sony Corp 多値メモリ、多値メモリ書き込み方法及び多値メモリ読み出し方法
WO2014051550A1 (en) * 2012-09-25 2014-04-03 Hewlett-Packard Development Company, L.P. Notification of address range including non-correctable error
KR102106959B1 (ko) 2013-02-21 2020-05-07 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 멀티 레벨 셀 비휘발성 메모리 시스템
CN104359520A (zh) * 2014-11-28 2015-02-18 成都千嘉科技有限公司 一种用于流量计的参数存储系统
CN104359519A (zh) * 2014-11-28 2015-02-18 成都千嘉科技有限公司 一种用于流量计的参数存储方法
CN107093458B (zh) * 2016-02-17 2020-04-21 建兴储存科技(广州)有限公司 固态储存装置及其数据处理方法
US20170316040A1 (en) * 2016-04-29 2017-11-02 Hewlett Packard Enterprise Attribute bit-state mapper

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10222989A (ja) * 1996-09-18 1998-08-21 Nippon Steel Corp 多値半導体記憶装置及びその書き込み方法と読み出し方法並びに記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381379A (en) * 1992-12-03 1995-01-10 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory device; a page store device and a page recall device used in the same; and a page store method and a page recall method
JP2001250388A (ja) 2000-03-06 2001-09-14 Fujitsu Ltd 消去動作情報を記憶する不揮発性メモリ
JP2002063069A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd メモリ制御装置、データ処理システム及び半導体装置
KR20020074830A (ko) * 2001-03-22 2002-10-04 주식회사 하이닉스반도체 멀티 비트 데이터 출력 장치
JP3692313B2 (ja) 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
EP1548602B1 (en) * 2002-10-02 2008-03-12 Matsushita Electric Industrial Co., Ltd. Non-volatile storage device control method
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
KR100526188B1 (ko) 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
JP4701618B2 (ja) * 2004-02-23 2011-06-15 ソニー株式会社 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム
KR100632952B1 (ko) * 2004-09-30 2006-10-11 삼성전자주식회사 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치
KR100643287B1 (ko) * 2004-11-19 2006-11-10 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10222989A (ja) * 1996-09-18 1998-08-21 Nippon Steel Corp 多値半導体記憶装置及びその書き込み方法と読み出し方法並びに記憶媒体

Also Published As

Publication number Publication date
CN101097781A (zh) 2008-01-02
CN101097781B (zh) 2010-06-09
JP2008010140A (ja) 2008-01-17
US20070297265A1 (en) 2007-12-27
US7573754B2 (en) 2009-08-11
KR100736103B1 (ko) 2007-07-06

Similar Documents

Publication Publication Date Title
JP4564030B2 (ja) 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法
US10002073B2 (en) Selective data recycling in non-volatile memory
JP6298249B2 (ja) 不揮発性メモリ装置とそれを含むメモリシステム及びそれらのメモリブロック管理、消去、及びプログラム方法
KR101396641B1 (ko) 플래시 메모리 장치에 데이터를 저장하는 방법
KR102102224B1 (ko) 저장 장치 및 그것의 프로그램 방법
US9466386B2 (en) Storage device and related programming method
JP5376872B2 (ja) マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
TWI496275B (zh) 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統
KR101518033B1 (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
US8423706B2 (en) Apparatus and method to prevent data loss in nonvolatile memory
JP5773367B2 (ja) メモリ装置およびメモリプログラミング方法
US8788908B2 (en) Data storage system having multi-bit memory device and on-chip buffer program method thereof
KR20100114970A (ko) 저장 장치의 액세스 방법
US9524781B2 (en) Nonvolatile memory device and operating method thereof
KR20100010746A (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101792867B1 (ko) 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
KR101434567B1 (ko) 비휘발성 메모리의 맵핑 테이블 관리 장치 및 방법
KR100643287B1 (ko) 플래시 메모리의 데이터 처리 장치 및 방법
JP2009048379A (ja) メモリシステム
JP2007157234A (ja) メモリシステム
JP4634404B2 (ja) 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法
KR20090020995A (ko) 비휘발성 메모리의 데이터 처리 장치 및 방법
TW201619970A (zh) 記憶體的操作方法及應用其之記憶體裝置
KR20160129418A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2013229086A (ja) メモリ装置、メモリ制御装置、メモリ制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250