KR20160129418A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20160129418A
KR20160129418A KR1020150061552A KR20150061552A KR20160129418A KR 20160129418 A KR20160129418 A KR 20160129418A KR 1020150061552 A KR1020150061552 A KR 1020150061552A KR 20150061552 A KR20150061552 A KR 20150061552A KR 20160129418 A KR20160129418 A KR 20160129418A
Authority
KR
South Korea
Prior art keywords
data
memory device
scheme
pages
threshold voltage
Prior art date
Application number
KR1020150061552A
Other languages
English (en)
Inventor
나충언
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150061552A priority Critical patent/KR20160129418A/ko
Priority to US14/842,358 priority patent/US20160322087A1/en
Priority to CN201510717543.XA priority patent/CN106098096A/zh
Publication of KR20160129418A publication Critical patent/KR20160129418A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

데이터 저장 장치는 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치 및 제1 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하고, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지했을 때 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치에 데이터를 저장할 때, 상기 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치의 수명 연장에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
데이터 저장 장치는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치는 데이터를 저장하기 위해 불휘발성 메모리 장치를 포함할 수 있다. 불휘발성 메모리 장치는 전원이 인가되지 않더라도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
본 발명의 실시 예는 한계 수명에 도달한 불휘발성 메모리 장치의 수명을 연장시켜 사용할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치 및 제1 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하고, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지했을 때 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치에 데이터를 저장할 때, 상기 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장할 수 있다.
본 발명의 실시 예에 따른 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법은 제1 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지하는 단계 및 감지 결과에 따라 제2 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계를 포함하되, 상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계는, 상기 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치 및 제1 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하고, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지했을 때 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하도록 구성된 컨트롤러를 포함하되, 상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들의 개수는, 상기 제1 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때 상기 복수의 메모리 셀들이 형성하는 문턱 전압 분포들의 개수보다 작을 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 한계 수명에 도달한 불휘발성 메모리 장치의 수명을 연장시켜 사용할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 불휘발성 메모리 장치가 라이트 동작 및 리드 동작을 수행하는 방법을 도시한 도면,
도3은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도,
도4는 본 발명의 실시 예에 따라 데이터 저장 장치가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도,
도5는 도1의 프로세서가 노멀 스킴에 따라 복수의 페이지들에 데이터를 저장했을 때 메모리 셀들에 의해 형성되는 문턱 전압 분포들,
도6a 내지 도6c는 도1의 프로세서가 수명 연장 스킴에 따라 복수의 페이지들에 데이터를 저장했을 때 메모리 셀들에 의해 형성되는 문턱 전압 분포들,
도7은 본 발명의 실시 예에 따라 데이터 저장 장치가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도,
도8은 불휘발성 메모리 장치가 노멀 스킴에 따라 데이터를 저장할 때, 검증 동작을 수행하기 위해서 사용하는 검증 전압들을 도시한 도면,
도9a 및 도9b는 데이터 저장 장치가 수명 연장 스킴에 따라 재설정한 검증 전압들을 도시한 도면,
도10은 본 발명의 실시 예에 따라 데이터 저장 장치가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도,
도11a는 불휘발성 메모리 장치가 노멀 스킴에 따라 LSB 페이지와 MSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 리드 전압들을 도시한 도면,
도11b는 데이터 저장 장치 수명 연장 스킴에 따라 재설정한 리드 전압들을 도시한 도면,
도12a는 불휘발성 메모리 장치가 노멀 스킴에 따라 LSB 페이지와 CSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 리드 전압들을 도시한 도면,
도12b는 데이터 저장 장치가 수명 연장 스킴에 따라 재설정한 리드 전압들을 도시한 도면이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 컨트롤러(100) 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 프로세서(110), 메모리(120) 및 에러 정정부(130)를 포함할 수 있다.
프로세서(110)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 프로세서(110)는 호스트 장치의 라이트 요청 또는 리드 요청에 응답하여 불휘발성 메모리 장치(200)의 라이트 동작 또는 리드 동작을 제어하기 위해 불휘발성 메모리 장치(200)를 액세스할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)의 동작을 제어하기 위한 커맨드를 생성하고, 생성된 커맨드를 불휘발성 메모리 장치(200)로 제공할 수 있다. 프로세서(110)는 메모리(120) 상에서 데이터 저장 장치(10)의 동작을 제어하기 위한 소프트웨어 프로그램을 구동할 수 있다.
프로세서(110)는 장치 수명 관리부(111)를 포함할 수 있다. 장치 수명 관리부(111)는 불휘발성 메모리 장치(200)가 수행한 소거 동작을 카운트하고, 카운트 결과에 근거하여 불휘발성 메모리 장치(200)가 한계 수명에 도달했음을 감지할 수 있다. 예를 들어, 장치 수명 관리부(111)는 카운트된 불휘발성 메모리 장치(200)의 소거 횟수가 임계값에 도달한 경우, 불휘발성 메모리 장치(200)가 한계 수명에 도달한 것으로 판단할 수 있다.
프로세서(110)는 제1 스킴 또는 제2 스킴에 따라 불휘발성 메모리 장치(200)에서 동일한 워드라인에 대응하는 복수의 페이지들에 데이터를 저장할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)가 한계 수명에 도달했음을 감지하기 전까지 제1 스킴, 즉, 노멀 스킴에 따라 데이터를 저장하고, 불휘발성 메모리 장치(200)가 한계 수명에 도달했음을 감지했을 때 제2 스킴, 즉, 수명 연장 스킴에 따라 데이터를 저장할 수 있다. 컨트롤러(100)는 수명 연장 스킴에 따라 동일한 워드라인에 대응하는 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장할 수 있다. 컨트롤러(100)는 수명 연장 스킴에 따라 상기 불휘발성 메모리 장치(200)에 데이터를 저장함으로써, 한계 수명에 도달한 불휘발성 메모리 장치(200)의 데이터 신뢰성을 향상시키고, 실질적으로 불휘발성 메모리 장치(200)의 수명 연장에 기여할 수 있다.
메모리(120)는 프로세서(110)의 동작 메모리, 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 메모리(120)는 동작 메모리로서 프로세서(110)에 의해 구동되는 소프트웨어 프로그램 및 각종 프로그램 데이터를 저장할 수 있다. 메모리(120)는 버퍼 메모리로서 호스트 장치 및 불휘발성 메모리 장치(200) 간에 전송되는 데이터를 버퍼링할 수 있다. 메모리(120)는 캐시 메모리로서 캐시 데이터를 임시 저장할 수 있다.
에러 정정부(130)는 호스트 장치의 라이트 요청에 따라 데이터가 불휘발성 메모리 장치(200)에 저장되기 전에, 추후에 데이터의 에러 발생 여부를 판단하고 발생된 에러를 정정할 수 있도록, 데이터를 인코딩할 수 있다. 에러 정정부(130)는 호스트 장치의 리드 요청에 따라 인코딩된 데이터가 불휘발성 메모리 장치(200)로부터 리드될 때, 인코딩된 데이터를 디코딩함으로써 해당 데이터에 발생한 에러를 검출하고 정정할 수 있다.
불휘발성 메모리 장치(200)는 전원이 인가되지 않더라도 저장된 데이터를 유지할 수 있다. 불휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
불휘발성 메모리 장치(200)는 제어 로직(210), 인터페이스부(220), 어드레스 디코더(230), 데이터 입출력부(240) 및 메모리 영역(250)을 포함할 수 있다.
제어 로직(210)은 컨트롤러(100)로부터 제공된 커맨드에 응답하여 불휘발성 메모리 장치(200)의 라이트 동작, 리드 동작 및 소거 동작과 같은 제반 동작들을 제어할 수 있다.
인터페이스부(220)는 컨트롤러(100)와 커맨드, 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(220)는 입력된 각종 제어 신호들 및 데이터를 불휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(230)는 전송된 로우 어드레스 및 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(230)는 로우 어드레스의 디코딩 결과에 따라 워드 라인들(WL)이 선택적으로 구동되도록 제어할 수 있다. 어드레스 디코더(230)는 컬럼 어드레스의 디코딩 결과에 따라 비트 라인들(BL)이 선택적으로 구동되도록 데이터 입출력부(240)를 제어할 수 있다.
데이터 입출력부(240)는 인터페이스부(220)로부터 전송된 데이터를 비트 라인들(BL)을 통해 메모리 영역(250)으로 전송할 수 있다. 데이터 입출력부(240)는 메모리 영역(250)으로부터 비트 라인들(BL)을 통해 리드된 데이터를 인터페이스부(220)로 전송할 수 있다.
메모리 영역(250)은 워드 라인들(WL)을 통해 어드레스 디코더(230)와 연결될 수 있고, 비트 라인들(BL)을 통해 데이터 입출력부(240)와 연결될 수 있다. 메모리 영역(250)은, 예를 들어, 3차원 구조의 메모리 셀 어레이를 포함할 수 있다. 메모리 영역(250)은 워드 라인들(WL)과 비트 라인들(BL)이 교차하는 영역에 각각 배치된 복수의 메모리 셀들로 구성될 수 있다. 메모리 셀들은 메모리 셀 당 저장하는 데이터의 비트 수에 따라 구별될 수 있다. 예를 들어, 메모리 셀들은 메모리 셀 당 1비트의 데이터를 저장하는 싱글 레벨 셀과 메모리 셀 당 2비트의 데이터를 저장하는 멀티 레벨 셀과 메모리 셀 당 3비트의 데이터를 저장하는 트리플 레벨 셀로 구별될 수 있다.
메모리 영역(250)은 복수의 페이지들(P1~Pn)을 포함할 수 있다. 페이지는 대응하는 워드라인을 구동함으로써 액세스할 수 있다. 하나의 워드라인에 대응하는 페이지들의 개수, 즉, 하나의 워드라인을 구동함으로써 액세스할 수 있는 페이지들의 개수는, 하나의 워드라인에 연결된 메모리 셀들 각각에 몇 비트의 데이터가 저장되는지에 따라 달라질 수 있다. 다른 말로 하면, 하나의 메모리 셀에 i비트의 데이터가 저장될 때, i개의 페이지들이 동일한 워드라인에 대응할 수 있다. 이러한 경우, 메모리 셀에 저장된 i비트는 서로 다른 i개의 페이지들에 저장될 수 있다. 예를 들어, 하나의 워드라인에 연결된 메모리 셀들 각각이 3비트의 데이터, 즉, LSB(Least Significant Bit) 데이터, CSB(Central Significant Bit) 데이터 및 MSB(Most Significant Bit) 데이터를 저장할 때, 하나의 워드라인은 3개의 페이지들, 즉, LSB 페이지, CSB 페이지 및 MSB 페이지와 대응될 수 있다. 하나의 워드라인에 연결된 메모리 셀들에 저장된 LSB 데이터는 LSB 페이지에 저장되고, CSB 데이터는 CSB 페이지에 저장되고, MSB 데이터는 MSB 페이지에 저장될 수 있다.
도1은 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 불휘발성 메모리 장치들의 개수는 이에 제한되지 않는다. 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 복수의 불휘발성 메모리 장치들을 포함할 때, 컨트롤러(100)는 복수의 불휘발성 메모리 장치들이 한계 수명에 도달했는지를 각각 감지함으로써, 노멀 스킴에 따라 한계 수명에 도달하지 않은 불휘발성 메모리 장치를 액세스하고, 수명 연장 스킴에 따라 한계 수명에 도달한 불휘발성 메모리 장치를 액세스할 수 있다.
도2는 도1의 불휘발성 메모리 장치(200)가 라이트 동작 및 리드 동작을 수행하는 방법을 도시한 도면이다. 도2는 메모리 셀의 문턱 전압(Vth)과 메모리 셀들의 개수와의 관계, 즉, 메모리 셀들의 문턱 전압 분포들(S1, S2)를 나타내는 그래프를 도시한다.
메모리 셀은 워드라인에 연결된 게이트 및 전하를 축적하기 위한 플로팅 게이트를 포함할 수 있다. 메모리 셀이 게이트로 소정의 라이트 전압을 인가받음으로써, 플로팅 게이트에 전하를 축적하고 일정 범위의 문턱 전압을 가질 때, 데이터가 메모리 셀에 저장된 것으로 간주될 수 있다. 데이터가 저장된 메모리 셀은 일정한 문턱 전압 분포를 형성할 수 있다. 예를 들어, 데이터 "1"이 메모리 셀에 저장되는 경우, 메모리 셀은 문턱 전압 분포(S1)를 형성하고, 데이터 "0"이 메모리 셀에 저장되는 경우, 메모리 셀은 문턱 전압 분포(S2)를 형성할 수 있다.
메모리 셀은, 데이터가 메모리 셀에 저장되는 동안에, 예를 들어, 문턱 전압 분포(S1)에서 문턱 전압 분포(S2)로 이동할 수 있다. 제어 로직(210)은 라이트 동작을 수행할 때 데이터가 메모리 셀에 저장되었는지를 검증하기 위해서, 메모리 셀의 게이트로 검증 전압(Vvrf)을 인가함으로써 메모리 셀이 목표한 타겟 문턱 전압 분포(S2)를 형성하는지를 검증할 수 있다. 검증 전압(Vvrf)은 타겟 문턱 전압 분포(S2)의 레프트 엣지에 대응하는 문턱 전압일 수 있다. 구체적으로, 메모리 셀의 문턱 전압이 검증 전압(Vvrf)보다 큰 경우, 제어 로직(210)은 메모리 셀에 데이터 "0"이 저장되었다고 판단할 수 있고, 메모리 셀의 문턱 전압이 검증 전압(Vvrf)보다 작은 경우, 제어 로직(210)은 메모리 셀에 데이터 "0"이 아직 저장되지 않았다고 판단할 수 있다. 제어 로직(210)은 메모리 셀에 데이터 "0"이 아직 저장되지 않았다고 판단했을 때, 게이트로 앞서 인가한 라이트 전압보다 더 큰 라이트 전압을 인가함으로써 메모리 셀의 문턱 전압을 더 상승시킬 수 있다.
제어 로직(210)은 리드 동작을 수행할 때 어떤 데이터가 메모리 셀에 저장되었는지를 판단하기 위해서, 메모리 셀의 게이트로 리드 전압(Vrd)을 인가하여 메모리 셀이 어떤 문턱 전압 분포를 형성하는지를 판단할 수 있다. 리드 전압(Vrd)은 문턱 전압 분포들(S1, S2) 사이에 위치하는 문턱 전압일 수 있다. 메모리 셀의 문턱 전압이 리드 전압(Vrd)보다 클 때, 제어 로직(210)은 메모리 셀에 데이터 "0"이 저장되었다고 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrd)보다 작을 때, 제어 로직(210)은 메모리 셀에 데이터 "1"이 저장되었다고 판단할 수 있다.
도3은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 동작 방법을 설명하기 위한 순서도이다.
S110 단계에서, 프로세서(110)는 노멀 스킴에 따라 동일한 워드라인에 대응하는 복수의 페이지들에 데이터를 저장할 수 있다. 프로세서(110)가 노멀 스킴에 따라 동일한 워드라인에 대응하는 복수의 페이지들에 데이터를 저장할 때, 해당 워드라인에 연결된 복수의 메모리 셀들은 i개의 문턱 전압 분포들을 형성할 수 있다. 데이터가 노멀 스킴에 따라 n개의 페이지들에 저장될 때, i는 2n일 수 있다.
S120 단계에서, 프로세서(110)는 불휘발성 메모리 장치(200)가 한계 수명에 도달했음을 감지할 수 있다. 예를 들어, 프로세서(110)에 포함된 장치 장치 수명 관리부(111)는 불휘발성 메모리 장치(200)의 소거 횟수가 임계 값에 도달할 때, 불휘발성 메모리 장치(200)가 한계 수명에 도달한 것으로 판단할 수 있다.
S130 단계에서, 프로세서(110)는 수명 연장 스킴에 따라 동일한 워드라인에 대응하는 복수의 페이지들에 데이터를 저장할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 복수의 페이지들 중 일부 페이지들, 예를 들어, 복수의 페이지들 중 2개의 페이지들에 서로 동일한 데이터를 저장할 수 있다.
프로세서(110)가 수명 연장 스킴에 따라 동일한 워드라인에 대응하는 복수의 페이지들 중 일부 페이지들에 서로 동일한 데이터를 저장할 때, 해당 워드라인에 연결된 복수의 메모리 셀들은 i보다 작은 j개의 문턱 전압 분포들을 형성할 수 있다. 예를 들어, 데이터가 n개의 페이지들에 저장될 때, 프로세서(110)가 수명 연장 스킴에 따라 복수의 페이지들 중 2개의 페이지들에 서로 동일한 데이터를 저장하면, j는 2(n-1)일 수 있다.
즉, 본 발명에 따른 데이터 저장 장치(10)는 불휘발성 메모리 장치(200)가 한계 수명에 도달했음을 감지했을 때, 수명 연장 스킴에 따라 메모리 셀들에 의해 형성되는 문턱 전압 분포들의 개수를 감소시킴으로써 문턱 전압 분포들 사이의 간격을 확장시킬 수 있다. 따라서, 데이터 저장 장치(10)는 불휘발성 메모리 장치(200)의 에러 발생을 억제하고 리드 마진을 증가시켜 데이터 신뢰성을 향상시킬 수 있다.
도4는 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도이다.
S210 단계에서, 프로세서(110)는 동일한 워드라인에 대응하는 복수의 페이지들 중에서 소스 페이지 및 더미 페이지를 지정할 수 있다. 후술될 바와 같이, 프로세서(110)가 복수의 페이지들 중에서 어떤 페이지들을 소스 페이지 및 더미 페이지로 지정할 것인지에 따라 본 발명의 실시 예가 다양하게 성립될 수 있다.
S220 단계에서, 프로세서(110)는 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장할 수 있다. 예를 들어, 프로세서(110)는 수명 연장 스킴에 따라, 소스 페이지에 저장될 데이터를 더미 페이지에 더미 데이터로서 저장할 수 있다. 다른 예로서, 프로세서(110)는 수명 연장 스킴에 따라, 소스 페이지에 저장된 데이터를 더미 페이지에 더미 데이터로서 저장할 수 있다.
결과적으로, 데이터 저장 장치(10)가 수명 연장 스킴에 따라 동작할 때, 유저 데이터는 복수의 페이지들 중 더미 페이지를 제외한 페이지들에 저장될 수 있다. 프로세서(110)는 유저 데이터가 저장된 복수의 페이지들 중 어느 하나를 소스 페이지로 지정하고, 소스 페이지에 저장된 데이터를 더미 페이지에 동일하게 저장할 수 있다.
도5는 도1의 프로세서(110)가 노멀 스킴에 따라 복수의 페이지들에 데이터를 저장했을 때 메모리 셀들에 의해 형성되는 문턱 전압 분포들(S11~S18)을 도시한다. 도3에서 메모리 셀들 각각은 3비트의 데이터를 저장하는 것으로 가정될 것이고, 따라서, 하나의 워드라인은 3개의 페이지들(즉, LSB 페이지, CSB 페이지, MSB 페이지)에 대응할 수 있다.
상술된 바와 같이, 데이터가 저장된 메모리 셀들은 일정한 문턱 전압 분포들(S11~S18)을 형성할 수 있다. 프로세서(110)가 노멀 스킴에 따라 동일한 워드라인에 대응하는 3개의 페이지들(LSB 페이지, CSB 페이지, MSB 페이지)에 데이터를 저장할 때, 해당 워드라인에 연결된 복수의 메모리 셀들은 2의 3승 개인 8개의 문턱 전압 분포들(S11~S18)을 형성할 수 있다. 예를 들어, 데이터 "111"이 메모리 셀에 저장되는 경우, 메모리 셀은 문턱 전압 분포(S11)를 형성하고, 데이터 "011"이 메모리 셀에 저장되는 경우, 메모리 셀은 문턱 전압 분포(S12)를 형성할 수 있다. 문턱 전압 분포들(S11~S18)은 서로 다른 일정한 데이터 코드들("111", "011", "001", "000", "010", "110", "100", "101")과 각각 대응할 수 있다.
도6a 내지 도6c는 도1의 프로세서(110)가 수명 연장 스킴에 따라 복수의 페이지들에 데이터를 저장했을 때 메모리 셀들에 의해 형성되는 문턱 전압 분포들을 도시한다. 프로세서(110)는 수명 연장 스킴에 따라 도6a 내지 도6c를 참조하여 설명될 데이터를 저장하는 다양한 방법들 중 어느 하나를 통해 데이터를 저장할 수 있다. 도6a 내지 도6c에서 메모리 셀들 각각은 3비트의 데이터를 저장하는 것으로 가정될 것이고, 따라서, 하나의 워드라인은 3개의 페이지들(즉, LSB 페이지, CSB 페이지, MSB 페이지)에 대응할 수 있다.
프로세서(110)가 수명 연장 스킴에 따라 동일한 워드라인에 대응하는 3개의 페이지들(LSB 페이지, CSB 페이지, MSB 페이지)에 데이터를 저장할 때, 해당 워드라인에 연결된 복수의 메모리 셀들은 4개의 문턱 전압 분포들을 형성할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 3개의 페이지들 중, 예를 들어, 2개의 페이지들에 서로 동일한 데이터를 저장할 수 있고, 따라서, 복수의 메모리 셀들은 노멀 스킴에 따라 데이터가 저장될 때보다 적은 갯수의 문턱 전압 분포들을 형성할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 3개의 페이지들 중 소스 페이지 및 더미 페이지를 지정하고, 소스 페이지에 저장될 또는 저장된 데이터를 더미 페이지에 더미 데이터로서 저장할 수 있다.
도6a를 참조하면, 프로세서(110)는 수명 연장 스킴에 따라 LSB 페이지와 CSB 페이지에 서로 동일한 데이터를 저장할 수 있다. 이러한 경우, 메모리 셀들은 4개의 문턱 전압 분포들(S11, S12, S14, S17)을 형성할 수 있다. 프로세서(110)는, 예를 들어, LSB 페이지를 소스 페이지로 지정하고, CSB 페이지를 더미 페이지로 지정할 수 있고, LSB 데이터를 더미 데이터로서 CSB 페이지에 저장할 수 있다. 유저 데이터는 LSB 페이지와 MSB 페이지에 저장될 수 있다.
도6b를 참조하면, 프로세서(110)가 수명 연장 스킴에 따라 CSB 페이지와 MSB 페이지에 서로 동일한 데이터를 저장할 수 있다. 이러한 경우, 메모리 셀들은 4개의 문턱 전압 분포들(S11, S13, S14, S16)을 형성할 수 있다. 프로세서(110)는, 예를 들어, CSB 페이지를 소스 페이지로 지정하고, MSB 페이지를 더미 페이지로 지정할 수 있고, CSB 데이터를 더미 데이터로서 MSB 페이지에 저장할 수 있다. 유저 데이터는 LSB 페이지와 CSB 페이지에 저장될 수 있다.
도6c를 참조하면, 프로세서(110)가 수명 연장 스킴에 따라 LSB 페이지와 MSB 페이지에 서로 동일한 데이터를 저장할 수 있다. 이러한 경우, 메모리 셀들은 4개의 문턱 전압 분포들(S11, S14, S15, S18)을 형성할 수 있다. 프로세서(110)는, 예를 들어, LSB 페이지를 소스 페이지로 지정하고, MSB 페이지를 더미 페이지로 지정할 수 있고, LSB 데이터를 더미 데이터로서 MSB 페이지에 저장할 수 있다. 유저 데이터는 LSB 페이지와 CSB 페이지에 저장될 수 있다.
본 발명의 실시 예에 따라서, 노멀 스킴에 따라 데이터가 저장된 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들은 그레이 코드를 형성할 수 있다. 도5를 참조하면, 문턱 전압 분포들(S11~S18)에 각각 대응하는 데이터 코드들("111", "011", "001", "000", "010", "110", "100", "101")은 문턱 전압의 증가/감소에 따라, 그레이 코드를 형성할 수 있다. 실시 예에 따라서, 문턱 전압 분포들(S11~S18)에 각각 대응하는 데이터 코드들은 도5에 도시된 데이터 코드들에 제한되지 않고, 그레이 코드를 형성하는 다른 데이터 코드들일 수 있다.
본 발명의 실시 예에 따라서, 수명 연장 스킴에 따라 데이터가 저장된 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들에서, 더미 데이터가 제외된 데이터 코드들은 그레이 코드를 형성할 수 있다.
구체적으로, 도6a를 참조하면, 문턱 전압 분포들(S11, S12, S14, S17)에 각각 대응하는 데이터 코드들("111", "011", "000", "100")에서, 더미 데이터(즉, CSB 데이터)가 제외된 데이터 코드들("11", "01", "00", "10")은 문턱 전압의 변화에 따라 그레이 코드를 형성할 수 있다.
이어서, 도6b를 참조하면, 문턱 전압 분포들(S11, S13, S14, S16)에 각각 대응하는 데이터 코드들("111", "001", "000", "110")에서, 더미 데이터(즉, MSB 데이터)가 제외된 데이터 코드들("11", "01", "00", "10")은 문턱 전압의 변화에 따라 그레이 코드를 형성할 수 있다.
다만, 도6c를 참조하면, 문턱 전압 분포들(S11, S14, S15, S18)에 각각 대응하는 데이터 코드들("111", "000", "010", "101")에서, 더미 데이터(즉, MSB 데이터)가 제외된 데이터 코드들("11", "00", "10", "01")은 문턱 전압의 변화에 따라 그레이 코드를 형성하지 않는다.
실시 예에 따라, 프로세서(110)는 수명 연장 스킴에 따라 데이터를 저장하기 위해 소스 페이지 및 더미 페이지를 선택할 때, 도6c를 참조하여 설명된 바와 같이 LSB 페이지와 MSB 페이지를 선택하는 방법을 제외하고, 도6a 및 도6b를 참조하여 설명된 바와 같이 LSB 페이지와 CSB 페이지를 선택하거나, CSB 페이지와 MSB 페이지를 선택할 수 있다.
도7은 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도이다.
S310 단계에서, 프로세서(110)는 동일한 워드라인에 대응하는 복수의 페이지들 중에서 소스 페이지 및 더미 페이지를 지정할 수 있다.
S320 단계에서, 프로세서(110)는, 불휘발성 메모리 장치(200)가 라이트 검증 동작을 수행하기 위해서 워드라인으로 인가하는 적어도 하나의 검증 전압을 재설정할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 메모리 셀들에 의해 형성되는 문턱 전압 분포들 사이의 마진을 확장하기 위해서 적어도 하나의 검증 전압을 재설정할 수 있다. 후술될 바와 같이, 프로세서(110)가 동일한 워드라인에 대응하는 복수의 페이지들 중 어떤 페이지들을 소스 페이지 및 더미 페이지로 지정하는지에 따라, 즉, 어떤 페이지들에 서로 동일한 데이터를 저장하는지에 따라 재설정되는 검증 전압은 달라질 수 있다. 다른 말로 하면, 수명 연장 스킴에 따라 어떤 문턱 전압 분포들이 형성되는지에 따라 재설정되는 검증 전압은 달라질 수 있다.
S330 단계에서, 불휘발성 메모리 장치(200)는 재설정된 검증 전압을 사용하여 라이트 검증 동작을 수행할 수 있다. 수명 연장 스킴에 따라 형성된 문턱 전압 분포들 사이의 간격은 노멀 스킴에 따라 형성된 문턱 전압 분포들 사이의 간격보다 확장될 수 있다.
도8은 불휘발성 메모리 장치(200)가 노멀 스킴에 따라 데이터를 저장할 때, 검증 동작을 수행하기 위해서 사용하는 검증 전압들을 도시한 도면이다.
도8을 참조하면, 불휘발성 메모리 장치(200)는 노멀 스킴에 따라 데이터를 저장할 때, 문턱 전압 분포들(S12~S18)이 형성되었는지 여부를 검증하기 위해서 검증 전압들(Vvrf1~Vvrf7)을 사용할 수 있다.
도9a 및 도9b는 데이터 저장 장치(10)가 수명 연장 스킴에 따라 재설정한 검증 전압들을 도시한 도면이다. 도9a는 프로세서(110)가 수명 연장 스킴에 따라 데이터를 저장할 때, 예를 들어 도6a를 참조하여 설명된 바와 같이, LSB 페이지와 CSB 페이지에 서로 동일한 데이터를 저장하는 경우를 도시한다. 도9b는 프로세서(110)가 수명 연장 스킴에 따라 데이터를 저장할 때, 예를 들어 도6b를 참조하여 설명된 바와 같이, CSB 페이지와 MSB 페이지에 서로 동일한 데이터를 저장하는 경우를 도시한다.
프로세서(110)는 수명 연장 스킴에 따라 불휘발성 메모리 장치(200)가 라이트 검증 동작을 수행하기 위해서 사용하는 적어도 하나의 검증 전압을 재설정할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 데이터를 저장하기 전에 적어도 하나의 검증 전압을 미리 재설정할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)가 재설정된 검증 전압을 사용하여 라이트 검증 동작을 수행하도록 불휘발성 메모리 장치(200)로 검증 전압 재설정 커맨드를 전송할 수 있다. 프로세서(110)는 재설정된 검증 전압을 추후에도 계속 사용하기 위해서 불휘발성 메모리 장치(200)에 백업할 수 있다.
도9a를 참조하면, 프로세서(110)는 수명 연장 스킴에 따라 LSB 페이지와 CSB 페이지에 서로 동일한 데이터를 저장하기 전에, 문턱 전압 분포(S12)가 형성되었는지 여부를 검증하기 위한 검증 전압(Vvrf1)을 새로운 검증 전압(Vvrf1n)으로 재설정할 수 있다. 따라서, 불휘발성 메모리 장치(200)는 수명 연장 스킴에 따라 데이터를 저장할 때, 문턱 전압 분포들(S14, S17)이 형성되었는지 여부를 검증하기 위해서 검증 전압들(Vvrf3, Vvrf6)을 사용하고, 문턱 전압 분포(S12)가 형성되었는지 여부를 검증하기 위해서 검증 전압(Vvrf1) 대신 재설정된 검증 전압(Vvrf1n)을 사용할 수 있다.
본 발명의 실시 예에 따라 도9a에 도시된 바와 같이 검증 전압이 재설정될 때, 데이터가 저장된 메모리 셀들이 다양한 요인에 의해서 변형된 문턱 전압을 가짐으로써 문턱 전압 분포(S12)가 왼쪽으로 쉬프트되더라도, 문턱 전압 분포들(S11, S12) 사이의 간격이 충분하게 확장되었으므로 에러 발생이 방지될 수 있다.
한편, 프로세서(110)는 수명 연장 스킴에 따라 복수의 페이지들 중 어떤 페이지들에 서로 동일한 데이터를 저장할 것인지에 따라 적어도 하나의 적절한 검증 전압을 재설정할 수 있다.
도9b를 참조하면, 프로세서(110)는 수명 연장 스킴에 따라 CSB 페이지와 MSB 페이지에 서로 동일한 데이터를 저장하기 전에, 문턱 전압 분포(S14)가 형성되었는지 여부를 검증하기 위한 검증 전압(Vvrf3)을 새로운 검증 전압(Vvrf3n)으로 재설정할 수 있다. 따라서, 불휘발성 메모리 장치(200)는 수명 연장 스킴에 따라 데이터를 저장할 때, 문턱 전압 분포들(S13, S16)이 형성되었는지 여부를 검증하기 위해서 검증 전압들(Vvrf2, Vvrf5)을 사용하고, 문턱 전압 분포(S14)가 형성되었는지 여부를 검증하기 위해서 검증 전압(Vvrf3) 대신 재설정된 검증 전압(Vvrf3n)을 사용할 수 있다.
본 발명의 실시 예에 따라 도9b에 도시된 바와 같이 검증 전압이 재설정될 때, 데이터가 저장된 메모리 셀들이 다양한 요인에 의해서 변형된 문턱 전압을 가짐으로써 문턱 전압 분포(S14)가 왼쪽으로 쉬프트되더라도, 문턱 전압 분포들(S13, S14) 사이의 간격이 충분하게 확장되었으므로 에러 발생이 방지될 수 있다.
도10은 본 발명의 실시 예에 따라 데이터 저장 장치(10)가 수명 연장 스킴에 따라 동작하는 방법을 설명하기 위한 순서도이다.
S410 단계에서, 프로세서(110)는 동일한 워드라인에 대응하는 복수의 페이지들 중에서 소스 페이지 및 더미 페이지를 지정할 수 있다.
S420 단계에서, 프로세서(110)는, 불휘발성 메모리 장치(200)가 리드 동작을 수행하기 위해서 워드라인으로 인가하는 적어도 하나의 리드 전압을 재설정할 수 있다. 후술될 바와 같이, 프로세서(110)가 동일한 워드라인에 대응하는 복수의 페이지들 중 어떤 페이지들을 소스 페이지 및 더미 페이지로 지정하는지에 따라, 즉, 어떤 페이지들에 서로 동일한 데이터를 저장하는지에 따라 재설정되는 리드 전압은 달라질 수 있다. 다른 말로 하면, 수명 연장 스킴에 따라 어떤 문턱 전압 분포들이 형성되는지에 따라 재설정되는 리드 전압은 달라질 수 있다.
S430 단계에서, 불휘발성 메모리 장치(200)는 재설정된 리드 전압을 사용하여 리드 동작을 수행할 수 있다.
도11a는 불휘발성 메모리 장치(200)가 노멀 스킴에 따라 LSB 페이지와 MSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 리드 전압들(Vrdl1, Vrdl2, Vrdm1, Vrdm2)을 도시한 도면이다.
도11a을 참조하면, 불휘발성 메모리 장치(200)는 노멀 스킴에 따라 LSB 페이지에 대한 리드 동작을 수행할 때, 리드 전압들(Vrdl1, Vrdl2)을 사용할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는, 메모리 셀의 문턱 전압이 리드 전압(Vrdl1)보다 작을 때 LSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdl1)보다 크고 리드 전압(Vrdl2)보다 작을 때 LSB 데이터 "0"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdl2)보다 클 때 LSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있다.
그리고, 불휘발성 메모리 장치(200)는 노멀 스킴에 따라 MSB 페이지에 대한 리드 동작을 수행할 때, 리드 전압들(Vrdm1, Vrdm2)을 사용할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는, 메모리 셀의 문턱 전압이 리드 전압(Vrdm1)보다 작을 때 MSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdm1)보다 크고 리드 전압(Vrdm2)보다 작을 때 MSB 데이터 "0"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdm2)보다 클 때 MSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있다.
도11b는 데이터 저장 장치(10)가 수명 연장 스킴에 따라 재설정한 리드 전압들을 도시한 도면이다. 도11b는 프로세서(110)가 수명 연장 스킴에 따라 데이터를 저장할 때, 예를 들어 도6a를 참조하여 설명된 바와 같이, LSB 페이지와 CSB 페이지에 서로 동일한 데이터를 저장하는 경우를 도시한다.
프로세서(110)는 수명 연장 스킴에 따라 유저 데이터가 저장된 LSB 페이지와 MSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 적어도 하나의 리드 전압을 재설정할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 데이터를 리드하기 전에 적어도 하나의 리드 전압을 미리 재설정할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)가 재설정된 리드 전압을 사용하여 리드 동작을 수행하도록 불휘발성 메모리 장치(200)로 리드 전압 재설정 커맨드를 전송할 수 있다. 프로세서(110)는 재설정된 리드 전압을 추후에도 계속 사용하기 위해서 불휘발성 메모리 장치(200)에 백업할 수 있다.
도11b를 참조하면, 프로세서(110)는, 도9a를 참조하여 설명된 바와 같이, 문턱 전압 분포(S12)에 대한 검증 전압(Vvrf1n)을 재설정한 경우, 문턱 전압 분포(S12)가 오른쪽으로 쉬프트된만큼 리드 전압(Vrdm1)을 새로운 리드 전압(Vrdm1n)으로 재설정할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S13)이 더 이상 형성되지 않음에 따라 문턱 전압 분포들(S12, S14) 사이의 간격이 확보되었으므로, 리드 전압(Vrdl1)을 새로운 리드 전압(Vrdl1n)으로 재설정할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S18)이 더 이상 형성되지 않음에 따라 문턱 전압 분포(S18)의 LSB 데이터 "1"을 구분하기 위해서 리드 전압(Vrdl2)이 사용될 필요가 없으므로, 리드 전압(Vrdl2)이 사용되지 않도록 제어할 수 있다.
본 발명의 실시 예에 따라 도11b에 도시된 바와 같이 리드 전압이 재설정될 때, 문턱 전압 분포들 사이의 리드 마진이 향상되므로 에러 발생이 억제될 수 있다.
도12a는 불휘발성 메모리 장치(200)가 노멀 스킴에 따라 LSB 페이지와 CSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 리드 전압들(Vrdl1, Vrdl2, Vrdc1, Vrdc2, Vrdc3)을 도시한 도면이다.
도12a을 참조하면, 불휘발성 메모리 장치(200)는 노멀 스킴에 따라 LSB 페이지에 대한 리드 동작을 수행할 때, 리드 전압들(Vrdl1, Vrdl2)을 사용할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는, 메모리 셀의 문턱 전압이 리드 전압(Vrdl1)보다 작을 때 LSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdl1)보다 크고 리드 전압(Vrdl2)보다 작을 때 LSB 데이터 "0"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdl2)보다 클 때 LSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있다.
그리고, 불휘발성 메모리 장치(200)는 노멀 스킴에 따라 CSB 페이지에 대한 리드 동작을 수행할 때, 리드 전압들(Vrdc1, Vrdc2, Vrdc3)을 사용할 수 있다. 예를 들어, 불휘발성 메모리 장치(200)는, 메모리 셀의 문턱 전압이 리드 전압(Vrdc1)보다 작을 때 CSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdc1)보다 크고 리드 전압(Vrdc2)보다 작을 때 CSB 데이터 "0"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdc2)보다 크고 리드 전압(Vrdc3)보다 작을 때 CSB 데이터 "1"이 메모리 셀에 저장된 것으로 판단할 수 있고, 메모리 셀의 문턱 전압이 리드 전압(Vrdc3)보다 클 때 CSB 데이터 "0"이 메모리 셀에 저장된 것으로 판단할 수 있다.
도12b는 데이터 저장 장치(10)가 수명 연장 스킴에 따라 재설정한 리드 전압들을 도시한 도면이다. 도12b는 프로세서(110)가 수명 연장 스킴에 따라 데이터를 저장할 때, 예를 들어 도6b를 참조하여 설명된 바와 같이, CSB 페이지와 MSB 페이지에 서로 동일한 데이터를 저장하는 경우를 도시한다.
프로세서(110)는 수명 연장 스킴에 따라 유저 데이터가 저장된 LSB 페이지와 CSB 페이지에 대한 리드 동작을 수행하기 위해서 사용하는 적어도 하나의 리드 전압을 재설정할 수 있다. 프로세서(110)는 수명 연장 스킴에 따라 데이터를 리드하기 전에 적어도 하나의 리드 전압을 미리 재설정할 수 있다. 프로세서(110)는 불휘발성 메모리 장치(200)가 재설정된 리드 전압을 사용하여 리드 동작을 수행하도록 불휘발성 메모리 장치(200)로 리드 전압 재설정 커맨드를 전송할 수 있다. 프로세서(110)는 재설정된 리드 전압을 추후에도 계속 사용하기 위해서 불휘발성 메모리 장치(200)에 백업할 수 있다.
도12b를 참조하면, 프로세서(110)는, 도9b를 참조하여 설명된 바와 같이, 문턱 전압 분포(S14)에 대한 검증 전압(Vvrf3n)을 재설정한 경우, 문턱 전압 분포(S14)가 오른쪽으로 쉬프트된만큼 리드 전압(Vrdl1)을 새로운 리드 전압(Vrdl1n)으로 재설정할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S14)가 오른쪽으로 쉬프트되었고, 문턱 전압 분포(S15)이 더 이상 형성되지 않음에 따라 문턱 전압 분포들(S14, S16) 사이의 간격이 변경되었으므로, 리드 전압(Vrdc2)을 새로운 리드 전압(Vrdc2n)으로 재설정할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S12)이 더 이상 형성되지 않음에 따라 문턱 전압 분포들(S12, S14) 사이의 간격이 확보되었으므로, 리드 전압(Vrdc1)을 새로운 리드 전압(Vrdc1n)으로 재설정할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S17)가 더 이상 형성되지 않음에 따라 문턱 전압 분포(S17)의 CSB 데이터 "0"을 구분하기 위해서 리드 전압(Vrdc3)이 사용될 필요가 없으므로, 리드 전압(Vrdc3)이 사용되지 않도록 제어할 수 있다. 또한, 프로세서(110)는 문턱 전압 분포(S18)가 더 이상 형성되지 않음에 따라 문턱 전압 분포(S18)의 LSB 데이터 "1"을 구분하기 위해서 리드 전압(Vrdl2)이 사용될 필요가 없으므로, 리드 전압(Vrdl2)이 사용되지 않도록 제어할 수 있다.
본 발명의 실시 예에 따라 도12b에 도시된 바와 같이 리드 전압이 재설정될 때, 문턱 전압 분포들 사이의 리드 마진이 향상되므로 에러 발생이 억제될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
100 : 컨트롤러
110 : 프로세서
111 : 장치 수명 관리부
120 : 메모리
130 : 에러 정정부
200 : 불휘발성 메모리 장치
210 : 제어 로직
220 : 인터페이스부
230 : 어드레스 디코더
240 : 데이터 입출력부
250 : 메모리 영역
P1~Pn : 복수의 페이지들

Claims (19)

  1. 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치; 및
    제1 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하고, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지했을 때 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치에 데이터를 저장할 때, 상기 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들은 그레이 코드인 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들에서, 상기 더미 페이지에 저장되는 더미 데이터가 제외된 데이터 코드들은 그레이 코드인 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는, 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스할 때, 상기 불휘발성 메모리 장치가 라이트 검증 동작을 수행하기 위해서 상기 워드라인으로 인가하는 적어도 하나의 검증 전압을 재설정하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스할 때, 상기 불휘발성 메모리 장치가 리드 동작을 수행하기 위해서 상기 워드라인으로 인가하는 적어도 하나의 리드 전압을 재설정하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 상기 불휘발성 메모리 장치가 수행한 소거 동작을 카운트하고, 카운트 결과에 근거하여 상기 불휘발성 메모리 장치가 상기 한계 수명에 도달했음을 감지하도록 구성된 장치 수명 관리부를 포함하는 데이터 저장 장치.
  7. 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 있어서,
    제1 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계;
    상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지하는 단계; 및
    감지 결과에 따라 제2 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계를 포함하되,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터를 저장하는 단계는, 상기 복수의 페이지들 중 소스 페이지와 더미 페이지에 서로 동일한 데이터를 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 제1 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들은 그레이 코드인 데이터 저장 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들에서, 상기 더미 페이지에 저장되는 더미 데이터가 제외된 데이터 코드들은 그레이 코드인 데이터 저장 장치의 동작 방법.
  10. 제7항에 있어서,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 상기 데이터를 저장하는 단계 이전에,
    상기 감지 결과에 따라 적어도 하나의 검증 전압을 재설정하는 단계를 더 포함하되,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 상기 데이터를 저장하는 단계는,
    상기 불휘발성 메모리 장치가 재설정된 적어도 하나의 검증 전압을 상기 워드라인으로 인가함으로써 라이트 검증 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제7항에 있어서,
    상기 감지 결과에 따라 적어도 하나의 리드 전압을 재설정하는 단계; 및
    상기 불휘발성 메모리 장치가 재설정된 적어도 하나의 리드 전압을 상기 워드라인으로 인가함으로써 리드 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제7항에 있어서,
    상기 불휘발성 메모리 장치가 상기 한계 수명에 도달했음을 감지하는 단계는,
    상기 불휘발성 메모리 장치가 수행한 소거 동작을 카운트하는 단계; 및
    카운트된 소거 횟수가 임계값에 도달했을 때, 상기 불휘발성 메모리 장치가 상기 한계 수명에 도달한 것으로 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제7항에 있어서,
    상기 소스 페이지와 더미 페이지에 상기 서로 동일한 데이터를 저장하는 단계는,
    상기 소스 페이지에 저장될 또는 저장된 데이터를 상기 더미 페이지에 더미 데이터로서 저장하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 동일한 워드라인에 대응하는 복수의 페이지들을 포함하는 불휘발성 메모리 장치; 및
    제1 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하고, 상기 불휘발성 메모리 장치가 한계 수명에 도달했음을 감지했을 때 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스하도록 구성된 컨트롤러를 포함하되,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때 상기 워드라인에 연결된 복수의 메모리 셀들이 형성하는 문턱 전압 분포들의 개수는, 상기 제1 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때 상기 복수의 메모리 셀들이 형성하는 문턱 전압 분포들의 개수보다 작은 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 제1 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들은 그레이 코드인 데이터 저장 장치.
  16. 제14항에 있어서,
    상기 제2 스킴에 따라 상기 복수의 페이지들에 데이터가 저장되었을 때, 상기 복수의 메모리 셀들이 형성하는 문턱 전압 분포들에 각각 대응하는 데이터 코드들에서, 상기 더미 페이지에 저장되는 더미 데이터가 제외된 데이터 코드들은 그레이 코드인 데이터 저장 장치.
  17. 제14항에 있어서,
    상기 컨트롤러는, 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스할 때, 상기 불휘발성 메모리 장치가 라이트 검증 동작을 수행하기 위해서 상기 워드라인으로 인가하는 적어도 하나의 검증 전압을 재설정하는 데이터 저장 장치.
  18. 제14항에 있어서,
    상기 컨트롤러는, 상기 제2 스킴에 따라 상기 불휘발성 메모리 장치를 액세스할 때, 상기 불휘발성 메모리 장치가 리드 동작을 수행하기 위해서 상기 워드라인으로 인가하는 적어도 하나의 리드 전압을 재설정하는 데이터 저장 장치.
  19. 제14항에 있어서,
    상기 컨트롤러는, 상기 불휘발성 메모리 장치가 수행한 소거 동작을 카운트하고, 카운트 결과에 근거하여 상기 불휘발성 메모리 장치가 상기 한계 수명에 도달했음을 감지하도록 구성된 장치 수명 관리부를 포함하는 데이터 저장 장치.
KR1020150061552A 2015-04-30 2015-04-30 데이터 저장 장치 및 그것의 동작 방법 KR20160129418A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150061552A KR20160129418A (ko) 2015-04-30 2015-04-30 데이터 저장 장치 및 그것의 동작 방법
US14/842,358 US20160322087A1 (en) 2015-04-30 2015-09-01 Data storage device and operating method thereof
CN201510717543.XA CN106098096A (zh) 2015-04-30 2015-10-29 数据储存设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061552A KR20160129418A (ko) 2015-04-30 2015-04-30 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20160129418A true KR20160129418A (ko) 2016-11-09

Family

ID=57204181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061552A KR20160129418A (ko) 2015-04-30 2015-04-30 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20160322087A1 (ko)
KR (1) KR20160129418A (ko)
CN (1) CN106098096A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599888B (zh) * 2016-10-24 2017-09-21 緯創資通股份有限公司 伺服器系統及偵測伺服器系統的傳輸模式的方法
KR102639679B1 (ko) * 2018-05-31 2024-02-23 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
US9305655B2 (en) * 2013-09-27 2016-04-05 Virtium Technology, Inc. Solving MLC NAND paired page program using reduced spatial redundancy

Also Published As

Publication number Publication date
CN106098096A (zh) 2016-11-09
US20160322087A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
US11586679B2 (en) Proactive corrective actions in memory based on a probabilistic data structure
US9367417B2 (en) Nonvolatile memory device including dummy wordline, memory system, and method of operating memory system
US20190235952A1 (en) Memory system and method
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
CN111258793B (zh) 存储器控制器及其操作方法
KR20140092027A (ko) 메모리 시스템의 동작 방법 및 메모리 시스템
KR20160074237A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
CN111128280B (zh) 存储装置及其操作方法
US11810627B2 (en) Selective read disturb sampling
CN116529693A (zh) 加电时的媒体管理
CN111538610A (zh) 具有改进型扫描的存储器装置错误检测
CN111949204A (zh) 存储器系统、存储器控制器和存储器装置
US11086541B2 (en) Memory system, memory controller, and operating method
CN112002367A (zh) 存储器装置以及操作该存储器装置的方法
KR20160129418A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN106484320B (zh) 依赖于重用时段来操作管理耗损水平的存储设备的方法
US11194708B2 (en) Data relocation in memory having two portions of data
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
CN112037837B (zh) 存储器系统、存储器控制器和存储器设备
CN112783435A (zh) 存储设备和操作存储设备的方法
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
US11854659B2 (en) Memory system and operating method determining target status read check period in thermal throttling mode
KR102527288B1 (ko) 데이터 저장 장치 및 그것의 동작 방법