CN112002367A - 存储器装置以及操作该存储器装置的方法 - Google Patents

Abstract

本文可提供一种存储器装置以及操作该存储器装置的方法。该存储器装置可包括：多个存储器单元，其被配置为存储数据；外围电路，其被配置为对从多个存储器单元当中选择的存储器单元执行编程和读操作；以及刷新控制器，其被配置为包括计数器和刷新管理器，其中，计数器被配置为通过使用基准读电压对所选存储器单元执行读操作来对处于擦除状态或编程状态的存储器单元的数量进行计数，并且刷新管理器被配置为将指示所计数的存储器单元的数量的读计数与预设基准计数进行比较，以确定是否将基准读电压移位，并且控制外围电路以使得使用与编程电压相差阶跃电压的电压来执行编程操作。

Description

存储器装置以及操作该存储器装置的方法

技术领域

本公开的各种实施方式总体上涉及电子装置，更具体地，涉及一种存储器装置以及操作该存储器装置的方法。

背景技术

存储装置是在主机装置(例如，计算机、智能电话或智能平板)的控制下存储数据的装置。根据存储数据的装置，存储装置的示例包括将数据存储在磁盘中的装置(例如，硬盘驱动器(HDD))以及将数据存储在半导体存储器(特别是非易失性存储器)中的装置(例如，固态驱动器(SSD)或存储卡)。

存储装置可包括存储数据的存储器装置以及控制存储器装置中的数据的存储的存储控制器。这些存储器装置可被分类为易失性存储器和非易失性存储器。非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。

发明内容

本公开的实施方式可提供一种存储器装置。该存储器装置可包括：多个存储器单元，其被配置为存储数据；外围电路，其被配置为对从所述多个存储器单元当中选择的存储器单元执行编程操作和读操作；以及刷新控制器，其被配置为包括计数器和刷新管理器，其中，计数器被配置为通过使用根据所选存储器单元的编程状态确定的基准读电压对所选存储器单元执行读操作来对处于擦除状态或编程状态的存储器单元的数量进行计数，并且刷新管理器被配置为将指示所计数的存储器单元的数量的读计数与预设基准计数进行比较，以基于比较结果来确定是否将基准读电压移位，并且控制外围电路以使得使用比用于对所选存储器单元进行编程的编程电压高阶跃电压的电压来执行编程操作，所述阶跃电压是基于指示基准读电压移位的次数的移位计数来设定的。

本公开的实施方式可提供一种操作存储器装置的方法，该存储器装置包括存储数据的多个存储器单元。该方法可包括以下步骤：使用根据所选存储器单元的编程状态确定的基准读电压来对从多个存储器单元当中选择的存储器单元执行读操作；对通过读操作而导通的存储器单元的数量进行计数以获得读计数；通过将读计数与预设基准计数进行比较来确定是否将基准读电压移位；基于指示基准读电压移位的次数的移位计数来设定阶跃电压；以及使用比用于对所选存储器单元进行编程的编程电压高阶跃电压的电压来执行编程操作。

附图说明

图1是示出存储装置的框图。

图2是示出图1的存储器装置的结构的图。

图3是示出图2的刷新控制器的结构的框图。

图4是示出图2的存储器单元阵列的实施方式的图。

图5是示出图4的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。

图6是示出图4的存储块BLK1至BLKz中的任一个存储块BLKb的示例的电路图。

图7是用于说明多级单元的阈值电压分布和读电压的图。

图8是用于说明由保持特性的劣化导致的阈值电压分布的改变的图。

图9是示出在读操作期间对1的数量进行计数的方法的图。

图10是用于说明基准计数和读计数的图。

图11是用于说明根据编程状态的基准读电压和移位读电压的图。

图12是用于说明当使用移位读电压执行读操作时计数的读次数(读计数)的图。

图13是用于说明根据移位计数设定的阶跃电压的图。

图14是用于说明包括在编程循环中的编程操作和验证操作的图。

图15是用于说明在刷新操作期间包括在编程循环中的编程操作和验证操作的图。

图16是示出根据本公开的实施方式的存储器装置的操作的流程图。

图17是示出根据本公开的实施方式的存储器装置的操作的流程图。

图18是示出根据本公开的实施方式的存储器装置的操作的流程图。

图19是示出图1的存储控制器的实施方式的图。

图20是示出应用根据本公开的实施方式的存储装置的存储卡系统的框图。

图21是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的示例的框图。

图22是示出应用根据本公开的实施方式的存储装置的用户系统的框图。

具体实施方式

本说明书或申请中介绍的本公开的实施方式中的具体结构或功能描述仅用于本公开的实施方式的描述。该描述不应被解释为限于说明书或申请中描述的实施方式。

现在将基于实施方式描述本公开。然而，本公开可按照许多不同的形式具体实现，不应被解释为仅限于本文所阐述的实施方式，而是应被解释为涵盖落在本公开的构思和技术范围内的修改、等同物或替代物。然而，这并非旨在将本公开限于特定实践模式，并且将理解，本公开涵盖不脱离本公开的精神和技术范围的所有改变、等同物和替换物。

将理解，尽管本文中可使用术语“第一”和/或“第二”来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。

将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者它们之间可存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。说明元件之间的关系的其它表达，例如“在...之间”、“直接在...之间”、“与...相邻”或“与...直接相邻”应该以相同的方式解释。

本文所使用的术语仅是为了描述特定实施方式，而非旨在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、整数、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。

除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的普通技术人员通常理解的相同含义。还将理解，本文所使用的术语应该被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不在理想化或过于正式的意义上解释。

本领域技术人员所熟知的功能和结构的详细描述将被省略以避免模糊本公开的主题。这旨在省略不必要的描述以使本公开的主题清楚。

现在将在下文参照附图更充分地描述本公开的各种实施方式，附图中示出本公开的优选实施方式，以使得本领域普通技术人员可容易地实现本公开的技术构思。

本公开的各种实施方式可涉及一种刷新数据而不将数据输出到存储控制器的存储器装置以及操作该存储器装置的方法。

图1是示出存储装置的框图。

参照图1，存储装置50可包括存储器装置100、存储控制器200和缓冲存储器(未示出)。

存储装置50可以是在主机300(例如，移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)、平板PC或车载信息娱乐系统)的控制下存储数据的装置。

根据作为用于与主机300通信的方案的主机接口，存储装置50可被制造成各种类型的存储装置中的任一种。例如，存储装置50可被实现为各种类型的存储装置中的任一种，例如固态盘(SSD)、诸如MMC、嵌入式MMC(eMMC)、缩小尺寸MMC(RS-MMC)或micro-MMC的多媒体卡、诸如SD、mini-SD或micro-SD的安全数字卡、通用存储总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、快速PCI(PCI-E)卡型存储装置、紧凑闪存(CF)卡、智能媒体卡和记忆棒。

存储装置50可按照各种类型的封装形式中的任一种来制造。例如，存储装置50可按照诸如堆叠式封装(POP)、系统封装(SIP)、系统芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种类型的封装形式中的任一种来制造。

存储器装置100可存储数据。存储器装置100响应于存储控制器200的控制来操作。存储器装置100可包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元，其可构成多个页。在实施方式中，各个页可以是将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。存储块可以是擦除数据的单位。

在实施方式中，存储器装置100可采取许多另选形式，例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第4代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻RAM(RRAM)、相变存储器(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)或自旋转移矩RAM(STT-RAM)。在本说明书中，为了描述方便，将假设存储器装置100是NAND闪存来进行描述。

存储器装置100可按照二维(2D)阵列结构或三维(3D)阵列结构来实现。以下，尽管作为实施方式描述3D阵列结构，但本公开不限于3D阵列结构。本公开也可不仅应用于电荷存储层由导电浮栅(FG)形成的闪存装置，而且应用于电荷存储层由绝缘层形成的电荷陷阱闪存(CTF)存储器装置。

在实施方式中，存储器装置100可按照在一个存储器单元中存储一个数据位的单级单元(SLC)方式来操作。另选地，存储器装置100可按照在一个存储器单元中存储至少两个数据位的方式来操作。例如，存储器装置100可按照在一个存储器单元中存储两个数据位的多级单元(MLC)方式、在一个存储器单元中存储三个数据位的三级单元(TLC)方式或在一个存储器单元中存储四个数据位的四级单元(QLC)方式来操作。

存储器装置100可从存储控制器200接收命令和地址并且可访问存储器单元阵列的由该地址选择的区域。即，存储器装置100可对由地址选择的区域执行与命令对应的操作。例如，存储器装置100可响应于所接收的命令来执行写操作(即，编程操作)、读操作或擦除操作。当接收到编程命令时，存储器装置100可将数据编程到由地址选择的区域。当接收到读命令时，存储器装置100可从由地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可擦除存储在由地址选择的区域中的数据。

存储器装置100可包括刷新控制器150。刷新控制器150可控制对存储在存储器装置100中的数据的刷新操作。在实施方式中，刷新控制器150可控制存储器装置100以使得存储在存储器装置100中的数据被刷新而不输出到存储控制器200。

例如，自存储器单元的编程起随着时间逝去，保持特性可能由于诸如泄漏或干扰的原因而劣化，因此存储器单元的阈值电压分布可能改变。当阈值电压分布改变时，错误数据可能增加，因此存储在存储器单元中的数据可能变为无效数据。因此，在本实施方式中，可执行恢复存储在存储器装置100中的数据的刷新操作。

根据本实施方式的刷新操作可通过将编程电压施加到所选字线来执行。这里，编程电压可以是比现有编程电压高阶跃电压的电压。可通过将编程电压施加到所选字线来刷新存储在存储器装置100中的数据。

存储控制器200可控制存储装置50的总体操作。

当电源被施加到存储装置50时，存储控制器200可运行固件(FW)。当存储器装置100是闪存装置100时，存储控制器200可运行诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。

在实施方式中，存储控制器200可从主机300接收数据和逻辑块地址(LBA)，并且可将逻辑块地址(LBA)转换为物理块地址(PBA)，该PBA指示包括在存储器装置100中且要存储数据的存储器单元的地址。此外，存储控制器200可将配置逻辑块地址(LBA)与物理块地址(PBA)之间的映射关系的逻辑-物理地址映射表存储在缓冲存储器中。

存储控制器200可响应于从主机300接收的请求来控制存储器装置100以使得执行编程操作、读操作或擦除操作。例如，当从主机300接收到编程请求时，存储控制器200可将编程请求转换为编程命令，并且可将编程命令、物理块地址(PBA)和数据提供给存储器装置100。当从主机300接收到读请求以及逻辑块地址时，存储控制器200可将读请求转换为读命令，选择与逻辑块地址对应的物理块地址，之后将读命令和物理块地址(PBA)提供给存储器装置100。当从主机300接收到擦除请求以及逻辑块地址时，存储控制器200可将擦除请求转换为擦除命令，选择与逻辑块地址对应的物理块地址，之后将擦除命令和物理块地址(PBA)提供给存储器装置100。

在实施方式中，存储控制器200可在没有从主机300接收请求的情况下自主地生成编程命令、地址和数据，并且可将它们发送到存储器装置100。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损平衡的编程操作和用于垃圾收集的编程操作的后台操作。

在实施方式中，存储控制器200可控制主机300与缓冲存储器(未示出)之间的数据交换。另选地，存储控制器200可将用于控制存储器装置100的系统数据暂时存储在缓冲存储器(未示出)中。例如，存储控制器200可将从主机300输入的数据暂时存储在缓冲存储器中，然后可将暂时存储在缓冲存储器中的数据发送到存储器装置100。

在各种实施方式中，缓冲存储器可用作存储控制器200的工作存储器或高速缓存存储器。缓冲存储器可存储由存储控制器200执行的代码或命令。另选地，缓冲存储器可存储由存储控制器200处理的数据。

在实施方式中，缓冲存储器可被实现为诸如双倍数据速率SDRAM(DDR SDRAM)、双倍数据速率第4代(DDR4)SDRAM、低功率双倍数据速率第4代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM或Rambus DRAM(RDRAM)的DRAM或静态RAM(SRAM)。

在各种实施方式中，存储装置50可能不包括缓冲存储器。在这种情况下，设置在存储装置50外部的易失性存储器装置100可用作缓冲存储器。

在实施方式中，存储控制器200可控制至少两个存储器装置100。在这种情况下，存储控制器200可根据交织方案来控制存储器装置100以改进操作性能。

主机300可使用例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来与存储装置50通信。

图2是示出图1的存储器装置的结构的图。

参照图2，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。

存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到行解码器121。存储块BLK1至BLKz中的每一个可通过位线BL1至BLn联接到页缓冲器组123。存储块BLK1至BLKz中的每一个可包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。联接到同一字线的存储器单元可被定义为单个页。因此，单个存储块可包括多个页。

行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。

包括在存储器单元阵列110中的各个存储器单元可被实现为能够存储一个数据位的单级单元(SLC)、能够存储两个数据位的多级单元(MLC)、能够存储三个数据位的三级单元(TLC)或者能够存储四个数据位的四级单元(QLC)。

外围电路120可在控制逻辑130的控制下对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。外围电路120可驱动存储器单元阵列110。例如，外围电路120可在控制逻辑130的控制下将各种操作电压施加到行线RL和位线BL1至BLn或者使施加的电压放电。

外围电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124和输入/输出电路125。

行解码器121通过行线RL联接到存储器单元阵列110。行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可包括正常字线和虚设字线。在实施方式中，行线RL还可包括管选择线。

行解码器121可将从控制逻辑130接收的行地址RADD解码。行解码器121根据解码的地址来选择存储块BLK1至BLKz中的至少一个。此外，行解码器121可根据解码的地址选择所选存储块的至少一条字线WL以使得电压发生器122所生成的电压被施加到所述至少一条字线WL。

例如，在编程操作期间，行解码器121可将编程电压施加到所选字线并将电平低于编程电压的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可将验证电压施加到所选字线并将高于验证电压的验证通过电压施加到未选字线。在读操作期间，行解码器121可将读电压施加到所选字线并将高于读电压的读通过电压施加到未选字线。

在实施方式中，存储器装置100的擦除操作基于存储块来执行。在擦除操作期间，行解码器121可根据解码的地址来选择一个存储块。在擦除操作期间，行解码器121可将接地电压施加到联接到所选存储块的字线。

电压发生器122可在控制逻辑130的控制下操作。电压发生器122可使用提供给存储器装置100的外部电源电压来生成多个电压。例如，电压发生器122可响应于操作信号来生成用于编程操作、读操作和擦除操作的各种操作电压Vop。例如，电压发生器122可在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读电压、擦除电压等。

在实施方式中，电压发生器122可通过调节外部电源电压来生成内部电源电压。电压发生器122所生成的内部电源电压用作存储器装置100的操作电压。

在实施方式中，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。

例如，电压发生器122可包括用于接收内部电源电压的多个泵浦电容器，并且通过在控制逻辑130的控制下选择性地启用多个泵浦电容器来生成多个电压。

所生成的电压可通过行解码器121供应给存储器单元阵列110。

页缓冲器组123包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn通过第一位线BL1至第n位线BLn联接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn在控制逻辑130的控制下操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可响应于页缓冲器控制信号PBSIGNALS来操作。例如，在读操作或验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可暂时地存储通过第一位线BL1至第n位线BLn接收的数据或者可感测位线BL1至BLn的电压或电流。

例如，在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA传送到所选存储器单元。基于所接收的数据DATA对所选页中的存储器单元进行编程。在编程验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可通过感测通过第一位线BL1至第n位线BLn从所选存储器单元接收的电压或电流来读取页数据。

在读操作期间，在列解码器124的控制下，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn从所选页中的存储器单元读取数据DATA，并且可将读取的数据DATA输出到输入/输出电路125。

在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可允许第一位线BL1至第n位线BLn浮置或者可将擦除电压施加到第一位线BL1至第n位线BLn。

列解码器124可响应于列地址CADD在输入/输出电路125与页缓冲器组123之间传送数据。例如，列解码器124可通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn交换数据，或者可通过列线CL与输入/输出电路125交换数据。

输入/输出电路125可将从上面参照图1描述的存储控制器200接收的命令CMD和地址ADDR传送到控制逻辑130，或者可与列解码器124交换数据DATA。

在读操作或验证操作期间，感测电路126可响应于使能位VRYBIT生成基准电流，并且可将从页缓冲器组123接收的感测电压VPB与通过基准电流生成的基准电压进行比较，然后输出通过信号PASS或失败信号FAIL。

控制逻辑130可通过响应于命令CMD和地址ADDR输出操作信号、行地址RADD、页缓冲器控制信号PBSIGNALS和使能位VRYBIT来控制外围电路120。另外，控制逻辑130可响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。

包括在存储器单元阵列110中的存储器单元可根据存储在各个存储器单元中的数据被编程为多个编程状态中的任一个。对应存储器单元的目标编程状态可根据要存储的数据被确定为多个编程状态中的任一个。

在本公开的实施方式中，控制逻辑130可包括刷新控制器150。当从存储控制器200接收到刷新命令CMD时或者当基于控制逻辑130中设定的基准值确定需要刷新操作时，可在刷新模式下启用并操作刷新控制器150。

在刷新模式下，存储器装置100可执行读操作。由存储器装置100执行的读操作可以是将不同的编程状态彼此区分的操作或者将擦除状态E与对应编程状态区分的操作。

在读操作期间，为了生成读操作所需的读电压，刷新控制器150可生成与读电压的电平对应的电压代码Vcode并将电压代码Vcode提供给电压发生器122。电压发生器122可基于电压代码Vcode来生成读电压。存储器装置100可基于所生成的读电压来执行读操作。

可通过页缓冲器组123和列解码器124将在读操作期间检测的感测数据SENSE_DATA提供给刷新控制器150。刷新控制器150可基于包含在感测数据SENSE_DATA中的1的数量来确定是否重新执行读操作。

当确定要重新执行读操作时，刷新控制器150可生成新电压代码Vcode并将新电压代码Vcode提供给电压发生器122以生成新的读电压。这里，电压代码Vcode可以是与先前读操作中生成的读电压不同的移位读电压SHIFT_RV。基于使用移位读电压SHIFT_RV执行读操作的结果，刷新控制器150可另外确定是否重新执行读操作。

当确定不重新执行读操作时，刷新控制器150可生成电压代码Vcode并将电压代码Vcode提供给电压发生器122以生成刷新操作所需的编程电压。这里，编程电压可以是比基准编程电压高阶跃电压的电压。阶跃电压可根据读电压移位的次数(即，SHIFTING_COUNT)来设定。

图3是示出图2的刷新控制器的结构的框图。

参照图3，刷新控制器150可包括模式控制器151、刷新管理器153、计数器155和代码发生器157。

模式控制器151可控制存储器装置100的模式。存储器装置100的模式可以是刷新模式或正常模式。刷新模式可以是被设定以允许存储器装置100执行刷新操作的存储器装置100的操作模式。刷新操作可以是恢复存储在存储器装置100中所包括的存储器单元中的数据的操作。正常模式可以是存储器装置的除了刷新模式之外的操作模式。

在实施方式中，当从存储控制器200接收到刷新命令REFRESH_CMD时，模式控制器151可启用刷新模式。

当接收到刷新命令REFRESH_CMD时，模式控制器151可向刷新管理器153提供用于允许存储器装置100在刷新模式下操作的模式设定请求MODESET_REQ。当接收到刷新命令REFRESH_CMD以外的命令时，模式控制器151可能不向刷新管理器153提供模式设定请求MODESET_REQ。

另选地，当即使未接收到刷新命令REFRESH_CMD，存储器装置100的状态满足预设特定要求时，模式控制器151可自主地输出模式设定请求MODESET_REQ。例如，当自存储块的编程起经过预设时间时，模式控制器151可自主地输出模式设定请求MODESET_REQ以刷新对应存储块。

刷新管理器153可响应于模式设定请求MODESET_REQ来控制存储器装置100以使得存储器装置100执行读操作和编程操作。

在实施方式中，当刷新管理器153从模式控制器151接收到模式设定请求MODESET_REQ时，刷新管理器153可向代码发生器157提供请求生成与读电压的电平对应的电压代码Vcode的代码生成请求CODEGEN_REQ。读电压可以是用于将不同的编程状态彼此区分的电压或用于将对应编程状态与擦除状态区分的电压。

例如，当作为单级单元(SLC)方式管理所选存储块时，读电压可以是用于将一个编程状态与一个擦除状态区分的电压。这里，读电压可以是当存储器单元具有理想阈值电压分布时用于将对应编程状态与擦除状态区分的基准读电压。

在实施方式中，当以多级单元(MLC)方式管理所选存储块时，读电压可选自用于将多个编程状态与一个擦除状态区分的电压。这里，读电压可以是当存储器单元具有理想阈值电压分布时用于将一个编程状态与擦除状态区分或用于将一个编程状态与另一编程状态区分的基准读电压。例如，以多级单元(MLC)方式，基准读电压可以是用于将擦除状态与第一编程状态区分的第一基准读电压、用于将第一编程状态与第二编程状态区分的第二基准读电压以及用于将第二编程状态与第三编程状态区分的第三基准读电压中的任一个。

在实施方式中，当以三级单元(TLC)或四级单元(QLC)方式管理所选存储块时，基准读电压可选自用于将多个编程状态与一个擦除状态区分的电压。

尽管将基于多级单元(MLC)方式来描述以下实施方式，但本公开也可应用于单级单元(SLC)、三级单元(TLC)或四级单元(QLC)方式。

刷新管理器153可响应于模式设定请求MODESET_REQ来输出代码生成请求CODEGEN_REQ。例如，刷新管理器153可响应于模式设定请求MODESET_REQ来输出请求生成用于刷新的读电压或编程电压的代码生成请求CODEGEN_REQ。例如，当以MLC方式管理存储器装置100时，多个编程状态当中作为最高编程状态的第三编程状态P3的阈值电压的改变可最大。因此，为了检查阈值电压的改变，刷新管理器153可向代码发生器157提供请求生成与第三基准读电压的电平对应的电压代码Vcode的代码生成请求CODEGEN_REQ。

代码发生器157可包括读电压代码发生器158和刷新代码发生器159，并且可响应于代码生成请求CODEGEN_REQ来生成电压代码Vcode。

例如，读电压代码发生器158和刷新代码发生器159可响应于从刷新管理器153接收的代码生成请求CODEGEN_REQ选择性地操作，然后可输出用于生成用于刷新的读电压或编程电压的电压代码Vcode。例如，当接收到用于重新执行读操作的代码生成请求CODEGEN_REQ时，可启用读电压代码发生器158。当接收到用于刷新编程操作的代码生成请求CODEGEN_REQ时，可启用刷新代码发生器159。

当接收到用于重新执行读操作的代码生成请求CODEGEN_REQ时，读电压生成代码发生器158可生成与读电压电平对应的电压代码Vcode。所生成的电压代码Vcode可被提供给电压发生器122，并且电压发生器122可基于电压代码Vcode来生成读电压。存储器装置100可基于所生成的读电压来执行读操作。可通过页缓冲器组123和列解码器124将在读操作期间检测的感测数据SENSE_DATA提供给计数器155。

计数器155可对包含在感测数据SENSE_DATA中的1的数量进行计数。即，计数器155可被指定为对导通的存储器单元的数量进行计数，但可被指定为对0的数量(即，截止的存储器单元的数量)进行计数。在以下实施方式中，将作为示例描述用于对1的数量进行计数的计数器155。

当计数器155对包含在感测数据SENSE_DATA中的1的数量进行计数并计算读次数(即，读计数READ_COUNT)时，所计算的读计数READ_COUNT可被提供给刷新管理器153。刷新管理器153可基于读计数READ_COUNT来确定是否重新执行读操作。

例如，当存储器单元的阈值电压分布指示理想阈值电压分布时，存储器装置100可使用第三基准读电压来执行读操作。当使用第三基准读电压执行读操作时，导通的存储器单元的数量可以是读计数READ_COUNT。

刷新管理器153可基于预设基准计数与所接收的读计数READ_COUNT之差来确定是否重新执行读操作。基准计数可以是阈值电压已改变的存储器单元的允许数量。这里，存储器单元的允许数量可以是比阈值电压已改变并且可能发生读错误的存储器单元的数量小的值。因此，基准计数可在存储器装置100的测试操作期间设定，并且也可根据存储器装置100被设定为不同的值。

例如，当基准计数REF_COUNT与读计数READ_COUNT之差大于特定值时，刷新管理器153可确定重新执行读操作，而当基准计数REF_COUNT与读计数READ_COUNT之差小于或等于特定值时，刷新管理器153可确定不重新执行读操作。这里，特定值可考虑可能发生读错误的存储器单元的数量与存储器单元的允许数量之间的余量来设定。

当刷新管理器153确定重新执行读操作时，刷新管理器153可向代码发生器157提供请求生成电压代码Vcode的代码生成请求CODEGEN_REQ。代码生成请求CODEGEN_REQ可以是与从先前读电压移位的读电压SHIFT_RV的电平对应的代码的生成请求。移位读电压SHIFT_RV的大小可根据基准计数REF_COUNT与读计数READ_COUNT之差来确定。

当接收到与移位读电压SHIFT_RV的电平对应的代码生成请求CODEGEN_REQ时，读电压代码发生器158可生成电压代码Vcode。此后，存储器装置100可使用基于电压代码Vcode生成的读电压来执行读操作。另外，刷新管理器153可基于在读操作期间检测的感测数据SENSE_DATA来再次确定是否重新执行读操作。

当刷新管理器153确定不重新执行读操作时，刷新管理器153可向刷新代码发生器159提供用于刷新编程操作的代码生成请求CODEGEN_REQ。代码生成请求CODEGEN_REQ可以是与刷新操作所需的编程电压的电平对应的电压代码Vcode的生成请求。编程电压可以是比在编程操作期间施加到所选字线的编程电压高阶跃电压的电压。阶跃电压的电平可根据读电压移位的次数(即，SHIFTING_COUNT)来设定。

在实施方式中，刷新代码发生器159可向电压发生器122提供与刷新操作所需的编程电压的电平对应的电压代码Vcode。电压发生器122可基于电压代码Vcode来生成编程电压。存储器装置100可使用所生成的编程电压来执行编程操作。此后，直至通过验证操作对所有存储器单元编程，可将要施加到刷新目标页的字线的编程电压增加阶跃电压。

图4是示出图2的存储器单元阵列的实施方式的图。

参照图4，存储器单元阵列110包括多个存储块BLK1至BLKz。各个存储块可具有三维(3D)结构。各个存储块包括层叠在基板上的多个存储器单元。这些存储器单元布置在正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向上。下面将参照图5和图6描述各个存储块的结构。

图5是示出图4的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。

参照图5，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”形状。在存储块BLKa中，m个单元串布置在行方向(即，正(+)X方向)上。在图5中，示出两个单元串布置在列方向(即，正(+)Y方向)上。然而，为了描述方便而进行该例示，将理解，三个或更多个单元串可布置在列方向上。

多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT以及至少一个漏极选择晶体管DST。

各个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCp之间。

在实施方式中，布置在同一行的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，布置在不同行的单元串的源极选择晶体管联接到不同的源极选择线。在图5中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。

在实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到单条源极选择线。

各个单元串中的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST与漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可被分成第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp依次布置在与正(+)Z方向相反的方向上，并且串联连接在源极选择晶体管SST与管式晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn依次布置在+Z方向上，并且串联连接在管式晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT彼此联接。各个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。

各个单元串的管式晶体管PT的栅极联接到管线PL。

各个单元串的漏极选择晶体管DST连接在对应位线与存储器单元MCp+1至MCn之间。行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。

布置在列方向上的单元串联接到在列方向上延伸的位线。在图5中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。

布置在行方向上的单元串中联接到同一字线的存储器单元构成单个页。例如，第一行中的单元串CS11至CS1m当中联接到第一字线WL1的存储器单元构成单个页。第二行中的单元串CS21至CS2m当中联接到第一字线WL1的存储器单元构成另一单个页。可通过选择漏极选择线DSL1和DSL2中的任一个来选择布置在单行方向上的单元串。可通过选择字线WL1至WLn中的任一个来从所选单元串选择单个页。

在实施方式中，代替第一位线BL1至第m位线BLm，可提供偶数位线和奇数位线。此外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m当中的偶数单元串可分别联接到偶数位线，并且布置在行方向上的单元串CS11至CS1m或CS21至CS2m当中的奇数单元串可分别联接到奇数位线。

在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的一个或更多个可用作虚设存储器单元。例如，提供一个或更多个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，提供一个或更多个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当提供更多虚设存储器单元时，存储块BLKa的操作可靠性改进，但存储块BLKa的尺寸增加。当提供更少存储器单元时，存储块BLKa的尺寸减小，但存储块BLKa的操作可靠性可劣化。

为了有效地控制一个或更多个虚设存储器单元，各个虚设存储器单元可具有所需阈值电压。在执行存储块BLKa的擦除操作之前或之后，可对所有或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制要施加到与各个虚设存储器单元联接的虚设字线的电压，因此虚设存储器单元可具有所需阈值电压。

图6是示出图4的存储块BLK1至BLKz中的任一个存储块BLKb的示例的电路图。

参照图6，存储块BLKb包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个在正Z(+Z)方向上延伸。单元串CS11’至CS1m’和CS21’至CS2m’中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST，它们层叠在存储块BLKb下方的基板(未示出)上。

各个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行的单元串的源极选择晶体管联接到同一源极选择线。布置在第一行的单元串CS11’至CS1m’的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行的单元串CS21’至CS2m’的源极选择晶体管联接到第二源极选择线SSL2。在实施方式中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可共同联接到单条源极选择线。

各个单元串中的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。

各个单元串的漏极选择晶体管DST连接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11’至CS1m’的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21’至CS2m’的漏极选择晶体管联接到第二漏极选择线DSL2。

结果，除了从各个单元串排除管式晶体管PT之外，图6的存储块BLKb具有与图5的存储块BLKa类似的等效电路。

在实施方式中，代替第一位线BL1至第m位线BLm，可提供偶数位线和奇数位线。此外，布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的偶数单元串可分别联接到偶数位线，并且布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的奇数单元串可分别联接到奇数位线。

另外，为了减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。

图7是用于说明多级单元的阈值电压分布和读电压的图。

参照图7，以多级单元(MLC)方式管理的存储器单元可具有第四阈值电压分布。图7的水平轴指示存储器单元的阈值电压Vth，图7的垂直轴指示存储器单元的数量。图7的阈值电压分布指示编程的存储器单元的阈值电压未改变之前的分布。

在实施方式中，当包括在存储器装置100中的存储器单元是多级单元(MLC)时，包括在存储器装置100中的存储器单元可各自具有与擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任一个对应的状态。存储器单元的阈值电压Vth可在从擦除状态E到第三编程状态P3的方向上增加。

在实施方式中，用于将擦除状态E与第一编程状态P1区分的读电压可以是第一基准读电压R1。用于将第一编程状态P1与第二编程状态P2区分的读电压可以是第二基准读电压R2。用于将第二编程状态P2与第三编程状态P3区分的读电压可以是第三基准读电压R3。

在实施方式中，基准读电压可以是从第一基准读电压R1至第三基准读电压R3当中选择的电压。

例如，第一基准读电压R1可以是用于将擦除状态E与第一编程状态P1区分的读电压。第一基准读电压可具有擦除状态E的阈值电压分布中的最高阈值电压与第一编程状态P1的阈值电压分布中的最低阈值电压的中值。

第二基准读电压R2可以是用于将第一编程状态P1与第二编程状态P2区分的第二基准读电压。第二基准读电压可具有第一编程状态P1的阈值电压分布中的最高阈值电压与第二编程状态P2的阈值电压分布中的最低阈值电压的中值。

第三基准读电压R3可以是用于将第二编程状态P2与第三编程状态P3区分的第三基准读电压R3。第三基准读电压可具有第二编程状态P2的阈值电压分布中的最高阈值电压与第三编程状态P3的阈值电压分布中的最低阈值电压的中值。

图8是用于说明由保持特性的劣化导致的阈值电压分布的改变的图。

参照图7和图8，图8示出由于存储器单元的保持劣化而引起的从图7的阈值电压分布改变的阈值电压分布。

保持是指自存储器单元被编程起随着时间逝去，包括在存储器装置100中的存储器单元的阈值电压分布整体减小的现象。即，自存储器单元被编程起随着时间逝去，保持特性可能劣化，因此存储器单元的阈值电压分布可逐渐减小。

在实施方式中，由于保持劣化，第一编程状态P1的阈值电压分布可减小为第1’编程状态P1’的阈值电压分布，第二编程状态P2的阈值电压分布可减小为第2’编程状态P2’的阈值电压分布，第三编程状态P3的阈值电压分布可减小为第3’编程状态P3’的阈值电压分布。

另外，阈值电压分布的改变可根据存储器单元的编程状态而变化。例如，随着存储器单元的编程状态越高，阈值电压分布的改变可进一步增加。即，当包括在存储器装置100中的存储器单元是多级单元(MLC)时，存储器单元的阈值电压可在从第一编程状态P1到第三编程状态P3的方向上增加，因此存储器单元的电位也可与阈值电压成比例增加。因此，第三编程状态P3的阈值电压分布的改变可最大。

基于此原理，即使当包括在存储器装置中的存储器单元以三级单元(TLC)方式管理时，第一编程状态P1至第七编程状态P7当中的第七编程状态P7的阈值电压分布的改变可最大。另外，即使当包括在存储器装置中的存储器单元以四级单元(QLC)方式管理时，第一编程状态P1至第十五编程状态P15当中的第十五编程状态P15的阈值电压分布的改变可最大。

当阈值电压分布由于保持劣化而改变时，存储在存储器单元中的数据可能无效，因此，在本实施方式中，可执行用于刷新存储在存储器装置100中的数据的读操作和编程操作。下面将描述上述读操作和编程操作。

图9是示出在读操作期间对1的数量进行计数的方法的图。

参照图8和图9，图9示出被执行以刷新图8的阈值电压分布中的存储器单元中存储的数据的读操作。

为了刷新存储在存储器装置100中的数据，存储器装置100可使用第三基准读电压R3来执行读操作。

例如，当存储器装置100执行读操作时，存储器单元可导通或截止。当存储器单元导通时，读取的数据可为“1”。相反，当存储器单元截止时，读取的数据可为“0”。因此，使用第一基准读电压R1至第三基准读电压R3中的任一个的读取结果可为“0”或“1”。

当执行随机编程操作时，不同阈值电压分布中所包括的存储器单元的数量均匀。因此，当包括在存储器装置100中的存储器单元的阈值电压分布具有理想分布而没有改变时，在读操作期间导通或截止的存储器单元的数量可以是存储器单元的基准数量(即，基准计数)。因此，基准计数可根据基准读电压而改变。在执行随机编程操作的情况下，当包括在存储器装置100中的存储器单元的阈值电压分布具有理想分布时，在读操作期间导通或截止的存储器单元的数量可预设，因此可基于存储器单元的预设数量来确定保持劣化的程度。如本文关于参数所使用的词语“预设”(例如，存储器单元的预设数量、预设基准值、预设基准计数)意指在处理或算法中使用参数之前确定参数的值。对于一些实施方式，参数的值在处理或算法开始之前确定。在其它实施方式中，参数的值在处理或算法期间但在处理或算法中使用该参数之前确定。在实施方式中，基准计数可被设定为当使用基准读电压读取所选存储器单元时预测导通或截止的存储器单元的最大数量。

在图9中，由于第三编程状态P3的阈值电压分布可由于保持劣化而改变为第3’编程状态P3’的阈值电压分布，所以当使用第三基准读电压R3执行读操作时实际导通的存储器单元的数量可不同于存储器单元的预设基准数量(即，预设基准计数)。即使在基于截止的存储器单元的数量来设定基准计数的情况下，实际截止的存储器单元的数量可不同于预设基准计数。

在实施方式中，当第3’编程状态P3’的阈值电压分布中的阴影部分901可包括在使用第三基准读电压R3执行读操作时导通的存储器单元时。此时，导通的存储器单元的数量可不同于基准计数。

结果，阈值电压分布可能由于保持劣化而改变，并且当使用基准读电压读取时要截止的存储器单元可导通。

因此，当使用第三基准读电压R3执行读操作时，数量与要导通或截止的存储器单元的预设数量不同的存储器单元可导通。可基于要导通或截止的存储器单元的预设数量与实际导通或截止的存储器单元的数量之差来确定保持劣化的程度。

在实施方式中，存储器装置100可使用第一基准读电压R1或第二基准读电压R2来执行读操作。基于使用第一基准读电压R1或第二基准读电压R2执行的读取结果，可确定保持劣化的程度。

图10是用于说明基准计数和读计数的图。

参照图7至图10，图10中的第一列指示作为当使用基准读电压执行读操作时要导通或截止的存储器单元的预设数量的基准计数REF_COUNT。图10中的第二列指示作为当使用基准读电压执行读操作时实际导通或截止的存储器单元的数量的读计数READ_COUNT。在本公开中，基准计数REF_COUNT和读计数READ_COUNT中的每一个可被假设为导通的存储器单元的数量。

图10中的第三列指示基准计数REF_COUNT与读计数READ_COUNT之差的绝对值。可基于基准计数REF_COUNT与读计数READ_COUNT之差的绝对值来确定保持程度。

在实施方式中，当包括在存储器装置100中的存储器单元具有理想阈值电压分布时，在使用第三基准读电压R3执行读操作时要导通的存储器单元的预设数量可以是第三基准计数REF_COUNT3。在实施方式中，当使用第一基准读电压R1或第二基准读电压R2执行读操作时要导通的存储器单元的预设数量可以是第一基准计数REF_COUNT1或第二基准计数REF_COUNT2。

在实施方式中，根据保持程度，第三编程状态P3的阈值电压分布可按照各种形式改变。因此，根据第三编程状态P3的阈值电压分布，除了图10的第一读计数READ_COUNT1至第四读计数READ_COUNT4之外，当使用第三基准读电压R3执行读操作时实际导通的存储器单元的数量可以是各种值中的任一个。

根据第三编程状态P3下的存储器单元的阈值电压分布的改变，当使用第三基准读电压R3执行读操作时计算的读计数READ_COUNT可以是第一读计数READ_COUNT1至第四读计数READ_COUNT4中的任一个。第一读计数READ_COUNT1至第四读计数READ_COUNT4中的每一个可具有等于或不同于基准计数REF_COUNT的值。

在实施方式中，当基准计数REF_COUNT等于读计数READ_COUNT时或者当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于与第三基准读电压R3对应的基准值时，存储器装置100可能不执行刷新操作。

然而，当基准计数REF_COUNT不同于读计数READ_COUNT并且当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可执行刷新操作。即，基准计数REF_COUNT与读计数READ_COUNT之差的绝对值可以是用于执行刷新操作的标准。

在实施方式中，刷新控制器150可基于基准计数REF_COUNT和读计数READ_COUNT来确定是否将对应基准读电压移位。

例如，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用移位读电压SHIFT_RV重新执行读操作。基于使用移位读电压SHIFT_RV的读取结果，存储器装置100可通过再次将移位读电压SHIFT_RV移位来确定是否执行读操作。

在实施方式中，在使用移位读电压SHIFT_RV执行读操作之后，存储器装置100可根据基准计数REF_COUNT与读计数READ_COUNT之差的绝对值来设定阶跃电压。可基于读电压移位的次数(即，SHIFTING_COUNT)来设定阶跃电压。当存储器装置100设定阶跃电压时，存储器装置100可使用比编程电压高阶跃电压的电压来执行编程操作。即，在使用移位读电压SHIFT_RV执行读操作之后，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时，存储器装置100可执行用于刷新所存储的数据的编程操作。

图11是用于说明根据编程状态的基准读电压和移位读电压的图。

参照图7至图11，图11中的第一列指示当包括在存储器装置100中的存储器单元是多级单元(MLC)时的编程状态P。图11中的第二列指示当包括在存储器装置100中的存储器单元的阈值电压分布具有理想分布时用于将擦除状态与编程状态区分或将任一个编程状态与另一编程状态区分的基准读电压R。图11中的第三列指示当图10的基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时确定的移位读电压SHIFT_RV。

在实施方式中，当包括在存储器装置100中的存储器单元是多级单元(MLC)时，各个存储器单元可具有与擦除状态E和第一编程状态P1至第三编程状态P3中的任一个对应的状态。另外，当包括在存储器装置100中的存储器单元具有理想阈值电压分布时，用于将擦除状态E与第一编程状态P1区分的读电压可以是第一基准读电压R1，用于将第一编程状态P1与第二编程状态P2区分的读电压可以是第二基准读电压R2，用于将第二编程状态P2与第三编程状态P3区分的读电压可以是第三基准读电压R3。

参照图10，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用移位读电压SHIFT_RV来重新执行读操作。尽管图11中示出与各个编程状态对应的移位读电压SHIFT_RV的数量为3的示例，但可包括更多移位读电压SHIFT_RV。

在实施方式中，作为使用第一基准读电压R1执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第一基准读电压R1对应的基准值时，存储器装置100可使用作为移位读电压SHIFT_RV的R1’来执行读操作。移位读电压SHIFT_RV(即，R1’)可低于第一基准读电压R1。即，为了测量保持程度，存储器装置100可使用低于第一基准读电压R1的值来执行读操作。

作为使用移位读电压SHIFT_RV(即，R1’)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第一基准读电压R1对应的基准值时，存储器装置100可使用低于R1’的R1”来执行读操作。

作为使用移位读电压SHIFT_RV(即，R1”)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用低于R1”的R1”’来执行读操作。

在实施方式中，当使用通过将第一基准读电压R1移位而获得的移位读电压SHIFT_RV执行读操作，并且基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时，存储器装置100可基于第一基准读电压R1移位的次数SHIFTING_COUNT来设定阶跃电压。当设定阶跃电压时，存储器装置100可使用比第一编程电压Vpgm1高阶跃电压的电压来执行编程操作。

在实施方式中，作为使用第二基准读电压R2执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第二基准读电压R2对应的基准值时，存储器装置100可使用作为移位读电压SHIFT_RV的R2’来执行读操作。移位读电压SHIFT_RV(即，R2’)可低于第二基准读电压R2。即，为了测量保持程度，存储器装置100可使用低于第二基准读电压R2的值来执行读操作。

作为使用移位读电压SHIFT_RV(即，R2’)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用低于R2’的R2”来执行读操作。作为使用移位读电压SHIFT_RV(即，R2”)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用低于R2”的R2”’来执行读操作。

在实施方式中，当使用通过将第二基准读电压R2移位而获得的移位读电压SHIFT_RV执行读操作，并且基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时，存储器装置100可基于第二基准读电压R2移位的次数SHIFTING_COUNT来设定阶跃电压。当设定阶跃电压时，存储器装置100可使用比第二编程电压Vpgm2高阶跃电压的电压来执行编程操作。

在实施方式中，作为使用第三基准读电压R3执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第三基准读电压R3对应的基准值时，存储器装置100可使用作为移位读电压SHIFT_RV的R3’来执行读操作。移位读电压SHIFT_RV(即，R3’)可低于第三基准读电压R3。即，为了测量保持程度，存储器装置100可使用低于第三基准读电压R3的值来执行读操作。

作为使用移位读电压SHIFT_RV(即，R3’)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用低于R3’的R3”来执行读操作。作为使用移位读电压SHIFT_RV(即，R3”)执行读操作的结果，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，存储器装置100可使用低于R3”的R3”’来执行读操作。

在实施方式中，当使用通过将第三基准读电压R3移位而获得的移位读电压SHIFT_RV执行读操作，并且基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时，存储器装置100可基于第三基准读电压R3移位的次数SHIFTING_COUNT来设定阶跃电压。当设定阶跃电压时，存储器装置100可使用比第三编程电压Vpgm3高阶跃电压的电压来执行编程操作。

图12是用于说明使用移位读电压执行读操作时计数的读次数(读计数)的图。

参照图9和图12，图12示出在图9中使用第三基准读电压R3执行读操作之后当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第三基准读电压R3对应的基准值时执行的读操作。

例如，在图9中，当使用第三基准读电压R3执行读操作时，阴影部分901中的存储器单元导通，因此比与基准计数REF_COUNT对应的存储器单元更多的存储器单元可导通。因此，读计数READ_COUNT可大于基准计数REF_COUNT。读计数READ_COUNT可大于基准计数REF_COUNT，然后基准计数REF_COUNT与读计数READ_COUNT之差的绝对值可大于基准值。

由于基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值，所以存储器装置100可使用移位读电压SHIFT_RV来重新执行读操作。在这种情况下，存储器装置100可使用从第三基准读电压R3移位的读电压R3’来执行读操作。

当使用作为移位读电压SHIFT_RV的R3’来执行读操作时，基准计数REF_COUNT与读计数READ_COUNT之差的绝对值可落在基准值的范围内。在这种情况下，第三基准读电压R3可移位一次。基于第三基准读电压R3移位的次数，可设定随后执行的编程操作的阶跃电压。

在实施方式中，当使用作为移位读电压SHIFT_RV的R3’来执行读操作时，基准计数REF_COUNT与读计数READ_COUNT之差的绝对值可大于与第三基准读电压R3对应的基准值。

由于基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值，所以可使用作为从R3’移位的读电压SHIFT_RV的R3”来执行读操作。当使用作为移位读电压SHIFT_RV的R3”来执行读操作时，基准计数REF_COUNT与读计数READ_COUNT之差的绝对值可落在基准值的范围内。在这种情况下，第三基准读电压R3移位两次。基于第三基准读电压R3移位的次数，可设定随后执行的编程操作的阶跃电压。

图13是用于说明根据移位计数设定的阶跃电压的图。

参照图13，图13中的第一列指示作为基准读电压移位的次数的移位计数SHIFTING_COUNT。图13中的第二列指示与各个移位计数SHIFTING_COUNT对应的阶跃电压。即，当移位计数SHIFTING_COUNT为1时，阶跃电压Vstep可以是第一阶跃电压Vstep1，当移位计数SHIFTING_COUNT为2时，阶跃电压Vstep可以是第二阶跃电压Vstep2，当移位计数SHIFTING_COUNT为3时，阶跃电压可以是第三阶跃电压Vstep3，当移位计数SHIFTING_COUNT为4时，阶跃电压Vstep可以是第四阶跃电压Vstep4。

在实施方式中，第一基准读电压R1至第三基准读电压R3可移位。例如，在读操作期间，当基准计数REF_COUNT(包括在存储器装置100中的存储器单元具有理想阈值电压分布时要导通的存储器单元的数量)不同于读计数READ_COUNT(使用实际基准读电压执行读操作时导通的存储器单元的数量)时，第一基准读电压R1至第三基准读电压R3可移位。第一基准读电压R1至第三基准读电压R3可移位，直至基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于与第一基准读电压R1至第三基准读电压R3中的每一个对应的基准值。

尽管在图13中，移位计数SHIFTING_COUNT被示出为1至4，但第一基准读电压R1至第三基准读电压R3可被移位更多次数。

在实施方式中，当对应基准读电压移位一次时，阶跃电压Vstep可被设定为第一阶跃电压Vstep1。当对应基准读电压移位两次时，阶跃电压Vstep可被设定为第二阶跃电压Vstep2。当对应基准读电压移位三次时，阶跃电压Vstep可被设定为第三阶跃电压Vstep3。当对应基准读电压移位四次时，阶跃电压Vstep可被设定为第四阶跃电压Vstep4。

在实施方式中，阶跃电压Vstep的大小可根据存储器单元的编程状态而变化。例如，随着存储器单元的编程状态越高，保持劣化可增加，因此阶跃电压Vstep的电平可在从低编程状态到高编程状态的方向上增加。即，尽管作为在读操作期间读电压移位的次数的移位计数SHIFTING_COUNT相同，但高编程状态下的阶跃电压Vstep可高于低编程状态下的阶跃电压Vstep。

当设定阶跃电压Vstep时，存储器装置100可将比施加到所选字线的编程电压高阶跃电压Vstep的电压施加到所选字线以将存储器单元编程为各个编程状态。即，为了刷新存储在存储器单元中的数据，存储器装置100可将比编程电压高阶跃电压Vstep的电压施加到所选字线。

在实施方式中，在读操作期间，移位计数SHIFTING_COUNT的增加可意指阈值电压分布的改变较大。即，当阈值电压分布的改变由于保持而较大时，基准读电压移位的次数(即，移位计数SHIFTING_COUNT)可增加。基准读电压移位的次数变大的情况可意指阈值电压分布的改变越大，因此用于刷新存储在存储器装置100中的数据的阶跃电压Vstep可进一步增加。因此，在图13中，电压的电平可在从第一阶跃电压Vstep1到第四阶跃电压Vstep4的方向上增加。

当设定阶跃电压Vstep时，存储器装置100可基于设定的阶跃电压Vstep来执行编程操作。下面将描述由存储器装置100执行的编程操作。

图14是用于说明包括在编程循环中的编程操作和验证操作的图。

参照图14，图14示出被执行以增加联接到所选字线的存储器单元当中编程为第三编程状态P3的存储器单元的阈值电压的一些编程循环。各个编程循环可包括编程操作和验证操作。编程操作可以是将编程电压施加到所选字线(所选存储器单元联接至的字线)的操作。验证操作可以是将验证电压施加到所选字线的操作。

在实施方式中，第三编程电压Vpgm3可被施加到所选字线以将联接到所选字线的存储器单元编程为第三编程状态P3，之后第三验证电压Vvf3可被施加到所选字线以验证多个存储器单元的编程状态。

已通过经由第三验证电压Vvfy3的验证操作(即，验证通过)的存储器单元可被确定为具有目标编程状态。

在验证操作期间，验证电压可被施加到所选字线，并且存储器装置可分别基于流过联接到所选存储器单元的位线的电流或电压来确定存储器单元是否已通过验证操作。

阈值电压无法达到目标编程状态的存储器单元可能在验证操作中失败(即，验证失败)。可对验证失败的存储器单元执行下一编程循环。

为了在下一编程循环中对验证失败的存储器单元进行编程，比第三编程电压Vpgm3高阶跃电压Vstep的编程电压可被施加到所选字线。此后，可执行验证操作。作为执行验证操作的结果，可对验证失败的存储器单元执行下一编程循环。

由于执行上述重新编程操作以增加先前编程的存储器单元的阈值电压，所以阈值电压可仅使用一个编程操作和一个验证操作来达到目标编程状态。

图15是用于说明在刷新操作期间包括在编程循环中的编程操作和验证操作的图。

参照图9至图15，图15示出当以多级单元(MLC)方式操作存储器单元并且基于执行读操作的结果使用移位读电压SHIFT_RV执行读操作时在执行用于刷新存储器单元的读操作之后的状态。即，图15示出使用第三基准读电压R3读取第三编程状态P3下的存储器单元，并且基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与第三基准读电压R3对应的基准值，然后使用移位读电压SHIFT_RV读取存储器单元，之后基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于与第三基准读电压R3对应的基准值的处理之后的状态。

基于第三基准读电压R3移位的次数(即，移位计数SHIFTING_COUNT)，可设定阶跃电压。在图15中，阶跃电压被假设为第一阶跃电压Vstep1至第三阶跃电压Vstep3中的任一个。即，第三基准读电压R3的移位计数SHIFTING_COUNT被假设为1至3中的任一个。

在实施方式中，当第三基准读电压R3的移位计数SHIFTING_COUNT为1时，阶跃电压可被设定为第一阶跃电压Vstep1。因此，比第三编程电压Vpgm3高第一阶跃电压Vstep1的电压可被施加到所选存储器单元联接至的所选字线。在施加比第三编程电压Vpgm3高第一阶跃电压Vstep1的电压之后，可执行验证操作。

当作为执行验证操作的结果，验证操作失败时，从比第三编程电压Vpgm3高第一阶跃电压Vstep1的电压增加了阶跃电压的电压可被施加到所选字线。此后，可执行验证操作。

在实施方式中，当第三基准读电压R3的移位计数SHIFTING_COUNT为2时，阶跃电压可被设定为第二阶跃电压Vstep2。因此，比第三编程电压Vpgm3高第二阶跃电压Vstep2的电压可被施加到所选存储器单元联接至的所选字线。在施加比第三编程电压Vpgm3高第二阶跃电压Vstep2的电压之后，可执行验证操作。

当作为执行验证操作的结果，验证操作失败时，从比第三编程电压Vpgm3高第二阶跃电压Vstep2的电压增加了阶跃电压的电压可被施加到所选字线。此后，可执行验证操作。

在实施方式中，当第三基准读电压R3的移位计数SHIFTING_COUNT为3时，阶跃电压可被设定为第三阶跃电压Vstep3。因此，比第三编程电压Vpgm3高第三阶跃电压Vstep3的电压可被施加到所选存储器单元联接至的所选字线。在施加比第三编程电压Vpgm3高第三阶跃电压Vstep3的电压之后，可执行验证操作。

当作为执行验证操作的结果，验证操作失败时，从比第三编程电压Vpgm3高第三阶跃电压Vstep3的电压增加了阶跃电压的电压可被施加到所选字线。此后，可执行验证操作。

因此，为了刷新存储在存储器装置100中的数据，数据可能不输出到存储控制器200。即，在已读取存储在存储器装置100中的数据并且已确定保持程度之后，可根据保持程度来设定阶跃电压，然后可对存储器单元进行重新编程。因此，存储在存储器装置100中的数据可被刷新而不输出到存储控制器200。

图16是示出根据本公开的实施方式的存储器装置的操作流程图。

参照图16，在步骤S1601，存储器装置100可使用基准读电压来读取所选存储器单元联接至的所选字线，然后可对读次数(即，读计数READ_COUNT)进行计数。基准读电压可以是当存储器单元具有理想阈值电压分布时用于将编程状态与擦除状态E区分或用于将一个编程状态与另一编程状态区分的电压。此外，读计数READ_COUNT可以是当使用基准读电压执行读操作时导通的存储器单元的数量。即，读计数READ_COUNT可以是当使用基准读电压读取存储器单元时作为“1”读取的存储器单元的数量。

在步骤S1603，存储器装置100可基于基准计数REF_COUNT和读计数READ_COUNT将基准读电压移位。基准计数REF_COUNT可以是当存储器单元具有理想阈值电压分布时在使用基准读电压的读操作期间要导通的存储器单元的数量。基准计数REF_COUNT可预先确定。

例如，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于与基准读电压对应的基准值时，基准读电压可移位。相反，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时，基准读电压可能不移位。当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，基准读电压可移位至少一次。

在步骤S1605，存储器装置100可基于移位计数SHIFTING_COUNT来确定阶跃电压。移位计数SHIFTING_COUNT可指基准读电压移位的次数。随着基准读电压移位的次数(即，移位计数)增加，阶跃电压的电平也可增加。

在步骤S1607，存储器装置100可使用比编程电压高阶跃电压的电压来执行编程操作。

例如，当要刷新的数据处于第一编程状态P1时，存储器装置100可将比第一编程电压Vpgm1高阶跃电压的电压施加到所选字线。当要刷新的数据处于第二编程状态P2时，存储器装置100可将比第二编程电压Vpgm2高阶跃电压的电压施加到所选字线。当要刷新的数据处于第三编程状态P3时，存储器装置100可将比第三编程电压Vpgm3高阶跃电压的电压施加到所选字线。在比对应编程电压高阶跃电压的电压已被施加到所选字线之后，可执行验证操作。

图17是示出根据本公开的实施方式的存储器装置的操作的流程图。

参照图16和图17，步骤S1701和S1703可以是通过再分步骤S1601而获得的步骤，并且步骤S1703至S1709可以是通过再分步骤S1603而获得的步骤。步骤S1711可与步骤S1605相同。

在步骤S1701，存储器装置100可基于编程状态来确定基准读电压。即，可根据要刷新的数据的编程状态来确定基准读电压。

参照图7，当要刷新的数据被编程为第一编程状态P1时，存储器装置100可使用第一基准读电压R1来执行读操作。当要刷新的存储器单元被编程为第二编程状态P2时，存储器装置100可使用第二基准读电压R2读取存储器单元。当要刷新的存储器单元被编程为第三编程状态P3时，存储器装置100可使用第三基准读电压R3来读取存储器单元。

在步骤S1703，存储器装置100可使用基准读电压来读取存储器单元，并且可对作为“1”读取的存储器单元的数量进行计数(即，READ_COUNT)。即，存储器装置100可使用基准读电压来读取存储器单元，然后对导通的存储器单元的数量进行计数。基准读电压可以是第一基准读电压R1至第三基准读电压R3中的任一个。

在步骤S1705，存储器装置100可通过确定基准计数REF_COUNT与读计数READ_COUNT之差的绝对值是否小于或等于基准值来设定阶跃电压。基准计数REF_COUNT可以是当存储器单元的阈值电压分布指示理想阈值电压分布时在使用基准读电压的读操作期间导通的存储器单元的数量。基准值可以是与基准读电压对应的值，并且可预设。结果，存储器装置100可确定当存储器单元的阈值电压分布为理想的时可读取的存储器单元的数量与实际读取的存储器单元的数量之差的绝对值是否大于预设基准值。

当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值小于或等于基准值时(在“是”的情况下)，可在步骤S1711基于移位计数来设定阶跃电压。当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值不小于或等于基准值时(在“否”的情况下)，即，当基准计数REF_COUNT与读计数READ_COUNT之差的绝对值大于基准值时，可执行步骤S1707。

在步骤S1707，存储器装置100可将基准读电压移位。即，当对应阈值电压分布的改变由于保持而较大时，存储器装置100可将基准读电压移位。存储器装置100可将基准读电压移位，直至基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于基准值。

在实施方式中，由于存储器单元的阈值电压分布由于保持劣化而减小，所以移位读电压SHIFT_RV可具有低于基准读电压的电平。即，直至基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于基准值，基准读电压可逐渐移位到较低的电平。

当在步骤S1707基准读电压移位时，存储器装置100可在步骤S1709使用移位读电压SHIFT_RV重新执行读操作。然后，可重复步骤S1703至S1709，直至在步骤S1705基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于基准值(在“是”的情况下)。

当在步骤S1705基准计数REF_COUNT与读计数READ_COUNT之差的绝对值变得小于或等于基准值时(在“是”的情况下)，可在步骤S1711基于移位计数SHIFTING_COUNT来设定阶跃电压。移位计数SHIFTING_COUNT可表示基准读电压移位的次数。

在实施方式中，在读操作期间，移位计数SHIFTING_COUNT的增加可意指阈值电压分布的改变较大。即，当阈值电压分布的改变由于保持而较大时，基准读电压移位的次数(即，移位计数SHIFTING_COUNT)可增加。随着移位计数SHIFTING_COUNT增加，阶跃电压的电平也可增加。

图18是示出根据本公开的实施方式的存储器装置的操作的流程图。

参照图18，在步骤S1801，存储器装置100可将比编程电压高阶跃电压的电压施加到所选字线。可基于基准读电压移位的次数(即，SHIFTING_COUNT)来设定阶跃电压。将比编程电压高阶跃电压的电压施加到所选字线的操作可以是一个编程循环中的编程操作。

在实施方式中，当联接到所选字线的所选存储器单元被编程为第一编程状态P1时，存储器装置100可将比第一编程电压Vpgm1高阶跃电压的电压施加到所选字线。在实施方式中，当联接到所选字线的所选存储器单元被编程为第二编程状态P2时，存储器装置100可将比第二编程电压Vpgm2高阶跃电压的电压施加到所选字线。另外，当联接到所选字线的所选存储器单元被编程为第三编程状态P3时，存储器装置100可将比第三编程电压Vpgm3高阶跃电压的电压施加到所选字线。

在步骤S1803，存储器装置100可执行验证操作。验证操作可以是在一个编程循环中执行编程操作之后执行的操作。存储器装置100可通过验证操作来确定所选存储器单元的阈值电压是否已达到目标编程状态。

在步骤S1805，存储器装置100可确定存储器单元是否已通过验证操作。当所选存储器单元已通过验证操作时(在“是”的情况下)，对存储在所选存储器单元中的数据的刷新操作终止。当所选存储器单元未通过验证操作时(在“否”的情况下)，执行步骤S1807。

在步骤S1807，存储器装置100可将比编程电压高阶跃电压的电压施加到所选字线。然后，直至验证操作通过(在“是”的情况下)，可重复步骤S1807。

图19是示出图1的存储控制器的实施方式的图。

存储控制器1000联接到主机和存储器装置。响应于从主机接收的请求，存储控制器1000可访问存储器装置。例如，存储控制器1000可被配置为控制存储器装置的写操作、读操作、擦除操作和后台操作。存储控制器1000可在存储器装置与主机之间提供接口。存储控制器1000可运行用于控制存储器装置的固件。

参照图19，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错码(ECC)电路1030、主机接口1040、缓冲控制电路1050、存储器接口1060和总线1070。

总线1070可在存储控制器1000的组件之间提供通道。

处理器1010可控制存储控制器1000的总体操作并且可执行逻辑运算。处理器1010可通过主机接口1040来与外部主机通信，并且还通过存储器接口1060来与存储器装置通信。此外，处理器1010可通过缓冲控制电路1050来与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。

处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可使用映射表接收LBA并将LBA转换为PBA。根据映射单位，通过FTL执行的地址映射方法的示例可包括各种方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。

处理器1010可将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。随机化的数据可作为要存储的数据被提供给存储器装置并且可被编程在存储器单元阵列中。

在读操作期间，处理器1010可将从存储器装置接收的数据去随机化。例如，处理器1010可使用去随机化种子将从存储器装置接收的数据去随机化。去随机化的数据可被输出到主机。

处理器1010可将从主机接收的请求转换为存储器系统中可用的命令，并且可输出该命令。例如，当从主机接收到刷新请求时，处理器1010可将刷新请求转换为刷新命令，并且可通过存储器接口1060将刷新命令输出到存储器装置。另选地，即使未从主机接收到刷新请求，处理器1010也可在后台操作期间以预设间隔输出刷新命令。

处理器1010可运行软件或固件以执行随机化或去随机化操作。

在实施方式中，处理器1010可运行软件或固件以执行随机化和去随机化操作。

存储器缓冲器1020可用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可存储由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可执行纠错。ECC电路1030可基于要通过存储器接口1060写到存储器装置的数据来执行纠错码(ECC)编码。ECC编码的数据可通过存储器接口1060传送到存储器装置。ECC电路1030可基于通过存储器接口1060从存储器装置接收的数据执行ECC解码。在示例中，ECC电路1030可作为存储器接口1060的组件被包括在存储器接口1060中。

主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用例如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、注册DIMM(RDIMM)和负载减少DIMM(LRDIMM)通信方法的各种通信方法中的至少一种来执行通信。

缓冲控制电路1050可在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060可在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道来向存储器装置发送/从其接收命令、地址和数据。

在实施方式中，存储控制器1000可能不包括存储器缓冲器1020和缓冲控制电路1050。

在实施方式中，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000中的非易失性存储器装置(例如，ROM)加载代码。在实施方式中，处理器1010可通过存储器接口1060从存储器装置加载代码。

在实施方式中，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可被配置为在存储控制器1000中发送数据，并且控制总线可被配置为在存储控制器1000中发送诸如命令或地址的控制信息。数据总线和控制总线可彼此隔离，并且可既不彼此干扰也不彼此影响。数据总线可联接到主机接口1040、缓冲控制电路1050、ECC电路1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲控制电路1050、存储器缓冲器1020和存储器接口1060。

图20是示出应用根据本公开的实施方式的存储装置的存储卡系统的框图。

参照图20，存储卡系统2000可包括存储控制器2100、存储器装置2200和连接器2300。

存储控制器2100联接到存储器装置2200。存储控制器2100可访问存储器装置2200。例如，存储控制器2100可控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100可在存储器装置2200与主机之间提供接口。存储控制器2100可运行用于控制存储器装置2200的固件。存储器装置2200可按照与上面参照图2描述的存储器装置100相同的方式来实现。

处理器2100可将从主机接收的请求转换为存储卡系统2000中可用的命令，并且可输出该命令。例如，当从主机接收到刷新请求时，存储控制器2100可将刷新请求转换为刷新命令，并且可将刷新命令输出到存储器装置2200。另选地，即使未从主机接收到刷新请求，存储控制器2100也可在后台操作期间以预设间隔输出刷新命令。

在实施方式中，存储控制器2100可包括诸如RAM、处理器、主机接口、存储器接口和ECC电路的组件。

存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可基于特定通信协议来与外部装置(例如，主机)通信。在实施方式中，存储控制器2100可通过例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)协议的各种通信协议中的至少一种来与外部装置通信。在实施方式中，连接器2300可由上述各种通信协议中的至少一种限定。

在实施方式中，存储器装置2200可被实现为例如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)、自旋转矩磁性RAM(STT-MRAM)的各种非易失性存储器装置中的任一种。

存储控制器2100和存储器装置2200可被集成到单个半导体装置中以配置存储卡。例如，存储控制器2100和存储器装置2200可被集成到单个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会：PCMCIA)、紧凑闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)的存储卡。

图21是示出应用根据本公开的实施方式的存储装置的固态驱动器(SSD)系统的示例的框图。

参照图21，SSD系统3000可包括主机3100和SSD 3200。SSD 3200可通过信号连接器3001来与主机3100交换信号SIG，并且可通过电源连接器3002来接收电力PWR。SSD 3200可包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。

在实施方式中，SSD控制器3210可执行上面参照图1描述的存储控制器200的功能。

SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。在实施方式中，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以是由例如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)接口的各种接口中的至少一种限定的信号。

SSD控制器3210可将从主机3100接收的请求转换为SSD系统3000中可用的命令，并且可输出该命令。例如，当从主机3100接收到刷新请求时，SSD控制器3210可将刷新请求转换为刷新命令，并且可将刷新命令输出到闪存3221至322n。另选地，即使未从主机3100接收到刷新请求，SSD控制器3210也可在后台操作期间以预设间隔输出刷新命令。

辅助电源3230可通过电源连接器3002联接到主机3100。辅助电源3230可被供应有来自主机3100的电力PWR并且可被充电。当来自主机3100的电力供应没有顺畅地执行时，辅助电源3230可供应SSD 3200的电力。在实施方式中，辅助电源3230可设置在SSD 3200内部或设置在SSD 3200外部。例如，辅助电源3230可设置在主板中并且可向SSD 3200供应辅助电力。

缓冲存储器3240可用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可暂时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可暂时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图22是示出应用根据本公开的实施方式的存储装置的用户系统的框图。

参照图22，用户系统4000可包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可运行包括在用户系统4000中的组件、操作系统(OS)或用户程序。在实施方式中，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为系统芯片(SoC)提供。

应用处理器4100可将从主机接收的请求转换为用户系统4000中可用的命令，并且可输出该命令。例如，当从主机接收到刷新请求时，应用处理器4100可将刷新请求转换为刷新命令，并且可将刷新命令输出到用户系统4000。另选地，即使未从主机接收到刷新请求，应用处理器4100也可在后台操作期间以预设间隔输出刷新命令。

存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施方式中，应用处理器4100和存储器模块4200可基于叠层封装(PoP)来封装，然后可作为单个半导体封装提供。

网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信的无线通信。在实施方式中，网络模块4300可被包括在应用处理器4100中。

存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。在实施方式中，存储模块4400可被实现为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或具有三维(3D)结构的NAND闪存的非易失性半导体存储器装置。在实施方式中，存储模块4400可作为例如用户系统4000的外部驱动器或存储卡的可移除存储介质(即，可移除驱动器)来提供。

在实施方式中，存储模块4400可包括多个非易失性存储器装置，各个非易失性存储器装置可按照与上面参照图2、图4至图6描述的存储器装置相同的方式来操作。存储模块4400可按照与上面参照图1描述的存储装置50相同的方式来操作。

用户接口4500可包括向应用处理器4100输入数据或指令或者向外部装置输出数据的接口。在实施方式中，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置的用户输入接口。用户接口4500还可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。

根据本公开，提供了一种刷新数据而不将数据输出到存储控制器的存储器装置以及操作该存储器装置的方法。

尽管出于例示性目的公开了本公开的实施方式的示例，但本领域技术人员将理解，可进行各种修改、添加和替换。因此，本公开的范围必须由所附权利要求以及权利要求的等同物限定，而非由前面的描述限定。

尽管公开了本公开的实施方式，但本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可进行各种修改、添加和替换。

因此，本公开的范围必须由所附权利要求以及权利要求的等同物限定，而非由它们之前的描述限定。

在上述实施方式中，所有步骤可选择性地执行或被跳过。另外，各个实施方式中的步骤可能不总是以给定顺序依次执行，并且可随机地执行。此外，本说明书和附图中所公开的实施方式旨在帮助本领域普通技术人员更清楚地理解本公开，而非旨在限制本公开的范围。换言之，本公开所属领域的普通技术人员将能够容易地理解，可基于本公开的技术范围进行各种修改。

已参照附图描述了本公开的实施方式，并且在不限制其主题的情况下，应该根据本公开的精神来解释在说明书中使用的特定术语或词语。应该理解，本文所描述的构思的许多变化和修改仍将落入所附权利要求及其等同物中限定的本公开的精神和范围内。

相关申请的交叉引用

本申请要求2019年5月27日提交于韩国知识产权局的韩国专利申请号10-2019-0061884的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种存储器装置，该存储器装置包括：

多个存储器单元，所述多个存储器单元被配置为存储数据；

外围电路，该外围电路被配置为对从所述多个存储器单元当中选择的存储器单元执行编程操作和读操作；以及

刷新控制器，该刷新控制器被配置为包括计数器和刷新管理器，

其中，所述计数器被配置为通过使用根据所选存储器单元的编程状态确定的基准读电压对所述所选存储器单元执行读操作来对处于擦除状态或编程状态的存储器单元的数量进行计数，并且所述刷新管理器被配置为将指示所计数的存储器单元的数量的读计数与预设基准计数进行比较，以基于比较结果来确定是否将所述基准读电压移位，并且控制所述外围电路以使得使用比用于对所述所选存储器单元进行编程的编程电压高阶跃电压的电压来执行所述编程操作，所述阶跃电压是基于指示所述基准读电压移位的次数的移位计数来设定的。

2.根据权利要求1所述的存储器装置，其中，所述基准读电压被设定在所述所选存储器单元的阈值电压分布当中所选编程状态的阈值电压分布与比所述所选编程状态的阈值电压分布低的阈值电压分布之间。

3.根据权利要求1所述的存储器装置，其中，所述基准计数被设定为当使用所述基准读电压读取所述所选存储器单元时预测要导通的存储器单元的最大数量。

4.根据权利要求1所述的存储器装置，其中，所述刷新管理器被配置为：当所述基准计数与所述读计数之差的绝对值大于预设基准值时，控制所述外围电路以使得所述基准读电压移位。

5.根据权利要求4所述的存储器装置，其中，所述刷新管理器被配置为确定所述基准计数与读计数之差的绝对值是否大于所述基准值，其中，所述读计数是通过对通过使用移位读电压对所述所选存储器单元执行读操作而导通的存储器单元的数量进行计数来获得的，所述移位读电压是通过将所述基准读电压移位来获得的。

6.根据权利要求4所述的存储器装置，其中，所述刷新管理器被配置为控制所述外围电路以使得移位读电压低于所述基准读电压。

7.根据权利要求1所述的存储器装置，其中，所述刷新管理器被配置为：当所述基准计数与所述读计数之差的绝对值等于或小于预设基准值时，基于所述移位计数来设定所述阶跃电压。

8.根据权利要求1所述的存储器装置，其中，所述刷新管理器被配置为：随着所述移位计数增加，将所述阶跃电压设定为更高的电压。

9.根据权利要求1所述的存储器装置，其中，所述刷新管理器被配置为控制所述外围电路以使得通过将所述编程电压施加到与所述所选存储器单元联接的所选字线来执行所述编程操作。

10.根据权利要求9所述的存储器装置，

其中，所述外围电路被配置为对从所述多个存储器单元当中选择的存储器单元执行验证操作，并且

其中，所述刷新管理器被配置为控制所述外围电路以使得在已经执行所述编程操作之后执行所述验证操作。

11.根据权利要求10所述的存储器装置，其中，所述刷新管理器被配置为：当所述验证操作失败时，通过将比所述编程电压高所述阶跃电压的电压施加到所述所选字线来执行所述编程操作。

12.一种操作包括存储数据的多个存储器单元的存储器装置的方法，该方法包括以下步骤：

使用基准读电压来对从所述多个存储器单元当中选择的存储器单元执行读操作，所述基准读电压是根据所选存储器单元的编程状态来确定的；

对通过所述读操作而导通的存储器单元的数量进行计数以获得读计数；

通过将所述读计数与预设基准计数进行比较来确定是否将所述基准读电压移位；

基于指示所述基准读电压移位的次数的移位计数来设定阶跃电压；以及

使用比用于对所述所选存储器单元进行编程的编程电压高所述阶跃电压的电压来执行编程操作。

13.根据权利要求12所述的方法，其中，使用所述基准读电压执行所述读操作的步骤被配置为：将所述基准读电压设定在所述所选存储器单元的阈值电压分布当中所选编程状态的阈值电压分布与比所述所选编程状态的阈值电压分布低的阈值电压分布之间。

14.根据权利要求12所述的方法，其中，确定是否将所述基准读电压移位的步骤被配置为：当所述基准计数与所述读计数之差的绝对值大于预设基准值时，将所述基准读电压移位。

15.根据权利要求14所述的方法，该方法还包括以下步骤：

确定所述基准计数与读计数之差的绝对值是否大于所述基准值，其中，所述读计数是通过对通过使用移位读电压对所述所选存储器单元执行读操作而导通的存储器单元的数量进行计数来获得的，所述移位读电压是通过将所述基准读电压移位来获得的。

16.根据权利要求14所述的方法，其中，确定是否将所述基准读电压移位的步骤被配置为：允许移位读电压低于所述基准读电压。

17.根据权利要求12所述的方法，其中，设定所述阶跃电压的步骤被配置为：当所述基准计数与所述读计数之差的绝对值小于或等于预设基准值时，基于所述移位计数来设定所述阶跃电压。

18.根据权利要求12所述的方法，其中，设定所述阶跃电压的步骤被配置为：随着所述移位计数增加，将所述阶跃电压设定为更高的电压。

19.根据权利要求12所述的方法，其中，执行所述编程操作的步骤被配置为：将所述编程电压施加到与所述所选存储器单元联接的所选字线。

20.根据权利要求19所述的方法，该方法还包括以下步骤：在已经执行所述编程操作之后，执行验证操作。

Images