CN106098096A - 数据储存设备及其操作方法 - Google Patents
数据储存设备及其操作方法 Download PDFInfo
- Publication number
- CN106098096A CN106098096A CN201510717543.XA CN201510717543A CN106098096A CN 106098096 A CN106098096 A CN 106098096A CN 201510717543 A CN201510717543 A CN 201510717543A CN 106098096 A CN106098096 A CN 106098096A
- Authority
- CN
- China
- Prior art keywords
- data
- page
- nonvolatile semiconductor
- semiconductor memory
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
一种数据储存设备包括:非易失性存储器件,包括耦接至单个字线的多个页;以及控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,其中,第二模式在非易失性存储器件已经达到寿命限度时被使能,并且其中,控制器在第二模式期间将相同数据储存在源页和虚设页两者中。
Description
相关申请的交叉引用
本申请要求于2015年4月30日在韩国知识产权局提交的第10-2015-0061552号韩国申请的优先权,该韩国申请通过引用全部合并于此。
技术领域
各种实施例总体涉及一种数据储存设备,更具体地,涉及一种能够延长其中的非易失性存储器件的寿命的数据储存设备。
背景技术
数据储存设备响应于来自外部设备的写入请求来储存从外部设备提供的数据。数据储存设备也响应于来自外部设备的读取请求来将储存的数据提供给外部设备。外部设备是能够处理数据的电子设备,并且可以包括计算机、数字相机、蜂窝电话等。数据储存设备可以嵌入在外部设备中,或者可以被单独地制造,然后耦接至外部设备。
数据储存设备可以以个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMCC、RS-MMC和微型MMC)、各种安全数字卡(SD、迷你SD和微型SD)、通用闪速储存器(UFS)、固态驱动器(SSD)等的形式来制备。
数据储存设备可以包括非易失性存储器件以储存数据。在即使没有恒定电源的情况下,非易失性存储器也能够保持储存的数据。非易失性存储器包括闪速存储器(诸如NAND闪存或NOR闪存)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
发明内容
在本发明的实施例中,一种数据储存设备可以包括:非易失性存储器件,包括耦接至单个字线的多个页;以及控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,其中,第二模式在非易失性存储器件已经达到寿命限度时被使能,并且其中,控制器在第二模式期间将相同数据储存在源页和虚设页两者中。
在本发明的实施例中,一种用于包括具有耦接到单个字线的多个页的非易失性存储器件的数据储存设备的操作方法可以包括:在第一模式期间将数据储存在多个页中;通过检测出非易失性存储器件已经达到寿命限度来使能第二模式;以及在第二模式期间将数据储存在多个页中,其中,在第二模式期间将数据储存在多个页中的步骤包括将相同数据储存在源页和虚设页两者中。
在本发明的实施例中,一种数据储存设备可以包括:非易失性存储器件,包括耦接至单个字线的多个页;以及控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,其中,在第二模式期间的存储单元的阈值电压分布的数目小于在第一模式期间的存储单元的阈值电压分布的数目。
附图说明
图1是示例性地示出根据本发明的实施例的数据储存设备的框图。
图2是示出图1中所示的非易失性存储器件的写入操作和读取操作的阈值电压分布图。
图3是示例性地示出图1中所示的数据储存设备的操作方法的流程图。
图4是示例性地示出在寿命延长模式期间图1中所示的数据储存设备的操作方法的流程图。
图5是示例性地示出在正常模式期间图1中所示的数据储存设备中的存储单元的阈值电压分布的示图。
图6A和图6B是示例性地示出在寿命延长模式期间图1中所示的数据储存设备中的存储单元的各种阈值电压分布的示图。
图7是示出在寿命延长模式期间图1中所示的数据储存设备的写入验证操作的流程图。
图8是示例性地示出在正常模式期间图1中所示的数据储存设备的写入验证操作的存储单元的阈值电压分布的示图。
图9A和图9B是示例性地示出在寿命延长模式期间图1中所示的数据储存设备的写入验证操作的存储单元的阈值电压分布的示图。
图10是示出在寿命延长模式期间图1中所示的数据储存设备的读取操作的流程图。
图11A是示例性地示出在正常模式期间对图1中所示的数据储存设备的LSB页和MSB页的读取操作的存储单元的阈值电压分布的示图。
图11B是示例性地示出在寿命延长模式期间对图1中所示的数据储存设备的LSB页和MSB页的读取操作的存储单元的阈值电压分布的示图。
图12A是示例性地示出在正常模式期间对图1中所示的数据储存设备的LSB页和CSB页的读取操作的存储单元的阈值电压分布的示图。
图12B是示例性地示出在寿命延长模式期间对图1中所示的数据储存设备的LSB页和CSB页的读取操作的存储单元的阈值电压分布的示图。
具体实施方式
在下文中,将参考附图通过示例性实施例来描述根据本发明的数据储存设备及其操作方法。然而,本发明可以以不同形式实施,并且不应解释为局限于本文所阐述的实施例。相反,提供这些实施例以详细地描述本发明,使得本发明所属领域的技术人员可以实施本发明的技术构思。
要理解的是,本发明的实施例不局限于附图中示出的细节,附图不一定按比例绘制,并且在一些情况下,可以夸大比例以便更清楚地描绘本发明的某些特征。虽然使用了特定术语,但是要理解的是,术语仅用于描述特定实施例,并且不旨在限制本发明的范围。
图1是示例性地示出根据本发明的实施例的数据储存设备10的框图。
数据储存设备10可以包括控制器100和非易失性存储器件200。
控制器100可以包括处理器110、存储器120和错误校正单元130。
处理器110可以控制数据储存设备10的一般操作。处理器110可以响应于来自主机设备的写入请求或读取请求来访问非易失性存储器件200,以控制非易失性存储器件200的写入操作或读取操作。处理器110可以产生用于控制非易失性存储器件200的操作的命令,并且将产生的命令提供到非易失性存储器件200。处理器110可以在存储器120上驱动用于控制数据储存设备10的操作的软件程序。
处理器110可以包括器件寿命管理部111。器件寿命管理部111可以计数由非易失性存储器件200执行的擦除操作,并且基于计数结果而检测出非易失性存储器件200已经达到寿命限度。例如,当非易失性存储器件200的擦除计数达到阈值时,器件寿命管理部111可以检测出非易失性存储器件200已经达到寿命限度。
处理器110可以根据正常模式或寿命延长模式来将数据储存在非易失性存储器件200中的与相同字线对应的多个页中。处理器110可以根据正常模式来储存数据,直到检测出非易失性存储器件200已经达到寿命限度。此外,处理器110可以在检测出非易失性存储器件200已经达到寿命限度时根据寿命延长模式来储存数据。控制器100可以根据寿命延长模式来将相同数据储存在与相同字线对应的多个页之中的源页和虚设页中。由于控制器100根据寿命延长模式来将数据储存在非易失性存储器件200中,因此已经达到寿命限度的非易失性存储器件200的数据可靠性可以改善,并且能够延长非易失性存储器件200的寿命。
存储器120可以用作处理器110的工作存储器、缓冲存储器或高速缓冲存储器。作为工作存储器的存储器120可以储存要由处理器110驱动的软件程序和各种程序数据。作为缓冲存储器的存储器120可以缓冲在主机设备与非易失性存储器件200之间传输的数据。作为高速缓冲存储器的存储器120可以暂时储存高速缓存数据。
错误校正单元130可以在根据来自主机设备的写入请求将数据储存在非易失性存储器件200中之前编码数据,从而能够随后判断在数据中是否已经发生错误并且校正错误。当根据来自主机设备的读取请求来从非易失性存储器件200读取编码过的数据时,错误校正单元130可以解码编码过的数据,以及检测并校正对应数据中的错误。
非易失性存储器件200在即使没有电源时也可以保持储存的数据。非易失性存储器件200可以包括闪速存储器件(诸如NAND闪存或NOR闪存)、FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁性随机存取存储器)或ReRAM(电阻式随机存取存储器)。
非易失性存储器件200可以包括控制逻辑210、接口单元220、地址解码器230、数据输入/输出单元240和存储区250。
控制逻辑210可以响应于从控制器100提供的命令来控制非易失性存储器件200的一般操作(诸如写入操作、读取操作和擦除操作)。
接口单元220可以与控制器100交换包括命令和地址的各种控制信号以及数据。接口单元220可以将输入至其的控制信号和数据传输至非易失性存储器件200的内部单元。
地址解码器230可以解码传输至其的行地址和列地址。地址解码器230可以根据行地址的解码结果来控制字线WL被选择性地驱动。地址解码器230可以控制数据输入/输出单元240,使得位线BL根据列地址的解码结果来被选择性地驱动。
数据输入/输出单元240可以通过位线BL将从接口单元220传输来的数据传输至存储区250。数据输入/输出单元240可以通过位线BL将从存储区250读取的数据传输至接口单元220。
存储区250可以通过字线WL与地址解码器230耦接,并且可以通过位线BL与数据输入/输出单元240耦接。存储区250可以包括例如三维结构的存储单元阵列。存储区250可以包括多个存储单元,多个存储单元分别布置在字线WL和位线BL交叉的区域处。存储单元可以根据储存在每个存储单元中的数据的位的数目而区分。例如,存储单元可以被区分为每个储存1位数据的单级单元、每个储存2位数据的多级单元以及每个储存3位数据的三级单元。
存储区250可以包括多个页P1至Pn。通过驱动对应的字线可以访问页。与一个字线对应的页的数目(即,要通过驱动一个字线来访问的页的数目)可以根据储存在耦接至一个字线的存储单元中的每个中的数据的位的数目而变化。换句话说,当i位数据被储存在单个存储单元中时,“i”数目的页可以对应于单个字线。在这种情况下,储存在存储单元中的数据的“i”位可以分别对应于i数目的页。当耦接至单个字线的存储单元中的每个储存3位数据(即,最低有效位(LSB)数据、中央有效位(CSB)数据和最高有效位(MSB)数据)时,单个字线可以对应于3页,即,LSB页、CSB页和MSB页。耦接至单个字线的存储单元的LSB数据、CSB数据和MSB数据可以分别储存在单个字线的LSB页、CSB页和MSB页中。
虽然图1中示出数据储存设备10包括单个非易失性存储器件200,但是包括在数据储存设备10中的非易失性存储器件的数目将不被具体限制。根据实施例,当数据储存设备10包括多个非易失性存储器件时,控制器100可以检测非易失性存储器件的每个寿命限度,可以根据正常模式来在寿命限度下访问非易失性存储器件,以及可以根据寿命延长模式来在寿命限度之上访问非易失性存储器件。
图2是示出图1中示出的非易失性存储器件200的写入操作和读取操作的阈值电压分布图。图2示出存储单元的阈值电压Vth与存储单元的数目之间的关系,即,存储单元的阈值电压分布S1与S2。
存储单元可以包括与字线耦接的栅极和用于积累电荷的浮栅。当存储单元通过其栅极被施加预定写入电压时,电荷被积累在浮栅中,以及当存储单元具有预定范围的阈值电压时,可以确定数据被储存在存储单元中。储存有数据的存储单元可以形成特定阈值电压分布。例如,当数据“1”被储存在存储单元中时,存储单元可以形成阈值电压分布S1,以及当数据“0”被储存在存储单元中时,存储单元可以形成阈值电压分布S2。
当数据被储存在存储单元中,存储单元可以例如从阈值电压分布S1移动至阈值电压分布S2。为了验证在执行写入操作时数据已经被储存在存储单元中,控制逻辑210可以将验证电压Vvrf施加至存储单元的栅极并且验证存储单元是否形成目标阈值电压分布S2。验证电压Vvrf可以是与目标阈值电压分布S2的左边缘对应的阈值电压。详细地,当存储单元的阈值电压大于验证电压Vvrf时,控制逻辑210可以确定数据“0”被储存在存储单元中,以及当存储单元的阈值电压小于验证电压Vvrf时,控制逻辑210可以确定数据“0”仍未被储存在存储单元中。当确定数据“0”仍未被储存在存储单元中时,控制逻辑210可以施加比先前施加的写入电压大的写入电压,从而可以提高存储单元的阈值电压。
为了确定在执行读取操作时哪些数据已经储存在存储单元中,控制逻辑210可以将读取电压Vrd施加至存储单元的栅极,并且可以确定存储单元形成阈值电压分布。读取电压Vrd可以是位于阈值电压分布S1和S2之间的阈值电压。当存储单元的阈值电压大于读取电压Vrd时,控制逻辑210可以确定数据“0”被储存在存储单元中,以及当存储单元的阈值电压小于读取电压Vrd时,控制逻辑210可以确定数据“1”被储存在存储单元中。
图3是示例性地示出图1中所示的数据储存设备10的操作方法的流程图。
在步骤S110处,处理器110可以根据正常模式而关于与单个字线对应的多个页来处理数据。该处理可以包括将在后面描述的写入操作和读取操作。当处理器110根据正常模式而关于与单个字线对应的多个页来处理数据时,耦接至对应的单个字线的多个存储单元可以形成“i”数目的阈值电压分布。当数据根据正常模式被储存在“n”数目的页中时,“i”可以是2n。
在步骤S120处,处理器110可以检测出非易失性存储器件200已经达到寿命限度。例如,包括在处理器110中的器件寿命管理部111可以在非易失性存储器件200的擦除计数达到阈值时确定非易失性存储器件200已经达到寿命限度。
在步骤S130处,处理器110可以根据寿命延长模式而关于与单个字线对应的多个页来处理数据。该处理可以包括将在后面描述的写入操作和读取操作。处理器110可以根据寿命延长模式而关于多个页的一部分(例如,多个页之中的2个页)来处理相同数据。
当处理器110根据寿命延长模式而关于与单个字线对应的多个页的一部分来处理相同数据时,耦接至单个字线的多个存储单元可以形成“j”数目的阈值电压分布,其小于“i”数目的阈值电压分布。例如,当数据被储存在n数目的页中且处理器110根据寿命延长模式来将相同数据储存在多个页之中的2个页中时,“j”可以是2(n-1)。
换句话说,在根据实施例的数据储存设备10中,当检测出非易失性存储器件200已经达到寿命限度时,要由存储单元形成的阈值电压分布的数目可以根据寿命延长模式而减少,从而能够增大阈值电压分布之间的间隔。结果,数据储存设备10可以防止非易失性存储器件200中的错误并且增大读取裕度,从而改善数据可靠性。
图4是示例性地示出在寿命延长模式期间图1中所示的数据储存设备10的操作方法的流程图。
在步骤S210处,处理器110可以指定与单个字线对应的多个页之中的源页和虚设页。如将在后面描述的,可以根据多个页中的哪些页要由处理器110指定为源页和虚设页而建立各种实施例。
在步骤S220处,处理器110可以关于源页和虚设页来处理相同数据。例如,处理器110可以根据寿命延长模式来将已经储存在或当前要储存在源页中的数据储存在虚设页中作为虚设数据。
结果,当数据储存设备10根据寿命延长模式来操作时,用户数据可以被储存在多个页之中的除虚设页之外的页中。处理器110可以指定多个页中的其中储存有用户数据的一个作为源页,并且也可以将指定的源页的数据储存在虚设页中。
图5是示例性地示出在正常模式期间图1中所示的数据储存设备10中的存储单元的阈值电压分布的示图。在图5中,假设存储单元中的每个储存3位数据,相应地,单个字线可以对应于3个页,即,LSB页、CSB页和MSB页。
参照图5,储存数据的存储单元可以在正常模式中形成预定阈值电压分布S11至S18。当处理器110根据正常模式来将数据储存在与单个字线对应的LSB页、CSB页和MSB页中时,耦接至单个字线的多个存储单元可以形成23个阈值电压分布S11至S18。例如,在正常模式中,储存数据“111”的存储单元可以形成阈值电压分布S11,并且储存数据“011”的存储单元可以形成阈值电压分布S12。阈值电压分布S11至S18可以分别对应于预定的不同的数据“111”、“011”、“001”、“000”、“010”、“110”、“100”和“101”。
图6A和图6B是示例性地示出在寿命延长模式期间图1中所示的数据储存设备10中的存储单元的各种阈值电压分布的示图。根据本发明的示例性实施例,在寿命延长模式期间,处理器110可以以下面参考图6A和图6B描述的各种方式来储存数据。在图6A和图6B中,假设存储单元中的每个储存3位数据,相应地,单个字线可以对应于LSB页、CSB页和MSB页。
当处理器110根据寿命延长模式来将数据储存在与单个字线对应的LSB页、CSB页和MSB页中时,耦接至单个字线的多个存储单元可以形成4个阈值电压分布。例如,处理器110可以根据寿命延长模式来将相同数据储存在LSB页、CSB页和MSB页之中的2个页中。因此,在寿命延长模式期间,多个存储单元可以形成阈值电压分布,该阈值电压分布的数目小于在正常模式期间的阈值电压分布的数目。例如,参照图5至图6B,在正常模式期间阈值电压分布的数目是23(上述“i”),而在寿命延长模式期间阈值电压分布的数目是22(上述“j”)。处理器110可以根据寿命延长模式来指定LSB页、CSB页和MSB页之中的源页和虚设页,并且将已经储存或当前要储存在源页中的数据储存在虚设页中作为虚设数据。
参照图6A,处理器110可以根据寿命延长模式来将已经储存或当前要储存在LSB页中的数据储存在CSB页中作为虚设数据。在这种情况下,存储单元可以形成4个阈值电压分布S11、S12、S14和S17。例如,处理器110可以指定LSB页作为源页且指定CSB页作为虚设页,并且将LSB数据储存在CSB页中作为虚设数据。用户数据可以储存在LSB页和MSB页中。
参照图6B,处理器110可以根据寿命延长模式来将已经储存或当前要储存在CSB页中的数据储存在MSB页中作为虚设数据。在这种情况下,存储单元可以形成4个阈值电压分布S11、S13、S14和S16。例如,处理器110可以指定CSB页作为源页且指定MSB页作为虚设页,并且将CSB数据储存在MSB页中作为虚设数据。用户数据可以储存在LSB页和CSB页中。
根据实施例,数据可以根据格雷码方案(gray code scheme)而对应于存储单元的阈值电压分布。参照图5,分别与阈值电压分布S11至S18对应的数据可以根据格雷码方案而由值“111”、“011”、“001”、“000”、“010”、“110”、“100”和“101”表示。根据实施例,分别与阈值电压分布S11至S18对应的数据将不局限于值“111”、“011”、“001”、“000”、“010”、“110”、“100”和“101”,并且可以根据格雷码方案而由其它值表示。
根据实施例,在寿命延长模式期间,除了虚设页的虚设数据之外,分别与存储单元的阈值电压分布对应的数据可以由根据格雷码方案的值表示。
详细地,参照图6A,在数据值“111”、“011”、“000”和“100”中,不包括虚设数据值或CSB数据值的数据值“11”、“01”、“00”和“10”可以根据格雷码方案来分别表示与阈值电压分布S11、S12、S14和S17对应的数据。
参照图6B,在数据值“111”、“001”、“000”和“110”中,不包括虚设数据值或MSB数据值的数据值“11”、“01”、“00”和“10”可以根据格雷码方案来分别表示与阈值电压分布S11、S13、S14和S16对应的数据。
根据实施例,如以上参考图6A和6B描述的,当根据寿命延长模式来选择源页和虚设页以储存数据时,处理器110可以选择LSB页和CSB页或者选择CSB页和MSB页。
图7是示出在寿命延长模式期间图1中所示的数据储存设备10的写入验证操作的流程图。
在步骤S310处,处理器110可以指定与单个字线对应的多个页之中的源页和虚设页。
在步骤S320处,处理器110可以重置要施加至单个字线的一个或更多个验证电压,以允许非易失性存储器件200来执行写入验证操作。处理器110可以重置验证电压以增大存储单元的阈值电压分布之间的裕度。如将在后面描述的,要被重置的验证电压可以根据与单个字线对应的多个页之中的哪些页被指定为源页和虚设页而变化。换句话说,要被重置的验证电压可以根据寿命延长模式期间的阈值电压分布而变化。
在步骤S330处,非易失性存储器件200可以通过使用重置的验证电压来执行写入验证操作。寿命延长模式期间的阈值电压分布之间的间隔可以比正常模式期间的阈值电压分布之间的间隔宽。
图8是示例性地示出在正常模式期间图1中所示的数据储存设备10的写入验证操作的存储单元的阈值电压分布的示图。
参照图8,当在正常模式期间储存数据时,非易失性存储器件200可以使用验证电压Vvrf1至Vvrf7来验证阈值电压分布S12至S18是否被形成。
图9A和图9B是示例性地示出在寿命延长模式期间图1中所示的数据储存设备10的写入操作的存储单元的阈值电压分布的示图。图9A示出如以上参考图6A描述的处理器110将已经储存或当前要储存在LSB页中的数据储存在CSB页中作为虚设数据的情况。图9B示出如以上参考图6B描述的处理器110将已经储存或当前要储存在CSB页中的数据储存在MSB页中作为虚设数据的情况。
在寿命延长模式期间,处理器110可以重置用于非易失性存储器件200的一个或更多个验证电压以执行写入验证操作。在寿命延长模式期间,处理器110可以在储存数据之前重置验证电压。处理器110可以将验证电压重置命令传输至非易失性存储器件200,以用于利用重置的验证电压的写入验证操作。处理器110可以将重置的验证电压备份到非易失性存储器件200中以顺序地且连续地使用重置的验证电压。
参照图9A,在寿命延长模式期间,处理器110可以在将已经储存或当前要储存在LSB页中的数据储存在CSB页中作为虚设数据之前,将验证电压从当前验证电压“Vvrf1”重置为新的验证电压“Vvref1n”,以用于关于阈值电压分布S12的写入验证操作。因此,非易失性存储器件200可以使用验证电压Vvrf3和Vvrf6来用于关于阈值电压分布S14和S17的验证操作,同时非易失性存储器件200可以使用重置的验证电压Vvrf1n代替验证电压Vvrf1来用于关于阈值电压分布S12的验证操作。
如图9A所示,由于阈值电压分布S11和S12之间的间隔随着验证电压被重置为新的验证电压“Vvref1n”而充分地增大,因此,即使当存储单元已经达到寿命限度且因此具有失真的阈值电压时,也可以防止错误发生。
在寿命延长模式期间,处理器110可以根据源页和虚设页的指定而重置验证电压。
参照图9B,在寿命延长模式期间,处理器110可以在将已经储存或当前要储存在CSB页中的数据储存在MSB页中作为虚设数据之前,将验证电压从当前验证电压“Vvrf3”重置为新的验证电压“Vvref3n”,以用于关于阈值电压分布S14的写入验证操作。因此,非易失性存储器件200可以使用验证电压Vvrf2和Vvrf5来用于关于阈值电压分布S13和S16的验证操作,同时非易失性存储器件200可以使用重置的验证电压Vvrf3n代替验证电压Vvrf3来用于关于阈值电压分布S14的验证操作。
如图9B所示,由于阈值电压分布S13和S14之间的间隔随着验证电压被重置为新的验证电压“Vvref3n”而充分地增大,因此,即使当存储单元已经达到寿命限度且因此具有失真的阈值电压时,也可以防止错误发生。
图10是示出在寿命延长模式期间图1中所示的数据储存设备10的读取操作的流程图。
在步骤S410处,处理器110可以指定与单个字线对应的多个页之中的源页和虚设页。
在步骤S420处,处理器110可以重置要施加至单个字线的一个或更多个读取电压,以允许非易失性存储器件200执行读取操作。处理器110可以重置读取电压以读取存储单元的阈值电压分布,其中,存储单元的阈值电压分布由于参考图9A和图9B描述的写入验证操作而具有增大的间隔。如将在后面描述的,要被重置的读取电压可以根据与单个字线对应的多个页中的哪些页被指定为源页和虚设页而变化。换句话说,要被重置的读取电压可以根据寿命延长模式期间的阈值电压分布而变化。
步骤S430处,非易失性存储器件200可以通过使用重置的读取电压对阈值电压分布执行读取操作,该阈值电压分布的间隔比正常模式期间的阈值电压分布的间隔宽。
图11A是示例性地示出在正常模式期间对图1中所示的数据储存设备10的LSB页和MSB页的读取操作的存储单元的阈值电压分布的示图。
参照图11A,在正常模式期间,非易失性存储器件200可以在对LSB页执行读取操作时使用读取电压Vrdl1和Vrdl2。例如,非易失性存储器件200可以确定当存储单元的阈值电压小于读取电压Vrdl1时LSB数据“1”被储存在存储单元中,当存储单元的阈值电压大于读取电压Vrdl1且小于读取电压Vrdl2时LSB数据“0”被储存在存储单元中,以及当存储单元的阈值电压大于读取电压Vrdl2时LSB数据“1”被储存在存储单元中。
此外,在正常模式期间,非易失性存储器件200可以在对MSB页执行读取操作时使用读取电压Vrdm1和Vrdm2。例如,非易失性存储器件200可以确定当存储单元的阈值电压小于读取电压Vrdm1时MSB数据“1”被储存在存储单元中,当存储单元的阈值电压大于读取电压Vrdm1且小于读取电压Vrdm2时MSB数据“0”被储存在存储单元中,以及当存储单元的阈值电压大于读取电压Vrdm2时MSB数据“1”被储存在存储单元中。
图11B是示例性地示出在寿命延长模式期间对图1中所示的数据储存设备10的LSB页和MSB页的读取操作的存储单元的阈值电压分布的示图。图11B示出如以上参考图6A描述的处理器110将已经储存或当前要储存在LSB页中的数据储存在CSB页中作为虚设数据的情况。
在寿命延长模式期间,处理器110可以重置用于非易失性存储器件200的一个或更多个读取电压,以对LSB页和MSB页执行读取操作。在寿命延长模式期间,处理器110可以在读取数据之前重置读取电压。处理器110可以将读取电压重置命令传输至非易失性存储器件200,以用于使用重置的读取电压的读取操作。处理器110可以将重置的读取电压备份到非易失性存储器件200中,以顺序地且连续地使用重置的读取电压。
参照图11B,当如以上参考图9A描述的那样重置用于阈值电压分布S12的验证电压Vvrf1时,考虑到由验证电压“Vvref1n”引起的阈值电压分布S12的偏移量,处理器110可以将读取电压从当前读取电压“Vrdm1”重置为新的读取电压“Vrdm1n”。另外,因为在寿命延长模式期间,阈值电压分布S12和S14之间的间隔因缺少阈值电压分布S13(如参考图6A和图9A描述的)而稳定(secure),因此处理器110可以将读取电压从当前读取电压“Vrdl1”重置为新的读取电压“Vrdl1n”。另外,因为在寿命延长模式期间因缺少阈值电压分布S18(如参考图6A和图9A描述的)而不必识别阈值电压分布S18,因此可以不使用用来识别阈值电压分布S18的读取电压Vrdl2。
根据实施例,当如图11B所示的那样重置读取电压时,由于阈值电压分布之间的读取裕度增大,因此可以防止错误发生。
图12A是示例性地示出在正常模式期间对图1中所示的数据储存设备10的LSB页和CSB页的读取操作的存储单元的阈值电压分布的示图。
参照图12A,在正常模式期间,非易失性存储器件200可以在对LSB页执行读取操作时使用读取电压Vrdl1和Vrdl2。例如,非易失性存储器件200可以确定当存储单元的阈值电压小于读取电压Vrdl1时LSB数据“1”被储存在存储单元中,当存储单元的阈值电压大于读取电压Vrdl1且小于读取电压Vrdl2时LSB数据“0”被储存在存储单元中,以及当存储单元的阈值电压大于读取电压Vrdl2时LSB数据“1”被储存在存储单元中。
此外,在正常模式期间,非易失性存储器件200可以在对CSB页执行读取操作时使用读取电压Vrdc1、Vrdc2和Vrdc3。例如,非易失性存储器件200可以确定当存储单元的阈值电压小于读取电压Vrdc1时CSB数据“1”被储存在存储单元中,当存储单元的阈值电压大于读取电压Vrdc1且小于读取电压Vrdc2时CSB数据“0”被储存在存储单元中,当存储单元的阈值电压大于读取电压Vrdc2且小于读取电压Vrdc3时CSB数据“1”被储存在存储单元中,以及当存储单元的阈值电压大于读取电压Vrdc3时CSB数据“0”被储存在存储单元中。
图12B是示例性地示出在寿命延长模式期间对图1中所示的数据储存设备10的LSB页和CSB页的读取操作的存储单元的阈值电压分布的示图。图12B示出如以上参考图6B描述的处理器110将已经储存或当前要储存在CSB页中的数据储存在MSB页中作为虚设数据的情况。
在寿命延长模式期间,处理器110可以重置用于非易失性存储器件200的一个或更多个读取电压,以对LSB页和CSB页执行读取操作。在寿命延长模式期间,处理器110可以在读取数据之前重置读取电压。处理器110可以将读取电压重置命令传输至非易失性存储器件200,以用于使用重置的读取电压的读取操作。处理器110可以将重置的读取电压备份到非易失性存储器件200中,以顺序地且连续地使用重置的读取电压。
参照图12B,当如以上参考图9B描述的那样重置用于阈值电压分布S14的验证电压Vvrf3n时,考虑到由验证电压“Vvref3n”引起的阈值电压分布S14的偏移量,处理器110可以将读取电压从当前读取电压“Vrdl1”重置为新的读取电压“Vrdl1n”。另外,因为在寿命延长模式期间,阈值电压分布S14和S16之间的间隔因阈值电压分布S14的偏移且因缺少阈值电压分布S15(如参考图6B和图9B描述的)而改变,因此处理器110可以将读取电压从当前读取电压“Vrdc2”重置为新的读取电压“Vrdc2n”。另外,因为在寿命延长模式期间,阈值电压分布S11和S13之间的间隔因缺少阈值电压分布S12(如参考图6B和图9B描述的)而稳定,因此处理器110可以将读取电压从当前读取电压“Vrdc1”重置为新的读取电压“Vrdc1n”。此外,因为在寿命延长模式期间因缺少阈值电压分布S17和S18(如参考图6B和图9B描述的)而不必识别阈值电压分布S17和S18,因此可以不使用用来识别阈值电压分布S17和S18的读取电压Vrdc3和Vrdl2。
根据实施例,当如图12B所示的那样设置读取电压时,由于阈值电压分布之间的读取裕度增大,因此可以防止错误发生。
虽然上面已经描述了各种实施例,但是本领域技术人员将理解的是,所述实施例仅是示例。因此,本文中描述的数据储存设备及其操作方法不应基于所述实施例受到限制。
通过以上实施例可见,本申请可以提供以下技术方案。
技术方案1.一种数据储存设备,包括:
非易失性存储器件,包括耦接至单个字线的多个页;以及
控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,
其中,第二模式在非易失性存储器件已经达到寿命限度时被使能,以及
其中,控制器在第二模式期间将相同数据储存在源页和虚设页两者中。
技术方案2.根据技术方案1所述的数据储存设备,其中,在第一模式期间,控制器根据格雷码方案来将数据储存在所述多个页中。
技术方案3.根据技术方案1所述的数据储存设备,其中,在第二模式期间,控制器根据格雷码方案将数据储存在所述多个页中,但不储存在虚设页中。
技术方案4.根据技术方案1所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个验证电压以执行写入验证操作。
技术方案5.根据技术方案1所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个读取电压以执行读取操作。
技术方案6.根据技术方案1所述的数据储存设备,其中,控制器包括器件寿命管理部,器件寿命管理部适用于基于由非易失性存储器件执行的擦除操作的数目来检测非易失性存储器件何时达到寿命限度。
技术方案7.一种用于包括非易失性存储器件的数据储存设备的操作方法,非易失性存储器件包括耦接至单个字线的多个页,所述操作方法包括:
在第一模式期间将数据储存在所述多个页中;
通过检测出非易失性存储器件已经达到寿命限度来使能第二模式;以及
在第二模式期间将数据储存在所述多个页中,
其中,在第二模式期间将数据储存在所述多个页中的步骤包括将相同数据储存在源页和虚设页两者中。
技术方案8.根据技术方案7所述的操作方法,其中,在第一模式期间将数据储存在所述多个页中的步骤根据格雷码方案来将数据储存在所述多个页中。
技术方案9.根据技术方案7所述的操作方法,其中,在第二模式期间将数据储存在所述多个页中的步骤根据格雷码方案来将数据储存在所述多个页中,但不储存在虚设页中。
技术方案10.根据技术方案7所述的操作方法,
还包括:在第二模式期间重置一个或更多个验证电压,
其中,在第二模式期间将数据储存在所述多个页中的步骤包括用重置的验证电压来执行写入验证操作。
技术方案11.根据技术方案7所述的操作方法,还包括:
在第二模式期间重置一个或更多个读取电压;以及
用重置的读取电压来执行读取操作。
技术方案12.根据技术方案7所述的操作方法,其中,使能第二模式的步骤基于由非易失性存储器件执行的擦除操作的数目来检测非易失性存储器件何时达到寿命限度。
技术方案13.根据技术方案7所述的操作方法,其中,将相同数据储存在源页和虚设页两者中的步骤也将已经储存在或当前要储存在源页中的数据储存在虚设页中。
技术方案14.一种数据储存设备,包括:
非易失性存储器件,包括耦接至单个字线的多个页;以及
控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,
其中,在第二模式期间存储单元的阈值电压分布的数目小于在第一模式期间存储单元的阈值电压分布的数目。
技术方案15.根据技术方案14所述的数据储存设备,其中,在第一模式期间,控制器根据格雷码方案来将数据储存在所述多个页中。
技术方案16.根据技术方案14所述的数据储存设备,
其中,在第二模式期间,控制器将一部分数据储存在源页和虚设页两者中,以及
其中,在第二模式期间,控制器根据格雷码方案来将数据储存在多个页中,但不储存在虚设页中。
技术方案17.根据技术方案14所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个验证电压以执行写入验证操作。
技术方案18.根据技术方案14所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个读取电压以执行读取操作。
技术方案19.根据技术方案14所述的数据储存设备,其中,控制器包括器件寿命管理部,器件寿命管理部适用于基于由非易失性存储器件执行的擦除操作的数目来检测非易失性存储器件何时达到寿命限度。
Claims (10)
1.一种数据储存设备,包括:
非易失性存储器件,包括耦接至单个字线的多个页;以及
控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,
其中,第二模式在非易失性存储器件已经达到寿命限度时被使能,以及
其中,控制器在第二模式期间将相同数据储存在源页和虚设页两者中。
2.根据权利要求1所述的数据储存设备,其中,在第一模式期间,控制器根据格雷码方案来将数据储存在所述多个页中。
3.根据权利要求1所述的数据储存设备,其中,在第二模式期间,控制器根据格雷码方案将数据储存在所述多个页中,但不储存在虚设页中。
4.根据权利要求1所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个验证电压以执行写入验证操作。
5.根据权利要求1所述的数据储存设备,其中,在第二模式期间,控制器重置用于非易失性存储器件的一个或更多个读取电压以执行读取操作。
6.根据权利要求1所述的数据储存设备,其中,控制器包括器件寿命管理部,器件寿命管理部适用于基于由非易失性存储器件执行的擦除操作的数目来检测非易失性存储器件何时达到寿命限度。
7.一种用于包括非易失性存储器件的数据储存设备的操作方法,非易失性存储器件包括耦接至单个字线的多个页,所述操作方法包括:
在第一模式期间将数据储存在所述多个页中;
通过检测出非易失性存储器件已经达到寿命限度来使能第二模式;以及
在第二模式期间将数据储存在所述多个页中,
其中,在第二模式期间将数据储存在所述多个页中的步骤包括将相同数据储存在源页和虚设页两者中。
8.根据权利要求7所述的操作方法,其中,在第一模式期间将数据储存在所述多个页中的步骤根据格雷码方案来将数据储存在所述多个页中。
9.根据权利要求7所述的操作方法,其中,在第二模式期间将数据储存在所述多个页中的步骤根据格雷码方案来将数据储存在所述多个页中,但不储存在虚设页中。
10.一种数据储存设备,包括:
非易失性存储器件,包括耦接至单个字线的多个页;以及
控制器,适用于在第一模式和第二模式中的一个期间访问非易失性存储器件,
其中,在第二模式期间存储单元的阈值电压分布的数目小于在第一模式期间存储单元的阈值电压分布的数目。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150061552A KR20160129418A (ko) | 2015-04-30 | 2015-04-30 | 데이터 저장 장치 및 그것의 동작 방법 |
KR10-2015-0061552 | 2015-04-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106098096A true CN106098096A (zh) | 2016-11-09 |
Family
ID=57204181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510717543.XA Pending CN106098096A (zh) | 2015-04-30 | 2015-10-29 | 数据储存设备及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160322087A1 (zh) |
KR (1) | KR20160129418A (zh) |
CN (1) | CN106098096A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107977330A (zh) * | 2016-10-24 | 2018-05-01 | 纬颖科技服务股份有限公司 | 服务器系统及检测服务器系统的传输模式的方法 |
CN110556153A (zh) * | 2018-05-31 | 2019-12-10 | 爱思开海力士有限公司 | 存储器装置及该存储器装置的操作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123422B2 (en) * | 2012-07-02 | 2015-09-01 | Super Talent Technology, Corp. | Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells |
US9305655B2 (en) * | 2013-09-27 | 2016-04-05 | Virtium Technology, Inc. | Solving MLC NAND paired page program using reduced spatial redundancy |
-
2015
- 2015-04-30 KR KR1020150061552A patent/KR20160129418A/ko unknown
- 2015-09-01 US US14/842,358 patent/US20160322087A1/en not_active Abandoned
- 2015-10-29 CN CN201510717543.XA patent/CN106098096A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107977330A (zh) * | 2016-10-24 | 2018-05-01 | 纬颖科技服务股份有限公司 | 服务器系统及检测服务器系统的传输模式的方法 |
CN107977330B (zh) * | 2016-10-24 | 2020-12-15 | 纬颖科技服务股份有限公司 | 服务器系统及检测服务器系统的传输模式的方法 |
CN110556153A (zh) * | 2018-05-31 | 2019-12-10 | 爱思开海力士有限公司 | 存储器装置及该存储器装置的操作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20160129418A (ko) | 2016-11-09 |
US20160322087A1 (en) | 2016-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10303370B2 (en) | Flash memory system | |
CN107068190B (zh) | 修正编程电压的存储器设备编程方法 | |
TWI587131B (zh) | 包含非揮發性記憶體元件之記憶體系統及其程式化方法 | |
TWI719434B (zh) | 用以基於機率資料結構之前瞻修正動作之記憶體設備及操作該設備之方法 | |
CN107369470B (zh) | 存储设备的编程方法和使用其的存储系统 | |
CN107799150B (zh) | 3d nand闪存的错误缓解 | |
US20120230104A1 (en) | Non-volatile memory device and read method thereof | |
WO2005096316A1 (en) | Operating non-volatile memory without read disturb limitations | |
CN108694989B (zh) | 存储设备及其坏块指派方法 | |
CN101246738A (zh) | 具有备份电路的存储系统及编程方法 | |
CN103765392A (zh) | 存储器装置的损耗均衡 | |
CN106558330B (zh) | 半导体器件、其操作方法和包括其的数据储存设备 | |
CN109147854B (zh) | 数据存储装置及其操作方法 | |
CN105718387A (zh) | 数据储存器件及其操作方法 | |
US10902924B2 (en) | Memory system varying pass voltage based on erase count of target memory block and operating method thereof | |
CN110942795B (zh) | 存储器系统、其操作方法以及非易失性存储器装置 | |
CN109726143A (zh) | 存储器控制器的操作方法和储存设备的操作方法 | |
CN106486163A (zh) | 非易失性存储器件、包括其的数据储存设备及其操作方法 | |
US12001331B2 (en) | Data storage device, operation method thereof, and storage system including the same | |
CN109407967A (zh) | 存储器系统及其操作方法 | |
CN112420109A (zh) | 非易失性存储器设备和存储系统 | |
US9507710B2 (en) | Command execution using existing address information | |
KR20200120159A (ko) | 데이터 저장 장치 및 이의 동작 방법 | |
CN111177039A (zh) | 数据存储设备、其操作方法及包括其的存储系统 | |
CN110083305A (zh) | 存储器系统及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161109 |
|
WD01 | Invention patent application deemed withdrawn after publication |