TWI496275B - 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統 - Google Patents

記憶體系統及其程式化方法以及包含該系統與方法的計算機系統 Download PDF

Info

Publication number
TWI496275B
TWI496275B TW097115782A TW97115782A TWI496275B TW I496275 B TWI496275 B TW I496275B TW 097115782 A TW097115782 A TW 097115782A TW 97115782 A TW97115782 A TW 97115782A TW I496275 B TWI496275 B TW I496275B
Authority
TW
Taiwan
Prior art keywords
data
memory
page
bit
memory device
Prior art date
Application number
TW097115782A
Other languages
English (en)
Other versions
TW200849568A (en
Inventor
Jun-Ho Jang
In-Hwan Choi
Woon-Jae Chung
Song-Ho Yoon
Kyung-Wook Ye
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200849568A publication Critical patent/TW200849568A/zh
Application granted granted Critical
Publication of TWI496275B publication Critical patent/TWI496275B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

記憶體系統及其程式化方法以及包含該系統與方法的計算機系統
根據35 U.S.C.§ 119，本非臨時專利申請案主張於2007年4月30號向韓國智慧財產局提出申請之韓國專利申請案第10－2007－0042041號的優先權，該專利申請案所揭露之內容系完整結合於本說明書中。
本文所揭露之本發明有關於半導體記憶體裝置(semiconductor memory device)，且更特定而言，有關於包含快閃記憶體裝置(flash memory device)之記憶體系統。
近年來，諸如揮發性記憶體(volatile memory)和非揮發性記憶體(nonvolatile memory)之儲存裝置的應用快速地擴展到行動設備內，諸如MP3播放器、PMP、行動電話(mobile phone)、筆記型電腦(notebook computer)、PDA等。該等行動設備越來越需要大容量儲存能力以便提供各種功能，諸如動畫再現功能(moving picture reproducing function)。已做出各種努力來滿足該等需要。作為此等努力中之一者，已提出了多位元記憶體裝置，其在一個記憶體單元中儲存2個或2個以上的資料位元。用於在一個記憶體單元中儲存多位元資料之示範性多位元記憶裝置揭露於名稱為“NON－VOLATILE MEMORY DEVICE HAVING MULTI－BIT CELL STRUCTURE AND A METHOD OF PROGRAMMING SAME”之美國專利第6,122,188號中，名稱為“INTEGRATED CIRCUIT MEMORY DEVICE FOR STORING A MULTI－BIT DATA AND A METHOD FOR READING STORED IN THE SAME”之美國專利第6,075,734號中，以及名稱為“MULTI－BIT MEMORY CELL ARRAY OF A NON－VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR DRIVING THE SAME”之美國專‘利專利第5,923,587號中，前述專利之全部內容以引用的方式併入至本文中。
在儲存1－位元資料之記憶體單元的情况下，其具有在兩個臨限電壓分布(threshold voltage distribution)中之任一者中的臨限電壓。即，記憶體單元具有分別表示資料‘1’和資料‘0’之兩種狀態中之任一者。另一方面，在儲存2－位元資料之記憶體單元的情况下，其具有在四個臨限電壓分布中之一者中的臨限電壓。即，記憶體單元具有分別表示資料‘11’、資料‘10’、資料‘01’以及資料‘00’之四種狀態中之一者。
可能以各種方式來實施在記憶體單元中程式化多位元資料的方法。舉例而言，儲存於每個記憶體單元中之兩個資料位元分別由頁資料(在下文中被稱作LSB(或，下部資料)和MSB資料(或上部資料))組成。在此情况下，首先，在記憶體單元中程式化LSB資料位元，且然後，在記憶體單元中程式化MSB資料位元。在下文中，在記憶體中程式化多重資料之此方式被稱作頁單元程式化，其將在下文中更全面地描述。
一個記憶體單元可經程式化以具有‘11’、‘10’、 ‘00’以及‘01’狀態中之一者。為了方便起見，假定‘11’、‘10’、‘00’以及‘11’狀態分別對應於ST0、ST1、ST2以及ST3。具有‘11’狀態之記憶體單元是經抹除之記憶體單元，且具有‘10’狀態之記憶體單元的臨限電壓高於具有‘11’狀態之記憶體單元的臨限電壓。具有‘00’狀態之記憶體單元的臨限電壓高於具有‘10’狀態之記憶體單元的臨限電壓，且具有‘01’狀態之記憶體單元的臨限電壓高於具有‘00’狀態之記憶體單元的臨限電壓。若在該假設下進行LSB程式化操作，如圖1A所說明，則’記憶體單元具有經抹除之狀態或‘10’狀態(ST1)。若在LSB程式化操作之後執行MSB程式化操作，如圖1B所說明，具有‘11’狀態之記憶體單元具有經抹除之狀態或‘01’狀態(ST3)，而具有‘10’狀態(ST1)之記憶體單元具有‘10’狀態(ST1)或‘00’狀態(ST2)。即，當LSB資料為‘1’時，記憶體單元經程式化為‘01’狀態，而當LSB資料為‘0’時，其經程式化為‘00’狀態。
當儲存多位元資料時會產生一個問題，其將在下文中更全面地描述。
為了便於描述，將描述在一個記憶體單元中儲存2－位元資料之操作。如上文所述，首先，可將下部資料位元儲存於記憶體單元中。且然後，可將上部資料位元儲存於記憶體單元中。當在記憶體單元中程式化上部資料位元時斷電的情况下，取消加電時最後程式化之頁的程式化操作。另一方面，假定在記憶體單元中程式化上部資料位元時斷 電，則可能會丟失先前儲存之下部資料位元。這是因為與下部資料位元相對應之臨限電壓，在上部資料位元之程式化操作時變化。
本發明針對於一種記憶體系統和程式化方法，其能夠防止下部資料由於上部資料之程式化失敗而丟失。
本發明還針對於提供一種記憶體系統和資料恢復方法，該資料恢復方法，能夠恢復由於加電故障而丟失的下部資料。
本發明之一個方面，在於提供一種程式化多位元快閃記憶體裝置(multi－bit flash memory device)之方法，該多位元快閃記憶體裝置包含記憶體單元，每個記憶體單元經組態以儲存多位元資料。該方法包括判斷將要儲存於選定記憶體單元中之資料是否為LSB資料；且若將要儲存於選定記憶體單元中之資料不是LSB資料，則將儲存於選定記憶體單元中之下部資料備份至多位元快閃記憶體裝置之備用記憶體區塊。
在將下部資料備份至備用記憶體區塊之後，該方法還可包括程式化將要儲存於選定記憶體區塊中之資料。
若將要儲存於選定記憶體單元中之資料經判斷為LSB資料，則該方法還可包括程式化將要儲存於選定記憶體單元中之資料而無需備份操作。
快閃記憶體裝置可包括，自包括NAND快閃記憶體裝置、NOR快閃記憶體裝置、CTF記憶體裝置以及相變記憶 體裝置(phase change memory device)之群族中選出的記憶體裝置。
記憶體單元中之每一者可經組態以儲存2－位元資料。
備份至備用記憶體區塊的下部資料可為LSB資料。
記憶體單元中之每一者可經組態以儲存M－位元資料，其中M為3或3以上的整數。
備份至備用記憶體的下部資料，可包含自包括第一資料位元至第(M－1)資料位元的群族中的全部或至少一個資料位元。
本發明之另一方面，在於提供一種程式化多位元快閃記憶體裝置之方法，多位元快閃記憶體裝置包含記憶體單元，每個記憶體單元經組態以儲存多位元資料。該方法包括程式化將要儲存於選定記憶體單元中之資料；判斷將要儲存於選定記憶體單元中之資料是否為LSB資料；以及，若將要儲存於選定記憶體單元中之資料經判斷為LSB資料，則將儲存於選定記憶體單元中之下部資料備份，至多位元快閃記憶體裝置之備用記憶體區塊。
記憶體單元中之每一者可經組態以儲存2－位元資料。
備份至備用記憶體區塊之下部資料可為LSB資料。
記憶體單元中之每一者可經組態以儲存M－位元資料，其中M為3或3以上的整數。
備份至備用記憶體之下部資料可包括自包括第一資料位元至第(M－1)資料位元之群族中的全部或至少一個資料位元。
本發明之又一方面在於提供一種程式化多位元快閃記憶體裝置之方法，多位元快閃記憶體裝置包含記憶體單元，每個記憶體單元經組態以儲存多位元資料。該方法包括基於頁偏移值來判斷將要儲存於選定記憶體區塊中之資料是否要做備份；以及若將要儲存於選定記憶体區塊中之資料經判斷為要做備份的資料，則基於將要儲存於選定記憶體區塊中之資料的起始頁將其備份至屬於頁偏移值之選定記憶體區塊之備用記憶體區塊下部頁資料。
若將要儲存於選定記憶體區塊中之資料，經判斷為要做備份的資料，則可將屬於頁偏移值之選定記憶體區塊的下部頁資料備份至備用記憶體區塊。
若將要儲存於選定記憶體區塊中之資料不是要做備份的資料，則可在選定記憶體區塊中程式化將要儲存的資料。
快閃記憶體裝置可為NAND快閃記憶體裝置。
多位元資料可為M－位元資料，其中M是2或2以上之整數。
在某些情况下，記憶體區塊中之每一者可具有一個頁偏移值。
在某些情况下，記憶體區塊中之每一者可具有至少兩個不同的頁偏移值。
若在通電時相對於選定記憶體區塊偵測到電力故障，則可將要做備份至備用記憶體區塊之資料和選定記憶體區塊之有效資料，複製到空閑記憶體區塊。
本發明之再一方面在於提供一種記憶體系統，該記憶 體系統包括多位元快閃記憶體裝置，該多位元快閃記憶體裝置包含多個記憶體區塊；以及，記憶體控制器，其經組態以控制多位元快閃記憶體裝置。記憶體控制器經組態以判斷是否存在屬於頁偏移值之下部資料，其判斷是基於將要在多位元快閃記憶體裝置中程式化之資料的起始位址。且當判斷出存在基於將要在多位元快閃記憶體裝置中程式化之資料的起始位址屬於頁偏移值之下部資料時，則記憶體控制器經組態以控制多位元快閃記憶體裝置，來將屬於頁偏移值的下部資料，備份至自記憶體區塊的空閑記憶體區塊。
記憶體控制器可經組態以控制多位元快閃記憶體裝置使得當不存在基於將要進行程式化之資料的起始位址屬於頁偏移值的下部資料時，在選定記憶體區塊中程式化將要程式化之資料。
記憶體單元中之每一者可經組態以儲存2－位元資料。
要做備份至備用記憶體區塊之下部資料可為LSB資料。
記憶體單元中之每一者可經組態以儲存M－位元資料，其中M為3或3以上的整數。
要做備份至備用記憶體區塊之下部資料，可為自包括第一資料位元至第(M－1)資料位元之群族中選出的資料位元。
記憶體系統可經組態以偵測，對於選定記憶體區塊是否發生電力故障。
記憶體控制器可經組態以控制多位元快閃記憶體裝置，使得當偵測到選定記憶體區塊之電力故障時，將備份至備用記憶體區塊之資料和選定記憶體區塊之有效資料，複製到空閑記憶體區塊。
多位元快閃記憶體裝置可為NAND快閃記憶體裝置。
多位元快閃記憶體裝置和記憶體控制器可構成OneNANDTM 快閃記憶體裝置。
本發明之又一方面在於提供一種記憶體系統，該記憶體系統包括多位元快閃記憶體裝置，其包含多個記憶體區塊；以及記憶體控制器，其經組態以控制多位元快閃記憶體裝置，記憶體控制器經組態以判斷藉由將要程式化之資料的位址加上頁偏移值所獲得的位址，為將要程式化之資料的起始位址。
本發明之又一方面在於提供一種記憶體系統，該記憶體系統包括多位元快閃記憶體裝置，其包含多個記憶體區塊；以及，記憶體控制器，其經組態以控制多位元快閃記憶體裝置。記憶體控制器經組態以分配至少一頁為空閑頁，在該至少一頁中要程式化之資料是影響下部資料之資料。
本發明之又一方面在於提供一種記憶體系統，該記憶體系統包括多位元快閃記憶體裝置，其包含多個記憶體區塊；以及，記憶體控制器，其經組態以控制多位元快閃記憶體裝置。記憶體控制器經組態以判斷將要儲存於多位元記憶體裝置中之資料是否為元資料；且其中當將要儲存於 多位元快閃記憶體裝置中之資料經判斷為元資料時，記憶體控制器經組態以判斷藉由元資料之位址，加上頁偏移值所獲得之位址為元資料的起始位址。
記憶體控制器可經組態以當將要儲存於多位元快閃記憶體裝置中的資料經判斷不是元資料時，基於將要在多位元快閃記憶體裝置中程式化之資料的起始位址判斷是否存在屬於頁偏移值之下部資料。
記憶體控制器可經組態以控制多位元快閃記憶體裝置使得當基於將要在多位元快閃記憶體裝置中程式化之資料的起始位址存在屬於頁偏移值的下部資料時，將基於將要進行程式化之資料的起始位址之屬於頁偏移值的下部資料備份至記憶體區塊的空閑記憶體區塊。
記憶體控制器可經組態以控制多位元快閃記憶體裝置使得當基於將要進行程式化之資料的起始位址不存在屬於頁偏移值的下部資料時，在選定記憶體區塊中程式化將要程式化之資料。
本發明之再一方面在於提供一種記憶體系統，該記憶體系統包括多位元快閃記憶體裝置，其包含多個記憶體區塊；以及，記憶體控制器，其經組態以控制多位元快閃記憶體裝置。記憶體控制器經組態以判斷將要儲存於多位元快閃記憶體裝置中之資料是否為元資料；且當將要儲存於多位元快閃記憶體裝置中資料經判斷為元資料時，記憶體控制器經組態以分配至少一頁為空閑頁，在該至少一頁中要程式化之資料為影響下部資料的資料。
記憶體控制器·可經組態以當將要儲存於多位元快閃記憶體裝置中的資料經判斷不是元資料時，基於將要在多位元快閃記憶體裝置中程式化之資料的起始位址判斷是否存在屬於頁偏移值之下部資料。
記憶體控制器可經組態以控制多位元快閃記憶體裝置以當基於將要進行程式化之資料的起始位址存在屬於頁偏移值的下部資料時，將基於將要進行程式化之資料的起始位址之屬於頁偏移值的下部資料，做備份至自記憶體區塊之空閑記憶體區塊。
記憶體控制器可經組態以控制多位元快閃記憶體裝置以當基於將要進行程式化之資料的起始位址不存在屬於頁偏移值的下部資料時，程式化將要程式化至選擇之記憶體區塊之資料。
為了讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉其較佳實施例，並配合所附圖式，作詳細說明如下。
現將參看附圖更詳細地描述根據本發明之方面的系統和方法的較佳實施例，附圖示出了一快閃記憶體裝置作為實例來說明根據本發明之結構和操作特徵。然而，本發明可實施為不同的形式幷且不應認為限於在本文中所述的實施例之構造。在所有附圖中，相似的標號指代相似的元件。
圖2是根據本發明之一方面的記憶體系統的實施例的方塊圖。
參看圖2，記憶體系統包括快閃記憶體裝置100和記憶體控制器200。快閃記憶體裝置100和記憶體控制器200可構成(例如)記憶卡。在此情况下，記憶體控制器200可經組態以各種建立介面的方式與外部裝置建立介面。或者，快閃記憶體裝置100和記憶體控制器200可構成由單個晶片形成的OneNANDTM 快閃記憶體裝置。但熟習此項技術者應瞭解根據本發明之記憶體系統幷不限於在此揭露內容中所提供的特定實施例。
快閃記憶體裝置100可為儲存多位元資料之多位元快閃記憶體裝置。快閃記憶體裝置100可經組態以在記憶體控制器200的控制下執行程式、抹除以及讀取操作。快閃記憶體裝置100可(例如)為非揮發性記憶體裝置，諸如NAND快閃記憶體裝置、CTF記憶體裝置、NOR快閃記憶體裝置、相變記憶體裝置等。記憶體控制器200可經組態以回應於來自外部裝置(例如，主機)的命令來控制快閃記憶體裝置。記憶體控制器200可包括中央處理單元(CPU)210、用於儲存實施為韌體的一組指令的記憶體220、緩衝記憶體(buffer memory)230以及快閃介面(flash interface)240。雖然在諸圖中未示出，在圖2的記憶體系統構成記憶卡的情况下，記憶體控制器200還可包括執行記憶卡的功能所需的功能區塊，諸如安全區塊、加密/解密區塊等。
當自外部裝置接收到命令時，CPU 210可基於儲存於記憶體220中之韌體來控制與輸入命令相對應的操作程 序。儲存於記憶體220中之韌體可包括快閃轉譯層(flash translation layer，FTL)，諸如此項技術中熟知的快閃轉譯層(FTL)。FTL可包含位址映射功能(address mapping function)、損壞區塊管理功能(bad block managing function,)、電力故障恢復功能(power failure recovery function)、根據本發明用於防止下部資料丟失的資料備份功能等。記憶體220可為揮發性記憶體或非揮發性記憶體。儲存於記憶體220中之韌體可儲存於快閃記憶體裝置100中。在此情况下，韌體可在加電時自快閃記憶體裝置100載入至記憶體220上。可使用緩衝記憶體230來緩衝將要儲存於快閃記憶體裝置100中之資料，或自快閃記憶體裝置100讀出之資料。快閃介面240可基於CPU 210的控制將位址和/或資料與讀取/程式化/抹除命令一起轉移至快閃記憶體裝置100。
當需要程式化操作時，根據本發明之方面，記憶體控制器200可判斷將要儲存於與所需程式化操作相對應的頁中的資料是否為多位元資料的LSB資料位元。若將要儲存的資料經判斷為LSB資料位元，則記憶體控制器200可根據習知程式程序來將命令、位址以及資料轉移至快閃記憶體裝置100。若將要儲存的資料不是LSB資料位元，則記憶體控制器200可控制快閃記憶體裝置100，使得與將要儲存的資料相關的記憶體單元的資料備份至快閃記憶體裝置100的空閑記憶體區塊。可在程式化操作之前或在程式化LSB資料位元之後執行資料備份操作，如將在下文中更 全面地描述。藉由此資料備份操作，可能防止下部資料位元由於在上部資料位元的程式化操作時造成的電力故障而丟失。另外，可能恢復由於在上部資料位元之程式化操作時造成的電力故障而丟失的下部資料位元。此將在下文中更全面地描述。
圖3至圖5是描述用於程式化多位元快閃記憶體裝置之頁單元的各種方法的實施例的圖解。為了便於描述，假定2－位元資料被儲存於記憶體單元中。在下文中，在儲存於記憶體單元中的兩個資料位元中，一者被稱作下部資料位元(或，LSB資料位元)，且另一者被稱作上部資料位元(或，MSB資料位元)。如熟習此項技術者所瞭解，此等方法可拓展至具有多於2個位元之資料。
多個記憶體單元可連接至每個字線。在圖3中，說明連接至三個字線WL0至WL2和一個位元線BL的三個記憶體單元。但熟習此項技術者應瞭解更多的記憶體單元可連接至每個字線。在連接至每個字線的各別記憶體單元中所儲存的資料位元可構成兩頁資料。舉例而言，在連接至字線WL0的各別記憶體位元中所儲存的LSB/下部資料位元可構成LSB/下部頁資料，且在連接至字線WL0之各別記憶體單元中所儲存的MSB/上部資料位元可構成MSB/上部頁資料。
如圖3所說明，第一頁資料位元0P(作為LSB頁資料)和第二頁資料位元1P(作為MSB頁資料)可連續地儲存於連接至字線WL0的記憶體單元中。在字線WL1的情况 下，第三頁資料位元2P(作為LSB頁資料)和第四頁資料位元3P(作為MSB頁資料)可連續地儲存於連接至字線WL1的記憶體單元中。同樣，在字線WL2中，第五頁資料位元4P(作為LSB頁資料)和第六頁資料位元5P(作為MSB頁資料)可連續地儲存於連接至字線WL2的記憶體單元中。查明在字線號碼WN、頁號碼PN以及表示LSB資料和MSB資料的資料類型DT之間的關係，如自圖3中的表格所理解，LSB頁資料與MSB頁資料被儲存於同一列/字線的記憶體單元中。換言之，在儲存於同一記憶體單元的LSB頁與MSB頁之間的距離(在下文中被稱作“頁偏移值”)為‘1’。且在頁偏移值為‘1’的情况下，可在記憶體單元中連續地程式化LSB頁資料與MSB頁資料。
參看圖4之頁單元程式化方法，第一頁資料0P、第二頁資料1P以及第三頁資料2P可在分別在連接到字線WL0、WL1以及WL2的記憶體單元中被連續地程式化。且然後，第四頁資料3P、第五頁資料4P以及第六頁資料5P可在分別連接至字線WL0、WL1以及WL2的記憶體單元中被連續地程式化。在此情况下，在儲存於同一記憶體單元中之LSB頁與MSB頁之間的距離，即，頁偏移值是‘3’。且在頁偏移值是‘3’的情况下，可能不在記憶體單元中被連續地程式化LSB頁資料與MSB頁資料。
參看圖5之頁單元程式化方法，幷不恒定地維持頁偏移值，而是被分成不同值。舉例而言，如在圖5中所說明，頁偏移值包括‘2’和‘4’。如自圖5所理解，可在分別 連接至字線WL0與WL1的記憶體單元中程式化第一頁資料0P和第二頁資料1P。且然後，可在分別連接至字線WL0與WL1的記憶體單元中程式化第三頁資料2P和第四頁資料3P。在此情况下，在同一單元中儲存LSB頁與MSB頁之間的頁偏移值，即，頁偏移值為‘2’。另一方面，可在分別連接至字線WL2至WL5的記憶體單元中連續地程式化第五頁資料4P至第八頁資料7P。且然後，可在分別連接至字線WL2至WL5的記憶體單元中連續地程式化第九頁資料8P至第十二頁資料11P。在此情况下，儲存於同一記憶體單元中的LSB頁與MSB頁之間的距離，即，頁偏移值，為‘4’。
圖6是描述根據本發明之方面的記憶體系統的程式化操作的實施例的流程圖，圖7和圖8是描述根據本發明之方面的記憶體系統的程式化操作的實施例的圖解，以及圖9是描述根據本發明之方面在記憶體系統之程式化操作時資料備份操作的實施例的圖解。在下文中，將參看附圖更全面地描述根據本發明之方面的記憶體系統的程式化操作。在此等實施例中，假定儲存於同一記憶體單元中的LSB頁與MSB頁之間的距離，即，頁偏移值，為‘4’。將在此假定下描述本發明之記憶體系統的程式化操作。
參看圖6，當需要程式化操作時，可自外部裝置(例如，主機)將命令、位址以及資料提供至記憶體控制器200(B310)。此時，輸入資料可儲存於緩衝記憶體230中。為了便於描述，如在圖7中所說明，假定‘A’所標記之 資料0P至4P被儲存於快閃記憶體裝置100的選定記憶體區塊中。記憶體控制器200可判斷資料是否在先前被儲存於該輸入資料將要被儲存的記憶體單元中。此外，根據本發明之方面的記憶體控制器200可判斷將要儲存於與所需程式化操作相對應的頁中的資料是2－位元資料的LSB資料位元(B230)。若將要儲存的資料是LSB資料位元，則記憶體控制器200可將程式化命令和位址與資料一起發送至快閃記憶體裝置100(B340)。快閃記憶體裝置100可回應於與位址和資料一起發送的程式化命令來執行程式化操作。
另一方面，若將要儲存的資料不是LSB資料位元，則可相對於LSB頁執行資料備份操作，該LSB頁是基於在當前儲存的資料的起始頁所屬的頁偏移值。舉例而言，在圖7和圖8的情况1(CASE1)下，可基於‘B’所標記的資料的起始頁5P將屬於頁偏移值(偏移＝4)的LSB頁資料1P至3P備份至與空閑記憶體區塊之相應頁1P至3P。此是為了防止先前儲存的LSB資料由於在‘B’所標記的資料(即，MSB資料)的程式化操作時發生的電力故障而丟失。可以各種方式來進行資料備份操作。舉例而言，可經由熟知複製備份程式化操作來將資料備份至快閃記憶體裝置100的空閑記憶體區塊。或者，將要備份之資料可經由記憶體控制器200而儲存於空閑記憶體區塊的相應頁中。此可需要一組讀取與程式化操作。對於熟習此項技術者顯而易見的是，可經由記憶體控制器200的錯誤偵測與校正單 元(error detecting and correcting unit)(未示出)來進行相對於經由讀取操作而讀出的備用資料的錯誤偵測與校正操作。對於熟習此項技術者還顯而易見資料備份操作幷不限於在此揭露內容中所描述的情况。在圖7和圖8的情况2(CASE2)下，可基於‘D’所標記的資料的起始頁6P，將屬於頁偏移值(偏移＝4)的LSB頁資料2P和3P備份至空閑記憶體區塊的相應頁2P和3P。另一方面，在圖7和圖8的情况3(CASE3)下，由於將要儲存的資料F是LSB資料位元，因此記憶體控制器200可將程式化命令和位址與資料一起發送至快閃記憶體裝置100而無需資料備份操作(B340)。快閃記憶體裝置100可回應於和位址與資料一起發送之程式化命令來執行程式化操作。
如自上文之描述所理解，可能防止下部/LSB資料位元由於在上部/MSB資料位元之程式化操作時所造成的電力故障而丟失。
如上文所述，可在程式化操作之前執行資料備份操作。另一方面，可在頁資料被程式化之後連續地進行資料備份操作。舉例而言，參看圖9，可經由步驟B410和B420將頁資料程式化至快閃記憶體裝置100。且然後，記憶體控制器200可藉由使用頁偏移值來判斷LSB資料是否包括於所儲存的資料內(B430)。若如此，可根據上述方式將所儲存的資料的LSB資料備份至空閑記憶體區塊(B440)。之後，可終止程式化操作。
如圖10所說明，其為描述在頁偏移值彼此不同的情况 下根據本發明的方面用於記憶體系統的程式化操作的資料備份操作的實施例的圖解，多個(例如，兩個)頁偏移值可被應用至記憶體區塊。亦可使用上述方法來執行此情况之資料備份操作。舉例而言，在情况4(CASE4)下，由於將要儲存的資料是LSB資料，因此不執行資料備份操作。然而，在情况5(CASE5)下，由於將要儲存的資料不是LSB資料，對於屬於頁偏移值的LSB頁來執行資料備份操作，其基於將要儲存的資料的起始頁來執行。即，可將基於‘D’所標記的資料的起始頁11P屬於頁偏移值(偏移＝2)的LSB頁資料9P備份至空閑記憶體區塊的相應頁9P。
圖11是根據本發明之其它方面的記憶體系統的程式化操作的實施例的圖解。
為了防止下部頁資料由於當程式化上部頁資料時所造成電力故障而丟失，如在圖11的情况6(CASE6)所說明，可能判斷藉由頁偏移值(例如，6P)加上其中‘B’所標記的資料將要被儲存的頁號碼(例如，6P)所獲得的頁號碼(例如，10P)為‘B’所標記之資料的起始頁號碼。或者，在圖11的情况7(CASE7)下，可能防止下部資料藉由將影響下部頁之頁設定為空閑/空白頁而丟失。可經由頁位址的增加來偵測空閑頁。當儲存大容量資料(例如，動畫、MP3檔案、圖像等)和當儲存小容量資料(例如，元資料)時情况6(CASE6)和情况7(CASE7)可適用。另外，可適於將情况7(CASE7)應用至不使用空閑記憶體區塊的記憶體系統。
圖12是描述恢復由於上部資料的程式化操作時所造 成的電力故障而丟失的下部資料的操作的實施例的流程圖，且圖13是示出根據資料恢復操作之實施例的資料流的圖解。
參看圖12，若通電，則記憶體控制器200可基於電力故障恢復功能來判斷是否發生電力故障(B510)。若經判斷幷未形成電力故障，則可終止資料恢復操作。之後，記憶體控制器200可根據外部裝置(例如，主機)的請求來控制快閃記憶體裝置100。若經判斷形成了電力故障，如圖13所說明，則記憶體控制器200可控制快閃記憶體裝置100以便向空閑記憶體區塊複製出現電力故障的記憶體區塊(即，出現故障的記憶體區塊)中的有效資料和備用記憶體區塊中之備用資料(B520)。可經由各種方式來進行將資料複製到空閑記憶體區塊的操作，諸如複製備份程式化方式、重複讀取與程式化方式等。可能經由此資料備份操作來恢復由於電力故障而丟失的下部資料。可經由抹除程序(或無需抹除程序)將出現故障的記憶體區塊和備用記憶體區塊分配至空閑記憶體區塊。
圖14是描述根據本發明之記憶體系統在程式化操作時基於程式資料類型以不同方式執行防止丟失下部資料的操作的實施例的流程圖。
參看圖14，記憶體控制器200可判斷將要儲存於快閃記憶體裝置100的資料是否為元資料(meta data)(B610)。在將要儲存於快閃記憶體裝置100中的資料是元資料的情况下，記憶體控制器200可根據在圖11中所描述的程式跳轉 方式來執行程式化操作(B620)。藉由此程式化方式，可能防止由於在上部資料之程式化操作時所產生的電力故障而丟失下部資料。另一方面，在將要儲存於快閃記憶體裝置100中的資料不是元資料的情况下，記憶體控制器200可基於參看圖6和圖9所述的備份操作方式來執行程式化操作(B630)。同樣，藉由此程式化方式，可能防止由於在上部資料的程式化操作時所產生的電力故障而丟失下部資料。
圖15是描述每個單元儲存3－位元資料的快閃記憶體裝置的資料備份操作的實施例的圖解。
在每個單元儲存3－位元資料的情况下，當儲存第二資料位元和當儲存第三資料位元時頁偏移值可不同。如自圖15所理解，下部資料位元，即，LSB資料位元0P/1P/2P，可能會由於當將第二資料位元3P/4P/5P儲存為上部資料位元時形成的電力故障而丟失。在此情况下，頁偏移值可為‘3’。另外，LSB資料位元3P/4P/5P可能會由於在將第三資料位元6P/7P/8P儲存為上部資料位元時形成的電力故障而丟失。在此情况下，頁偏移值可為‘6’。因此，當儲存M－位元資料(例如，其中M是3或更大的整數)時可根據不同的頁偏移值來執行資料備份操作。以如上文所述相同的方式執行資料備份操作且因此省略對其之描述。
圖16是示出根據本發明之另一方面的計算機系統的實施例的方塊圖。
參看圖16，計算機系統可包括主機300、記憶體控制 器400以及快閃記憶體裝置500。記憶體控制器400可經組態以根據主機300的請求來控制快閃記憶體裝置500。
與在圖2中所描述的記憶體控制器不同，圖16中之記憶體控制器400可經組態以執行習知記憶體控制功能。主機300可包括裝置驅動器DD，其不僅用於執行與記憶體控制器400建立介面的功能，而且還根據上述資料備份方式來執行防止丟失下部資料的功能。此資料備份方式與上文所述的方式相同，且因此將省略對其的描述。
圖17是示出根據本發明之又一方面的快閃記憶體裝置的實施例的方塊圖。
參看圖17，快閃記憶體裝置600可包含記憶體單元陣列610、列選擇器電路620、感測放大器和寫入驅動器電路630、行選擇器電路640以及控制邏輯650。在示範性實施例中，快閃記憶體裝置600可為NAND快閃記憶體裝置。特定而言，控制邏輯650可包含執行上述資料備份操作所必需的韌體651。控制邏輯650可經由韌體651來控制上述資料備份操作。
雖然已經揭露本發明的較佳實施例，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的原理及精神的情况下，當可作些許之更動，因此本發明的權利保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧快閃記憶體裝置
200‧‧‧記憶體控制器
210‧‧‧中央處理單元
220‧‧‧記憶體
230‧‧‧緩衝記憶體
240‧‧‧快閃介面
300‧‧‧主機
400‧‧‧記憶體控制器
500‧‧‧快閃記憶體裝置
600‧‧‧快閃記憶體裝置
610‧‧‧記憶體單元陣列
620‧‧‧列選擇器電路
630‧‧‧感測放大器和寫入驅動器電路
640‧‧‧行選擇器電路
650‧‧‧控制邏輯
651‧‧‧韌體
WL0‧‧‧字線
WL1‧‧‧字線
WL2‧‧‧字線
WL3‧‧‧字線
WL4‧‧‧字線
WL5‧‧‧字線
WN‧‧‧字線號碼
DD‧‧‧裝置驅動器
DT‧‧‧資料類型
PN‧‧‧頁號碼
BL‧‧‧位元線
0P‧‧‧第一頁資料位元
1P‧‧‧第二頁資料位元
2P‧‧‧第三頁資料位元
3P‧‧‧第四頁資料位元
4P‧‧‧第五頁資料位元
5P‧‧‧第六頁資料位元
6P‧‧‧第七頁資料位元
7P‧‧‧第八頁資料位元
8P‧‧‧第九頁資料位元
9P‧‧‧第十頁資料位元
10P‧‧‧第十一頁資料位元
11P‧‧‧第十二頁資料位元
圖1A和圖1B是描述根據習知頁單元程式化操作之程式化方法的圖解。
圖2是示出根據本發明之方面的記憶體系統的實施例的方塊圖。
圖3至圖5是描述程式化多位元快閃記憶體裝置之頁單元的各種方法的實施例之圖解。
圖6是描述根據本發明之方面的記憶體系統的程式化操作的實施例的流程圖。
圖7和圖8是描述根據本發明之方面的記憶體系統之程式化操作的實施例的圖解。
圖9是描述根據本發明之方面的記憶體系統的程式化操作時資料備份操作的實施例的圖解。
圖10是描述在頁偏移值彼此不同的情况下根據本發明之方面在記憶體系統之程式化操作時的資料備份操作的實施例的圖解。
圖11是描述根據本發明之其它方面的記憶體系統的程式化操作的實施例的圖解。
圖12是描述恢復由於上部資料之程式化操作時所造成的電力故障而丟失的下部資料的操作的實施例的流程圖。
圖13是示出根據資料恢復操作之實施例的資料流的圖解。
圖14是描述根據本發明之方面在記憶體系統中程式化操作時基於程式資料類型來防止下部資料丟失的操作的實施例。
圖15是描述每單元儲存3－位元資料之快閃記憶體裝 置的資料備份操作的實施例的圖解。
圖16是示出根據本發明之另一方面的計算機系統的實施例的方塊圖。
圖17是示出根據本發明之又一方面的快閃記憶體裝置的實施例的方塊圖。
100‧‧‧快閃記憶體裝置
200‧‧‧記憶體控制器
210‧‧‧中央處理單元
220‧‧‧記憶體
230‧‧‧緩衝記憶體
240‧‧‧快閃介面

Claims (31)

  1. 一種程式化多位元快閃記憶體裝置之方法，所述多位元快閃記憶體裝置包含記憶體單元，每個記憶體單元經組態以儲存包括至少一下部頁與一上部頁之多位元資料，所述方法包括：儲存一下部資料於選定記憶體單元中的所述下部頁；若要儲存之資料是被指定到所述選定記憶體單元中的所述上部頁，則將已儲存於所述選定記憶體單元中之所述下部資料備份至所述多位元快閃記憶體裝置的備用記憶體區塊；以及若在包括所述選定記憶體單元的記憶體區塊被偵測到電力故障，則複製已備份至所述備用記憶體區塊之所述下部資料到所述多位元快閃記憶體裝置的一空閑記憶體區塊，其中，所述空閑記憶體區塊是不同於包括所述選定記憶體單元的所述記憶體區塊。
  2. 如申請專利範圍第1項所述之程式化多位元快閃記憶體裝置之方法，其中所述複製是經由一複製備份程式化方式或重複讀取與程式化方式來執行。
  3. 如申請專利範圍第1項所述之程式化多位元快閃記憶體裝置之方法，還包括相應於一抹除程序來指定所述備用記憶體區塊與所述記憶體區塊到被用為空閑記憶體區塊之每一者。
  4. 如申請專利範圍第1項所述之程式化多位元快閃記 憶體裝置之方法，其中每一所述記憶體單元儲存2-位元資料。
  5. 如申請專利範圍第1項所述之程式化多位元快閃記憶體裝置之方法，其中如果要被儲存到所述選定記憶體單元中的資料是一元資料，則在分配影響所述下部資料之至少一頁為空閑頁之後，自所述至少一頁之下一頁開始，將所述元資料當作一第二資料只儲存於所述下部頁；如果要被儲存到所述選定記憶體單元中的資料是一使用者資料的類型，且若所述使用者資料會被程式化為下部頁資料，則將所述使用者資料當作所述第二資料儲存於所述下部頁；如果要被儲存到所述選定記憶體單元中的資料是一使用者資料，且若所述使用者資料不會被程式化為所述下部頁資料，則在程式化所述使用者資料之前，將已儲存於所述選定記憶體單元的所述下部頁中的所述第一資料備份到空閑記憶體區塊。
  6. 如申請專利範圍第5項所述之程式化多位元快閃記憶體裝置之方法，其中所述空閑頁並不儲存任何資料。
  7. 如申請專利範圍第5項所述之程式化多位元快閃記憶體裝置之方法，其中所述第一資料與所述第二資料是所述元資料。
  8. 如申請專利範圍第5項所述之程式化多位元快閃記憶體裝置之方法，其中所述第一資料與所述第二資料被儲 存於彼此相鄰之字線中。
  9. 如申請專利範圍第5項所述之程式化多位元快閃記憶體裝置之方法，其中所述第一資料與所述第二資料是所述使用者資料。
  10. 如申請專利範圍第1項所述之程式化多位元快閃記憶體裝置之方法，還包括：在備份已儲存於所述備份記憶體區塊中之所述下部資料之後，將所述資料寫入所述上部頁做為一上部資料。
  11. 如申請專利範圍第10項所述之程式化多位元快閃記憶體裝置之方法，還包括，在將所述資料寫入所述上部頁做為所述上部資料時，經歷所述多位元快閃記憶體裝置電力中斷。
  12. 如申請專利範圍第11項所述之程式化多位元快閃記憶體裝置的方法，還包括：在經歷所述電力中斷之後，啟動所述多位元快閃記憶體裝置之電力，並且隨後所述記憶體區塊被偵測到電力故障。
  13. 如申請專利範圍第8項所述之程式化多位元快閃記憶體裝置的方法，其中所述複製是經由一複製備份程式化方式或一重複讀取與程式化方式來執行。
  14. 如申請專利範圍第13項所述之程式化多位元快閃記憶體裝置的方法，還包括：將所述記憶體區塊之至少一有效的頁複製到所述空閑記憶體區塊。
  15. 如申請專利範圍第14項所述之程式化多位元快閃記憶體裝置的方法，還包括：回應於一抹除程序來抹除所 述記憶體區塊，使之成為空閑記憶體區塊。
  16. 一種具有多位元快閃記憶體裝置之記憶體系統，包括：多位元快閃記憶體裝置，包含多個記憶體區塊，每一所述記憶體區塊具有多個記憶體單元；以及記憶體控制器，經組態以控制所述多位元快閃記憶體裝置，其中所述記憶體控制器經組態，儲存一下部資料於選定記憶體單元中的下部頁，若要儲存之資料是被指定到所述選定記憶體單元中的一上部頁，則將已儲存於所述選定記憶體單元中之所述下部資料備份至所述多位元快閃記憶體裝置的備用記憶體區塊，其中所述記憶體控制器經組態，在包括所述選定記憶體單元的記憶體區塊被偵測到電力故障之後，複製已備份至所述備用記憶體區塊之所述下部頁的資料到所述多位元快閃記憶體裝置的一空閑記憶體區塊，其中，所述空閑記憶體區塊是不同於包括所述選定記憶體單元的所述記憶體區塊。
  17. 如申請專利範圍第16項所述之具有多位元快閃記憶體裝置之記憶體系統，其中被儲存於所述選定記憶體單元中的所述資料是動畫與MP3其中之一者。
  18. 如申請專利範圍第16項所述之具有多位元快閃記憶體裝置之記憶體系統，其中被儲存於所述選定記憶體單元中的所述資料是用來管理一使用者資料的資料。
  19. 如申請專利範圍第16項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，如果每一所述選定記憶體單元儲存2-位元資料，則被儲存之所述資料是一上部資料。
  20. 如申請專利範圍第16項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，在備份已儲存至所述備用記憶體區塊的所述下部資料之後，將所述資料寫入所述上部頁做為一上部資料。
  21. 如申請專利範圍第20項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，當所述多位元快閃記憶體裝置經歷電力中斷時，將所述資料寫入所述上部頁做為一上部資料。
  22. 如申請專利範圍第21項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，在經歷所述電力中斷之後，啟動所述多位元快閃記憶體裝置之電力，並且隨後所述記憶體區塊被偵測到電力故障。
  23. 如申請專利範圍第20項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，由一複製備份程式化方式或一重複讀取與程式化方式，來複製已備份至所述備用記憶體區塊中的所述下部頁之所述資料。
  24. 如申請專利範圍第23項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，將所述記憶體區塊之至少一有效的頁複製到所述空閑記憶體區塊。
  25. 如申請專利範圍第24項所述之具有多位元快閃記憶體裝置之記憶體系統，其中，所述記憶體控制器經組態，回應於一抹除程序來抹除所述記憶體區塊，使之成為所述空閑記憶體區塊。
  26. 一種程式化多位元快閃記憶體裝置之方法，所述多位元快閃記憶體裝置包含記憶體單元，每個記憶體單元經組態以儲存多位元資料，包括至少一下部頁與一上部頁之多位元資料，所述方法包括：儲存第一資料於下部頁；在儲存所述第一資料後，將影響下部頁之至少一頁設定為空閑頁；以及自所述至少一頁之下一頁開始儲存第二資料；其中所述下一頁是在儲存所述第二資料期間不影響儲存著所述第一資料的所述下部頁的下部頁，且其中儲存於所述下部頁的所述第一資料不會被複製至所述多位元快閃記憶體中的任何記憶體單元。
  27. 如申請專利範圍第26項所述之方法，其中所述第一資料與所述第二資料為一種元資料。
  28. 如申請專利範圍第26項所述之方法，其中當每個記憶體單元經組態以儲存下部資料與上部資料時，所述下部頁對應一頁以儲存所述下部資料。
  29. 如申請專利範圍第26項所述之方法，其中所述空閑頁不儲存任何資料。
  30. 如申請專利範圍第26項所述之方法，其中儲存著 所述第一資料的所述下部頁與儲存著所述第二資料的所述下部頁被包括在不同的記憶體單元。
  31. 如申請專利範圍第30項所述之方法，其中每個不同的所述記憶體單元的字線彼此相鄰。
TW097115782A 2007-04-30 2008-04-29 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統 TWI496275B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070042041A KR100889781B1 (ko) 2007-04-30 2007-04-30 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템

Publications (2)

Publication Number Publication Date
TW200849568A TW200849568A (en) 2008-12-16
TWI496275B true TWI496275B (zh) 2015-08-11

Family

ID=39886779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115782A TWI496275B (zh) 2007-04-30 2008-04-29 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統

Country Status (4)

Country Link
US (6) US8031522B2 (zh)
KR (1) KR100889781B1 (zh)
CN (2) CN103632722B (zh)
TW (1) TWI496275B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889781B1 (ko) 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US8274842B1 (en) * 2008-09-25 2012-09-25 Adesto Technologies Corporation Variable impedance memory device having simultaneous program and erase, and corresponding methods and circuits
US20120137093A1 (en) * 2010-11-30 2012-05-31 Micron Technology, Inc. Reliable write for non-volatile memory
US8681562B2 (en) * 2011-01-10 2014-03-25 Micron Technology, Inc. Memories and methods of programming memories
US9324433B2 (en) * 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
US20130205066A1 (en) * 2012-02-03 2013-08-08 Sandisk Technologies Inc. Enhanced write abort management in flash memory
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20130128685A (ko) * 2012-05-17 2013-11-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9256502B2 (en) * 2012-06-19 2016-02-09 Oracle International Corporation Method and system for inter-processor communication
KR101994672B1 (ko) * 2012-12-04 2019-07-01 삼성전자 주식회사 저장 장치 및 저장 장치의 동작 방법
KR102002826B1 (ko) 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
KR102106959B1 (ko) 2013-02-21 2020-05-07 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 멀티 레벨 셀 비휘발성 메모리 시스템
US9117530B2 (en) 2013-03-14 2015-08-25 Sandisk Technologies Inc. Preserving data from adjacent word lines while programming binary non-volatile storage elements
US9672919B2 (en) * 2013-04-22 2017-06-06 Apple Inc. Techniques for reducing power-down time in non-volatile memory devices
US9009568B2 (en) 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
KR102117929B1 (ko) * 2013-09-10 2020-06-02 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US20160216910A1 (en) * 2013-09-27 2016-07-28 Virtium Llc Solving MLC NAND paired page program using reduced spatial redundancy
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
KR20160074237A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102295208B1 (ko) 2014-12-19 2021-09-01 삼성전자주식회사 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
KR20160132169A (ko) * 2015-05-06 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR102651425B1 (ko) * 2016-06-30 2024-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108614744B (zh) * 2016-12-09 2021-12-03 北京兆易创新科技股份有限公司 基于NAND flash的掉电保护方法和装置
US11055226B2 (en) * 2018-06-29 2021-07-06 Intel Corporation Mitigation of cache-latency based side-channel attacks
CN109062822B (zh) * 2018-07-18 2021-09-07 北京世纪东方通讯设备有限公司 一种机车无线通信数据的存储方法及装置
KR20200076886A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11309032B2 (en) 2019-11-26 2022-04-19 Samsung Electronics Co., Ltd. Operating method of memory system including memory controller and nonvolatile memory device
CN113360423A (zh) * 2020-03-03 2021-09-07 瑞昱半导体股份有限公司 数据储存系统及操作数据储存系统的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070014163A1 (en) * 2005-07-12 2007-01-18 Samsung Electronics Co., Ltd. NAND Flash Memory Devices and Methods of LSB/MSB Programming the Same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206709B1 (ko) 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
KR100266745B1 (ko) 1997-12-29 2000-09-15 윤종용 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치
KR100295135B1 (ko) 1997-12-31 2001-07-12 윤종용 멀티-비트 셀 구조를 갖는 비휘발성 메모리 장치
US7660941B2 (en) * 2003-09-10 2010-02-09 Super Talent Electronics, Inc. Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP2002334586A (ja) 2001-05-07 2002-11-22 Yamaha Corp フラッシュメモリを用いた情報記憶方法および情報記憶プログラム
JP2002351685A (ja) 2001-05-22 2002-12-06 Sankyo Seiki Mfg Co Ltd 不揮発性メモリのデータ更新方法及び制御装置
JP2003132693A (ja) 2001-10-29 2003-05-09 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6549457B1 (en) 2002-02-15 2003-04-15 Intel Corporation Using multiple status bits per cell for handling power failures during write operations
TW547859U (en) * 2002-05-30 2003-08-11 Ritek Corp Nonvolatile memory device with a laser indicating function
US6988175B2 (en) 2003-06-30 2006-01-17 M-Systems Flash Disk Pioneers Ltd. Flash memory management method that is resistant to data corruption by power loss
US8112574B2 (en) * 2004-02-26 2012-02-07 Super Talent Electronics, Inc. Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes
KR100526188B1 (ko) * 2003-12-30 2005-11-04 삼성전자주식회사 플래시 메모리의 주소 사상 방법, 사상 정보 관리 방법 및상기 방법을 이용한 플래시 메모리
CN100433195C (zh) * 2003-12-31 2008-11-12 深圳市朗科科技股份有限公司 闪存介质数据写入方法
US7420847B2 (en) 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7515831B2 (en) * 2005-02-25 2009-04-07 O2Micro International Ltd. System and method for auto-configuring a telecommunication device with an embedded controller
US7275140B2 (en) 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
KR100756711B1 (ko) 2005-08-12 2007-09-07 가부시끼가이샤 도시바 데이터의 파괴를 방지하는 반도체 메모리 장치
JP4991131B2 (ja) 2005-08-12 2012-08-01 株式会社東芝 半導体記憶装置
US7526715B2 (en) * 2005-10-17 2009-04-28 Ramot At Tel Aviv University Ltd. Probabilistic error correction in multi-bit-per-cell flash memory
US20070101186A1 (en) * 2005-11-02 2007-05-03 Inventec Corporation Computer platform cache data remote backup processing method and system
CN1933026A (zh) * 2006-08-18 2007-03-21 福昭科技（深圳）有限公司 高可靠排序管理扇区的存储结构
KR100894809B1 (ko) 2006-09-22 2009-04-24 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR100809320B1 (ko) 2006-09-27 2008-03-05 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
KR100889781B1 (ko) 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
US8473923B2 (en) 2007-09-12 2013-06-25 Sandisk Technologies Inc. Pointers for write abort handling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070014163A1 (en) * 2005-07-12 2007-01-18 Samsung Electronics Co., Ltd. NAND Flash Memory Devices and Methods of LSB/MSB Programming the Same

Also Published As

Publication number Publication date
CN103632722A (zh) 2014-03-12
US9460796B2 (en) 2016-10-04
US8031522B2 (en) 2011-10-04
US20080266948A1 (en) 2008-10-30
US20150357041A1 (en) 2015-12-10
TW200849568A (en) 2008-12-16
US20150006802A1 (en) 2015-01-01
US9275742B2 (en) 2016-03-01
US9030876B2 (en) 2015-05-12
KR20080097001A (ko) 2008-11-04
CN103632722B (zh) 2017-01-11
KR100889781B1 (ko) 2009-03-20
CN101303891A (zh) 2008-11-12
US20140112070A1 (en) 2014-04-24
US8614914B2 (en) 2013-12-24
US8223544B2 (en) 2012-07-17
CN101303891B (zh) 2013-12-04
US20110314207A1 (en) 2011-12-22
US20120284452A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
TWI496275B (zh) 記憶體系統及其程式化方法以及包含該系統與方法的計算機系統
JP5376872B2 (ja) マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
US8125825B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
US7757153B2 (en) Multi-bit memory device and memory system
US8255643B2 (en) Memory system and data processing method thereof
US8504760B2 (en) Method and apparatus for managing erase count of memory device
US9478298B2 (en) Memory system and method of reading data thereof
US8503231B2 (en) Multi-level cell flash memory device and read method
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US8611150B2 (en) Flash memory device including flag cells and method of programming the same
JP2008065830A (ja) メモリーシステム及び該動作方法。
US11456050B2 (en) Relinking scheme in sub-block mode
TWI679641B (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
JP4551938B2 (ja) メモリシステム