TWI679641B - 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置 - Google Patents

非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置 Download PDF

Info

Publication number
TWI679641B
TWI679641B TW104134047A TW104134047A TWI679641B TW I679641 B TWI679641 B TW I679641B TW 104134047 A TW104134047 A TW 104134047A TW 104134047 A TW104134047 A TW 104134047A TW I679641 B TWI679641 B TW I679641B
Authority
TW
Taiwan
Prior art keywords
read
mode information
write
write mode
unit area
Prior art date
Application number
TW104134047A
Other languages
English (en)
Other versions
TW201631586A (zh
Inventor
金台勳
Tae Hoon Kim
Original Assignee
韓商愛思開海力士有限公司
SK Hynix Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司, SK Hynix Inc. filed Critical 韓商愛思開海力士有限公司
Publication of TW201631586A publication Critical patent/TW201631586A/zh
Application granted granted Critical
Publication of TWI679641B publication Critical patent/TWI679641B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)

Abstract

本發明揭露一種非揮發性記憶體裝置，包括記憶體單元陣列，其具有資料單元區域；模式單元區域，其存儲資料單元區域的寫入模式資訊；模式資訊存儲區塊，其存儲在先前的讀取操作中從模式單元區域中讀取的先前的寫入模式資訊；以及控制邏輯，其從模式單元區域讀取寫入模式資訊，比較讀取的寫入模式資訊和先前的寫入模式資訊，並讀取在根據比較結果選擇的讀取模式下讀取資料單元區域。

Description

非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
各種實施例整體關於一種半導體記憶體裝置且尤其關於一種在對應於寫入模式的讀取模式下執行讀取操作的非揮發性記憶體裝置、其操作方法及包括其的資料存儲裝置。
本申請要求2015年2月27日提交至韓國智慧財產權局的申請號為10-2015-0028337的韓國申請的優先權，其全文通過引用併入本文。
半導體記憶體裝置一般被分為揮發性和非揮發性記憶體裝置。雖然當關掉揮發性記憶體裝置的電源供應器時揮發性記憶體裝置丟失存儲資料，但非揮發性記憶體裝置即使在沒有電源的情況下也保留存儲資料。
揮發性記憶體裝置包括使用觸發器的靜態隨機存取記憶體(SRAM,static random access memory)、使用電容器的動態隨機存取記憶體(DRAM,dynamic random access memory)以及與外部裝置同步操作的同步動態隨機存取記憶體(SDRAM,synchronous dybamic random access memory)。
非揮發性記憶體裝置包括NAND快快閃記憶體儲裝置、NOR快快閃記憶體儲裝置、使用鐵電電容器的鐵電隨機存取記憶體(FRAM,ferroelectric random access memory)、使用隧道磁阻(TMR,tunnel magnetoresistance)層的磁 阻隨機存取記憶體(MRAM,magnetoresistive random access memory)、使用硫組化物合金的相變隨機存取記憶體(PRAM,phase change random access memory)以及使用過渡金屬氧化物的電阻式隨機存取記憶體(ReRAM,transistion metal oxides)。
計算環境的範式已經轉變為普適計算使得電腦系統可用於任何時間和任何地點。諸如行動電話、數位照相機以及筆記型電腦的可攜式電子裝置的使用已快速增加。通常，這種可攜式電子裝置使用資料存儲裝置，資料存儲裝置使用半導體記憶體裝置。資料存儲裝置被用作可攜式電子裝置的主要存儲裝置或者輔助存儲裝置。
由於沒有移動部件，使用半導體記憶體裝置的資料存儲裝置可以提供良好的穩定性和耐久性、高的資訊存取速度以及低功耗。具有這種優點的資料存儲裝置包括通用序列匯流排(USB,universal serial bus)存儲裝置、具有各種介面的記憶卡、通用快閃記憶體存儲(UFS,universal flash storage)裝置以及固態驅動器(SSD,solid state drive)。
各種實施例關於一種在對應於寫入模式的讀取模式下執行讀取操作的非揮發性記憶體裝置、其操作方法及包括其的資料存儲裝置。
在實施例中，非揮發性記憶體裝置可包括記憶體單元陣列，其包括資料單元區域和存儲資料單元區域的寫入模式資訊的模式單元區域；適用於存儲在先前的讀取操作中從該模式單元區域讀取的先前的寫入模式資訊的模式資訊存儲區塊；以及適用於從模式單元區域讀取寫入模式資訊、比較讀取的寫入模式資訊和先前的寫入模式資訊並在根據比較結果選擇的讀取模式下讀取 資料單元區域的控制邏輯。
在實施例中，非揮發性記憶體裝置的操作方法可包括讀取存儲在模式單元區域中的寫入模式資訊、確定讀取的寫入模式資訊和存儲在模式資訊存儲區塊中的先前的寫入模式資訊是否相同，以及在根據比較結果選擇的讀取模式下執行讀取操作。
在實施例中，資料存儲裝置可包括適用於提供寫入指令的記憶體控制器和非揮發性記憶體裝置，非揮發性記憶體裝置包括具有資料單元區域和模式單元區域的記憶體單元陣列和模式資訊存儲區塊，且適用於根據記憶體控制器提供的寫入指令選擇寫入模式、將資料單元區域中的資料存儲在選擇的寫入模式中以及將選擇的寫入模式中的寫入模式資訊存儲在模式單元區域中。
根據實施例的非揮發性記憶體裝置可在沒有外部裝置的控制的情況下在對應於寫入模式的讀取模式下執行讀取操作。由於這個事實，使用非揮發性記憶體裝置的資料存儲裝置的操作速度可被提高。
100‧‧‧非揮發性記憶體裝置
110‧‧‧記憶體單元陣列
120‧‧‧列解碼器
130‧‧‧行解碼器
140‧‧‧資料讀取/寫入區塊
150‧‧‧控制邏輯
160‧‧‧模式資訊存儲區塊
1000‧‧‧資料處理系統
1100‧‧‧主機裝置
1200‧‧‧資料存儲裝置
1210‧‧‧控制器
1211‧‧‧主機介面單元
1212‧‧‧控制單元
1213‧‧‧記憶體介面單元
1214‧‧‧隨機存取記憶體
1215‧‧‧錯誤校正碼(ECC)單元
1220‧‧‧非揮發性記憶體裝置
2000‧‧‧資料處理系統
2100‧‧‧主機裝置
2200‧‧‧固態驅動器(SSD)
2210‧‧‧SSD控制器
2211‧‧‧記憶體介面單元
2212‧‧‧主機介面單元
2213‧‧‧錯誤校正碼(ECC)單元
2214‧‧‧控制單元
2215‧‧‧隨機存取記憶體
2220‧‧‧緩衝記憶體裝置
2231-223n‧‧‧非揮發性記憶體裝置
2240‧‧‧電源供應器
2241‧‧‧輔助電源供應器
2250‧‧‧訊號連接器
2260‧‧‧電源連接器
3000‧‧‧電腦系統
3100‧‧‧網路介面卡
3200‧‧‧中央處理單元(CPU)
3300‧‧‧資料存儲裝置
3400‧‧‧隨機存取記憶體(RAM)
3500‧‧‧唯讀記憶體(ROM)
3600‧‧‧使用者介面
BL1-BLn‧‧‧位元線
BL1M-BLnM‧‧‧模式單元位元線
BLK_A‧‧‧記憶體區塊
BLK_B‧‧‧記憶體區塊
CH1-CHn‧‧‧通道
CSL‧‧‧共源極線
DC‧‧‧資料單元
DCA‧‧‧資料單元區域
DC1-DCm‧‧‧資料單元
DCG1-DCGm‧‧‧資料單元組
DSL‧‧‧汲極選擇線
DST‧‧‧汲極選擇電晶體
DSTM‧‧‧選擇電晶體
E‧‧‧抹除狀態
MC‧‧‧模式單元
MC1-MCm‧‧‧模式單元
MCA‧‧‧模式單元區域
MCG1-MCGm‧‧‧模式單元組
NVM_1-NVM_k‧‧‧非揮發性存儲晶片
P,P1,P2,P3‧‧‧第二程式設計狀態
PL,P1L,P2L,P3L‧‧‧第一程式設計狀態
PR,P1R,P2R,P3R‧‧‧第三程式設計狀態
PWR‧‧‧電源
SGL‧‧‧交換訊號
SSL‧‧‧源極選擇線
SST‧‧‧源極選擇電晶體
SSTM‧‧‧選擇電晶體
ST1-STn‧‧‧單元串
ST1M-STnM‧‧‧模式單元串
Vrd_P‧‧‧讀取電壓
Vrd_PL‧‧‧讀取電壓
Vrd_P1L,Vrd_P2L,Vrd_P3L‧‧‧讀取電壓
Vrd_P1R,Vrd_P2R,Vrd_P3R‧‧‧讀取電壓
WL1-WLm‧‧‧字元線
〔圖1〕是說明根據實施例的非揮發性記憶體裝置的示例的方塊圖。
〔圖2和3〕是說明圖1所示的記憶體單元陣列中包括的記憶體區塊的示例的電路圖。
〔圖4和5〕是記憶體單元的閾值電壓分佈圖的示例以幫助解釋其對應的寫入模式和讀取模式。
〔圖6〕是說明根據實施例的非揮發性記憶體裝置的寫入操作的流程圖的示例。
〔圖7〕是說明根據實施例的非揮發性記憶體裝置的讀取操作的流程圖的示例。
〔圖8〕是說明包括根據實施例的非揮發性記憶體裝置的資料存儲裝置以及將資料存儲裝置作為存儲裝置使用的資料處理系統的示例的方塊圖。
〔圖9〕是說明包括根據實施例的非揮發性記憶體裝置的固態驅動器(SSD)以及將固態驅動器作為存儲裝置使用的資料處理系統的示例的方塊圖。
〔圖10〕是說明圖9所示的SSD控制器的示例的方塊圖。
〔圖11〕是說明根據實施例的其中安裝有資料存儲裝置的電腦系統的示例的方塊圖。
在本發明中，在閱讀以下結合附圖的示例性實施例後，用於實現本發明的優勢、特徵和方法將變得更加明顯。然而，本發明可以不同形式來體現且不應解釋為限於在此提出的實施例。而是，這些實施例被提供以詳細描述本發明至本發明所屬領域中具有通常知識者能夠容易地實施本發明的技術概念的程度。
在此要理解的是，本發明的實施例不限於附圖所示的細節且附圖不一定按比例，在一些情況下，為了更加清楚地描述本發明的某些特徵，比例可能已經被放大。儘管在此使用了特定術語，但要理解的是，在此使用的術語僅為說明特定實施例的目的而不旨在限制本發明的範圍。
如在此使用的，術語“和/或”包括相關列出項中的一個或多個的任意和全部組合。將被理解的是，當一個元件被稱為在另一個元件“上”、“連接至”另一個元件或“連接至”另一個元件時，其可能是直接在其他元件 上、連接或結合至其他元件或可能存在中間元件。如在此使用的，單數形式也旨在包括複數形式，除非上下文清楚表明不包括。將被進一步理解的是，在該說明書中使用時的術語“包括(include)”和/或“包含”說明至少一個所述的特徵、步驟、操作和/或元件的存在，但不排除一個或多個其他特徵、步驟、操作和/或元件的存在或添加。
在下文中，將通過各種實施例參照附圖描述非揮發性記憶體裝置、其操作方法以及包括其的資料存儲裝置。
圖1是說明根據實施例的非揮發性記憶體裝置的方塊圖。參照圖1，非揮發性記憶體裝置100可包括記憶體單元陣列110、列解碼器120、行解碼器130、資料讀取/寫入讀取/寫入區塊140、控制邏輯150以及模式資訊存儲區塊160。
記憶體單元陣列110可包括用於存儲由諸如記憶體控制器的外部裝置(未示出)提供的資料的記憶體單元。記憶體單元可設置在字元線WL1-WLm和位元線BL1-BLn互相交叉處。記憶體單元可被分為用於方便控制記憶體單元的諸如記憶體區塊、分頁等的存取單元。
列解碼器120可通過字元線WL1-WLm與記憶體單元陣列110連接。列解碼器120可根據控制邏輯150的控制來操作。列解碼器120可解碼由外部裝置提供的位址。列解碼器120可根據解碼結果選擇並驅動字元線WL1-WLm。例如，列解碼器120可以提供由電壓產生器(未示出)提供的字元線驅動電壓至字元線WL1-WLm。
行解碼器130可通過位元線BL1-BLn與記憶體單元陣列110連接。行解碼器130可以根據控制邏輯150的控制來操作。行解碼器130可以解 碼由外部裝置提供的位址。行解碼器130可以根據解碼結果分別將位元線BL1-BLn與資料讀取/寫入讀取/寫入區塊140的相應的讀取/寫入電路連接。行解碼器130可根據解碼結果驅動位元線BL1-BLn。
資料讀取/寫入讀取/寫入區塊140可以根據控制邏輯150的控制來操作。資料讀取/寫入讀取/寫入區塊140可以根據操作模式作為寫入驅動器或感測放大器來操作。例如，資料讀取/寫入讀取/寫入區塊140可以作為將由外部裝置提供的資料存儲在寫入操作中的記憶體單元陣列110中的寫入驅動器來操作。再如，資料讀取/寫入讀取/寫入區塊140可以作為從讀取操作中的記憶體單元陣列110中讀取資料的感測放大器來操作。
控制邏輯150可以根據外部裝置提供的控制訊號控制非揮發性記憶體裝置100的一般操作。例如，控制邏輯150可以控制諸如非揮發性記憶體裝置100的讀取、寫入和抹除操作的非揮發性記憶體裝置100的主要操作。
控制邏輯150可以在沒有外部裝置的控制的情況下控制內部操作。例如，控制邏輯150可以根據存儲在模式資訊存儲區塊160中的寫入模式資訊和從記憶體單元陣列110中讀取的寫入模式資訊選擇讀取模式，並可在選擇的讀取模式下執行讀取操作。
控制邏輯150可以將從讀取操作中的記憶體單元陣列110中讀取的寫入模式資訊存儲在模式資訊存儲區塊160中。當存儲在模式資訊存儲區塊160中的寫入模式資訊與新讀取的寫入模式資訊相同時，控制邏輯150可省略寫入模式資訊的存儲。相反地，當存儲在模式資訊存儲區塊160中的寫入模式資訊與新讀取的寫入模式資訊不同時，控制邏輯150可以用新讀取的寫入模式資訊更新模式資訊存儲區塊160。也就是說，存儲在模式資訊存儲區塊160中 的寫入模式資訊可以保留直到其被用新的寫入模式資訊更新。
圖2和3是說明圖1所示的記憶體單元陣列110中包括的記憶體區塊的電路圖。圖1所示的非揮發性記憶體裝置100的記憶體單元陣列110可包括多個記憶體區塊。多個記憶體區塊中的每個可被配置為圖2所示的記憶體區塊BLK_A或圖3所示的記憶體區塊BLK_B。
作為示例的圖2所示的記憶體區塊BLK_A可具有一個模式單元組被分配給構建一個分頁的每個資料單元組的第一結構，即，寫入模式資訊可被存儲在每個分頁基礎(page basis)上的結構。作為示例的圖3所示的記憶體區塊BLK_B可具有寫入模式資訊可被存儲在每個記憶體區塊上的第二結構。
圖2所示的記憶體區塊BLK_A可包括資料單元區域DCA和模式單元區域MCA。資料單元區域DCA是用於存儲由外部裝置提供的資料的區域。模式單元區域MCA是用於存儲寫入模式中的資料的區域，資料單元區域DCA的資料單元被寫(或程式設計)在寫入模式中。
資料單元區域DCA可包括連接至多個位元線BL1-BLn的多個單元串ST1-STn。單元串ST1-STn具有相同的電路配置，且為了簡化說明，下面將代表性地描述一個單元串ST1。
單元串ST1可包括多個資料單元DC1-DCm以及連接在位元線BL1和共源極線CSL之間的選擇電晶體DST和SST。例如，單元串ST1可包括連接至汲極選擇線DSL的汲極選擇電晶體DST、分別連接至多個字元線WL1-WLm的多個資料單元DC1-DCm以及連接至源極選擇線SSL的源極選擇電晶體SST。
模式單元區域MCA可包括連接至多個模式單元位元線 BL1M-BLnM的多個模式單元串ST1M-STnM。模式單元串ST1M-STnM具有相同的電路配置，且為了簡化說明，下面將描述一個模式單元串ST1M。
模式單元串ST1M可包括多個模式單元MC1-MCm以及連接在模式單元位元線BL1M和共源極線CSL之間的選擇電晶體DSTM和SSTM。例如，模式單元串ST1M可包括連接至汲極選擇線DSL的汲極選擇電晶體DSTM、分別連接至多個字元線WL1-WLm的多個資料模式單元MC1-MCm以及連接至源極選擇線SSL的源極選擇電晶體SSTM。
模式單元區域MCA的模式單元可被用作用於存儲相應的資料單元區域DCA的資料單元被寫(或程式設計)在哪個寫入模式中的記憶元件。因此，模式單元區域MCA是和用於存儲使用者資料的資料單元區域DCA不同的使用者不可訪問的隱蔽區域。
控制邏輯150可將資料單元組DCG1-DCGm的寫入模式資訊分別存儲在相應的模式單元組MCG1-MCGm中。為了簡化說明，將通過使用例如構建一個分頁的資料單元組DCGm和其相應的模式單元組MCGm詳細描述模式單元區域MCA。
使用者資料可被存儲在資料單元組DCGm中。使用者資料和用於控制使用者資料的存儲的寫入指令可通過控制非揮發性記憶體裝置100的諸如記憶體控制器的外部裝置來提供。控制邏輯150可根據寫入指令或根據伴隨寫入指令的寫入模式資訊將使用者資料存儲在資料單元組DCGm中。而且，控制邏輯150可將其中存儲有使用者資料(即，寫入模式資訊)的寫入模式上的資訊存儲在對應於資料單元組DCGm的模式單元組MCGm中。
圖3所示的記憶體區塊BLK_B可包括資料單元區域DCA和模 式單元區域MCA。資料單元區域DCA是用於存儲由外部裝置提供的資料的區域。模式單元區域MCA是用於存儲寫入模式中的資料的區域，資料單元區域DCA的資料單元被寫(或程式設計)在該寫入模式中。
記憶體區塊BLK_B可包括連接至多個位元線BL1-BLn的多個單元串ST1-STn。單元串ST1-STn具有相同的電路配置，且為了簡化說明，下面將代表性地描述一個單元串ST1。
單元串ST1可包括多個資料單元DC1-DCm、模式單元MC以及連接在位元線BL1和共源極線CSL之間的選擇電晶體DST和SST。例如，單元串ST1可包括連接至汲極選擇線DSL的汲極選擇電晶體DST、分別連接至多個字元線WL2-WLm的多個資料單元DC1-DCm、連接至字元線WL1的模式單元MC以及連接至源極選擇線SSL的源極選擇電晶體SST。
儘管作為示例說明了包括一個模式單元MC的單元串ST1，但要注意的是，多個模式單元可被包括在單元串ST1中。換言之，構建單元串ST1的記憶體單元中的至少一個可被設置為模式單元MC，且其餘記憶體單元可被設置為資料單元DC。
模式單元MC具有與資料單元DC1-DCm相同的結構。然而，和用於存儲由外部裝置提供的資料的資料單元DC1-DCm不同，模式單元MC可被用作用於存儲資料單元區域DCA的資料單元被寫(或程式設計)在哪個寫入模式中的記憶元件。
模式單元區域MCA可由包括在單元串ST1-STn中的每個中的部分記憶體單元構建，且資料單元區域DCA可由其餘記憶體單元構建。即，模式單元區域MCA可由連接至記憶體區塊BLK_B的至少一個字元線WL1的記 憶體單元構建，且資料單元區域DCA可由連接至其餘字元線WL2-WLm的記憶體單元構建。
圖4和5是記憶體單元的閾值電壓分佈圖的示例以幫助解釋其對應的寫入模式和讀取模式。圖4說明每個記憶體單元能夠存儲單位資料(即，1位元資料)的單層單元(SLC,single level cell)的閾值電壓分佈。圖5說明每個記憶體單元能夠存儲多位數據(即，2或更多位數據)的多層單元(MLC,multi level cell)的閾值電壓分佈。
如上所述，寫入模式可根據各種寫入指令或根據伴隨寫入指令的寫入模式資訊來選擇。記憶體單元可被寫(或程式設計)為對應於選擇的寫入模式的狀態或可被讀入對應於選擇的寫入模式的讀取模式。
參照圖4，例如，當選擇的寫入模式為第一寫入模式時，記憶體單元可被程式設計為第一程式設計狀態PL。當寫入模式資訊表示第一寫入模式時，記憶體單元可被在對應於第一寫入模式的第一讀取模式下讀取。在這種情況下，具有抹除狀態E和第一程式設計狀態PL之間的電壓位準的讀取電壓Vrd_PL可被應用於記憶體單元。當讀取電壓Vrd_PL被應用時，具有抹除狀態E的閾值電壓的記憶體單元可被確定為打開存儲資料“1”的單元，且具有第一程式設計狀態PL的閾值電壓的記憶體單元可被確定為關閉存儲資料“0”的單元。
再如，當選擇的寫入模式為第二寫入模式時，記憶體單元可被程式設計為第二程式設計狀態P。當寫入模式資訊表示第二寫入模式時，記憶體單元可被在對應於第二寫入模式的第二讀取模式下讀取。在這種情況下，具有抹除狀態E和第二程式設計狀態P之間的電壓位準的讀取電壓Vrd_P可被應用 於記憶體單元。當讀取電壓Vrd_P被應用時，具有抹除狀態E的閾值電壓的記憶體單元可被確定為打開存儲資料“1”的單元，且具有第二程式設計狀態P的閾值電壓的記憶體單元可被確定為關閉存儲資料“0”的單元。
再如，當選擇的寫入模式為第三寫入模式時，記憶體單元可被程式設計為第三程式設計狀態PR。當寫入模式資訊表示第三寫入模式時，記憶體單元可在對應於第三寫入模式的第三讀取模式下被讀取。在這種情況下，具有抹除狀態E和第三程式設計狀態PR之間的電壓位準的讀取電壓Vrd_PR可被應用於記憶體單元。當讀取電壓Vrd_PR被應用時，具有抹除狀態E的閾值電壓的記憶體單元可被確定為打開存儲資料“1”的單元，且具有第三程式設計狀態PR的閾值電壓的記憶體單元可被確定為關閉存儲資料“0”的單元。
所述第一程式設計狀態PL是所述第二程式設計狀態P向較低閾值電壓轉換的結果。所述第三程式設計狀態PR是所述第二程式設計狀態P向較高閾值電壓轉換的結果。
為了簡化說明，圖5說明每個記憶體單元能夠存儲2位元資料的多層單元MLC的閾值電壓分佈。2-位元多層單元MLC可根據多位數據即最低有效位元(LSB,least significant bit)資料和最高有效位元(MSB,most significant bit)資料被程式設計為具有對應於多個程式設計狀態中的任何一個的閾值電壓。
參照圖5，例如，當選擇的寫入模式為第一寫入模式時，記憶體單元可被程式設計為第一程式設計狀態P1L、P2L和P3L中的任何一個。當寫入模式資訊表示第一寫入模式時，記憶體單元可被在對應於第一寫入模式的第一讀取模式下讀取。在這種情況下，具有抹除狀態E和第一程式設計狀態P1L、 P2L和P3L之間的各自的電壓位準的讀取電壓Vrd_P1L、Vrd_P2L和Vrd_P3L中的任何一個可被應用於記憶體單元。即，讀取電壓Vrd_P1L具有抹除狀態E和第一程式設計狀態P1L之間的電壓位準，且讀取電壓Vrd_P2L具有第一程式設計狀態P1L和P2L之間的電壓位準，且讀取電壓Vrd_P3L具有第一程式設計狀態P2L和P3L之間的電壓位準。當讀取電壓Vrd_P1L、Vrd_P2L和Vrd_P3L被應用時，LSB資料和MSB資料可被確定。
再如，當選擇的寫入模式為第二寫入模式時，記憶體單元可被程式設計為第二程式設計狀態P1、P2和P3中的任何一個。當寫入模式資訊表示第二寫入模式時，記憶體單元可被在對應於第二寫入模式的第二讀取模式下讀取。在這種情況下，具有抹除狀態E和第二程式設計狀態P1、P2和P3之間的各自的電壓位準的讀取電壓Vrd_P1、Vrd_P2和Vrd_P3可被應用於記憶體單元。即，讀取電壓Vrd_P1具有抹除狀態E和第二程式設計狀態P1之間的電壓位準，且讀取電壓Vrd_P2具有第二程式設計狀態P1和P2之間的電壓位準，且讀取電壓Vrd_P3具有第二程式設計狀態P2和P3之間的電壓位準。當讀取電壓Vrd_P1、Vrd_P2和Vrd_P3被應用時，LSB資料和MSB資料可被確定。
再如，當選擇的寫入模式為第三寫入模式時，記憶體單元可被程式設計為第三程式設計狀態P1R、P2R和P3R中的任何一個。當寫入模式資訊表示第三寫入模式時，記憶體單元可被在對應於第三寫入模式的第三讀取模式下讀取。在這種情況下，具有抹除狀態E和第三程式設計狀態P1R、P2R和P3R之間的各自的電壓位準的讀取電壓Vrd_P1R、Vrd_P2R和Vrd_P3R中的任何一個可被應用於記憶體單元。即，讀取電壓Vrd_P1R具有抹除狀態E和第三程式設計狀態P1R之間的電壓位準，且讀取電壓Vrd_P2R具有第三程式設計狀 態P1R和P2R之間的電壓位準，且讀取電壓Vrd_P3R具有第三程式設計狀態P2R和P3R之間的電壓位準。當讀取電壓Vrd_P1R、Vrd_P2R和Vrd_P3R被應用時，LSB資料和MSB資料可被確定。
當第二程式設計狀態P1、P2和P3被轉換時，第一程式設計狀態P1L、P2L和P3L可分別導致向較低閾值電壓的方向。當第二程式設計狀態P1、P2和P3被轉換時，第三程式設計狀態P1R、P2R和P3R可分別導致向較高閾值電壓的方向。
圖6是說明根據實施例的非揮發性記憶體裝置的寫入操作的流程圖。在下文中，將參照圖1-6描述寫入操作。
在步驟S110中，控制邏輯150可從諸如記憶體控制器的外部裝置接收包括寫入模式資訊的寫入指令(或寫入指令和伴隨寫入指令的寫入模式資訊)。也就是說，控制邏輯150可根據其中包括的寫入模式資訊接收被表示為不同代碼值的各種寫入指令中的任何一種。例如，控制邏輯150可接收包括第一寫入模式資訊的第一寫入指令作為第一代碼值或包括第二寫入模式資訊的第二寫入指令作為第二代碼值。
包括第一寫入模式資訊的第一寫入指令可允許包含在記憶體單元陣列110的資料單元區域DCA中的記憶體單元被程式設計為第一程式設計狀態(例如，圖4的第一程式設計狀態PL)。包括第二寫入模式資訊的第二寫入指令也可允許記憶體單元被程式設計為第二程式設計狀態(例如，圖4的第二程式設計狀態P)，當第一程式設計狀態被轉換時，第二程式設計狀態導致向更高閾值電壓的方向。
在步驟S120中，控制邏輯150可根據寫入模式資訊選擇寫入模 式，且在選擇的寫入模式中，可將寫入資料存儲在資料單元區域DCA中。
在步驟S130中，控制邏輯150可將選擇的寫入模式的資訊存儲在記憶體單元陣列110的模式單元區域MCA中。寫入模式的存儲資訊可在讀取操作中被參考。
圖7是說明根據實施例的非揮發性記憶體裝置的讀取操作的流程圖。在下文中，將參照圖1-7描述讀取操作。
在步驟S210中，當讀指令由諸如記憶體控制器的外部裝置提供時，控制邏輯150可讀取存儲在模式單元區域MCA中的寫入模式資訊。
在步驟S220中，控制邏輯150可確定讀取的寫入模式資訊和存儲在模式資訊存儲區塊160中的寫入模式資訊是否相同。
當讀取的寫入模式資訊和存儲在模式資訊存儲區塊160中的寫入模式資訊相同時，讀取操作可在不改變讀取模式的情況下在先前使用的讀取模式下執行。換言之，在步驟S230中，控制邏輯150可在對應於存儲在模式資訊存儲區塊160中的寫入模式的讀取模式下執行讀取操作。
例如，參照圖4，當記憶體單元陣列110的資料單元區域DCA被在第一寫入模式下程式設計時，用於確定第一程式設計狀態PL的讀取電壓Vrd_PL可被應用於第一讀取模式中的資料單元區域DCA。再如，當記憶體單元陣列110的資料單元區域DCA被在第二寫入模式下程式設計時，用於確定第二程式設計狀態P的讀取電壓Vrd_P可被應用於第二讀取模式下的資料單元區域DCA。
相反地，當讀取的寫入模式資訊和存儲在模式資訊存儲區塊160中的寫入模式資訊不同時，先前使用的讀取模式被忽略，且讀取操作可在新的 讀取模式下執行。即，在步驟S240中，控制邏輯150可在對應於讀取的寫入模式的寫入模式下執行寫入操作。
讀取的寫入模式資訊可被存儲使得可在隨後的讀取操作中確定是否改變讀取模式。在步驟S250中，控制邏輯150可將讀取的寫入模式資訊存儲在模式資訊存儲區塊160中。也就是說，控制邏輯150可用讀取的寫入模式資訊更新存儲在模式資訊存儲區塊160中的寫入模式資訊。
圖8是說明包括根據實施例的非揮發性記憶體裝置的資料存儲裝置以及將資料存儲裝置作為存儲裝置使用的資料處理系統的方塊圖。
資料處理系統1000可包括主機裝置1100和資料存儲裝置1200。資料存儲裝置1200可包括控制器1210和非揮發性存儲裝置1220。資料存儲裝置1200可通過被連接至諸如行動電話、MP3播放機、筆記型電腦、桌上型電腦、遊戲機、TV、車載資訊娛樂系統等的主機裝置1100來使用。
控制器1210可包括主機介面單元1211、控制單元1212、記憶體介面單元1213、隨機存取記憶體1214以及錯誤校正碼(ECC,error correction code)單元1215。
控制單元1212可控制控制器1210的一般操作以回應來自主機裝置1100的請求。控制單元1212可驅動用於控制非揮發性記憶體裝置1220的韌體或軟體。
隨機存取記憶體1214可被用作控制單元1212的工作記憶體。隨機存取記憶體1214可被用作臨時存儲從非揮發性記憶體裝置1220讀取的資料或由主機裝置1100提供的資料的資料緩衝記憶體。
主機介面單元1211可連接主機裝置1100和控制器1210。例如， 主機介面單元1211可通過諸如通用序列匯流排(USB)協定、通用快閃記憶體存儲(UFS)協定、多媒體卡(MMC,multimedia card)協定、周邊元件互連(PCI,peripheral component interconnection)協定、周邊元件快速互連(PCI-E,PCI express)協定、並行先進技術附件(PATA,parallel advanced technology attachment)協定、序列先進技術附件(SATA,serial advanced technology attachment)協定、小型電腦系統介面(SCSI,small computer system interface)協定和序列附件小型電腦系統介面(SAS,serial attached SCSI)協定的各種介面協定中的一個與主機裝置1100通訊。
記憶體介面單元1213可連接控制器1210和非揮發性記憶體裝置1220。記憶體介面單元1213可為非揮發性記憶體裝置1220提供指令和位址。此外，記憶體介面單元1213可與非揮發性記憶體裝置1220交換資料。
錯誤校正碼單元1215可檢測從非揮發性記憶體裝置1220讀取的資料的錯誤。而且，錯誤校正碼單元1215可被配置為當檢測到的錯誤在可校正範圍內時校正檢測到的錯誤。
非揮發性記憶體裝置1220可被用作資料存儲裝置1200的存儲介質。非揮發性記憶體裝置1220可包括多個非揮發性存儲晶片(或晶粒)NVM_1-NVM_k。構建非揮發性記憶體裝置1220的非揮發性存儲晶片NVM_1-NVM_k中的每個可具有與上文參照圖1-3所述的非揮發性記憶體裝置相同的配置，且可執行與上文參照圖4-7所述的非揮發性記憶體裝置相同的操作。
控制器1210和非揮發性記憶體裝置1220可被製造為各種資料存儲裝置中的任何一種。例如，控制器1210和非揮發性記憶體裝置1220可被 集成為一個半導體裝置且可被製造為MMC、eMMC、RS-MMC和微型-MMC形式的多媒體卡，SD、小型-SD和微型-SD形式的安全數位卡，通用序列匯流排(USB)存儲裝置，通用快閃記憶體存儲(UFS)裝置，國際個人電腦記憶卡協會(PCMCIA,personal computer memory card internation al association)卡，緊湊型快閃記憶體(CF,compact flash)卡，智慧媒體卡、記憶棒等中的任何一種。
圖9是說明包括根據實施例的非揮發性記憶體裝置的固態驅動器(SSD)以及將固態驅動器作為存儲裝置使用的資料處理系統的方塊圖。
資料處理系統2000可包括主機裝置2100和固態驅動器(SSD)2200。
SSD 2200可包括SSD控制器2210、緩衝記憶體裝置2220、非揮發性記憶體裝置2231-223n、電源供應器2240、訊號連接器2250以及電源連接器2260。
SSD控制器2210可訪問非揮發性記憶體裝置2231-223n以回應來自主機裝置2100的請求。
緩衝記憶體裝置2220可臨時存儲將被存儲在非揮發性記憶體裝置2231-223n中的資料。進一步地，緩衝記憶體裝置2220可臨時存儲從非揮發性記憶體裝置2231-223n中讀取的資料。臨時存儲在緩衝記憶體裝置2220中的資料可在SSD控制器2210的控制下被傳輸至主機裝置2100或非揮發性記憶體裝置2231-223n。
非揮發性記憶體裝置2231-223n可被用作SSD 2200的存儲介質。非揮發性記憶體裝置2231-223n中的每個可具有與上文參照圖1-3所述的非揮發性記憶體裝置相同的配置，且可執行與上文參照圖4-7所述的非揮發性記憶體裝 置相同的操作。非揮發性記憶體裝置2231-223n可分別通過多個通道CH1-CHn被電連接至SSD控制器2210。一個或多個非揮發性記憶體裝置可被電連接至一個通道。被電連接至一個通道的非揮發性記憶體裝置可被電連接至相同的訊號匯流排和資料匯流排。
電源供應器2240可將通過電源連接器2260輸入的電源PWR提供至SSD 2200的內部。電源供應器2240可包括輔助電源供應器2241。輔助電源供應器2241可供應電源以當發生突然斷電時允許SSD 2200被正確地終止。輔助電源供應器2241可包括能夠用電源PWR充電的超級電容器。
SSD控制器2210可通過訊號連接器2250與主機裝置2100交換訊號SGL。訊號SGL可包括指令、位址、資料等。訊號連接器2250可根據主機裝置2100和SSD 2200之間的介面協定被配置為諸如並行先進技術附件(PATA)、序列先進技術附件(SATA)、小型電腦系統介面(SCSI)、序列SCSI(SAS)、周邊元件連接(PCI)和周邊元件快速連接(PCI-E)的各種協定。
圖10是說明圖9所示的SSD控制器的示例的方塊圖。參照圖10，SSD控制器2210可包括記憶體介面單元2211、主機介面單元2212、錯誤校正碼(ECC)單元2213、控制單元2214以及隨機存取記憶體2215。
記憶體介面單元2211可提供諸如指令和位址的控制訊號至非揮發性記憶體裝置2231-223n。而且，記憶體介面單元2211可與非揮發性記憶體裝置2231-223n交換資料。記憶體介面單元2211可在控制單元2214的控制下分散從緩衝記憶體裝置2220傳輸到通道CH1-CHn的資料。此外，記憶體介面單元2211可在控制單元2214的控制下傳輸從非揮發性記憶體裝置2231-223n讀取的資料至緩衝記憶體裝置2220。
主機介面單元2212可提供與SSD 2200的連接以對應主機裝置2100的協定。例如，主機介面單元2212可通過並行先進技術附件(PATA)、序列先進技術附件(SATA)、小型電腦系統介面(SCSI)、序列小型電腦系統介面(SAS)、周邊元件連接(PCI)和周邊元件快速連接(PCI-E)協定中的一個與主機裝置2210通訊。另外，主機介面單元2212可執行支援主機裝置2100的磁片模擬功能以識別SSD 2200為硬碟驅動器(HDD,hard disk drive)。
ECC單元2213可根據傳輸至非揮發性記憶體裝置2231-223n的資料生成校驗位元。生成的校驗位元可連同資料一起存儲在非揮發性記憶體裝置2231-223n中。ECC單元2213可檢測從非揮發性記憶體裝置2231-223n讀取的資料的錯誤。當檢測到的錯誤在可校正範圍內時，ECC單元2213可校正檢測到的錯誤。
控制單元2214可分析並處理從主機裝置2100輸入的訊號SGL。控制單元2214可根據用於驅動SSD 2200的韌體或軟體控制緩衝記憶體裝置2220和非揮發性記憶體裝置2231-223n的操作。隨機存取記憶體2215可被用作用於驅動韌體或軟體的工作記憶體。
圖11是說明根據實施例的其中安裝有資料存儲裝置的電腦系統的方塊圖。參照圖11，電腦系統3000包括電連接至系統匯流排3700的網路介面卡3100、中央處理單元3200、資料存儲裝置3300、隨機存取記憶體(RAM,random access memory)3400、唯讀記憶體(ROM,read only memory)3500和使用者介面3600。資料存儲裝置3300可由圖8所示的資料存儲裝置1200或圖9所示的SSD 2200構建。
網路介面卡3100可提供電腦系統3000和外部網路之間的連接。 中央處理單元3200執行用於驅動載入到RAM 3400上的作業系統或應用程式的一般操作。
資料存儲裝置3300可存儲電腦系統3000中必需的一般資料。例如，用於驅動電腦系統3000的作業系統、應用程式、各種程式模組、程式資料和使用者資料可被存儲在資料存儲裝置3300中。
RAM 3400可被用作電腦系統3000的工作記憶體。一經啟動，從資料存儲裝置3300讀取的作業系統、應用程式、各種程式模組以及驅動程式所必需的程式資料可被載入到RAM 3400上。在作業系統被驅動之前啟動的基本輸入/輸出系統(BIOS,basic input/output system)可被存儲在ROM 3500中。電腦系統3000和使用者之間的資訊交換可通過使用者介面3600來執行。
儘管上文已經描述了各種實施例，但本領域具有通常知識者應該理解的是，所述實施例僅為示例。因此，在此所述的非揮發性記憶體裝置、其操作方法以及包括其的資料存儲裝置不應限於所述實施例。

Claims (19)

  1. 一種非揮發性記憶體裝置，其包括：記憶體單元陣列，其包括資料單元區域；模式單元區域，其存儲該資料單元區域的寫入模式資訊；模式資訊存儲區塊，其適用於存儲在先前的讀取操作中從該模式單元區域讀取的先前的寫入模式資訊；以及控制邏輯，其適用於從該模式單元區域讀取該寫入模式資訊、比較讀取的寫入模式資訊和先前的寫入模式資訊，並且在根據比較結果選擇的讀取模式下讀取該資料單元區域；其中該寫入模式資訊係與該資料單元區域中的多個記憶體單元被程式設計的一或多個程式設計狀態相關，該等程式設計狀態對應於不同的電壓位準，並且該等記憶體單元所存儲的資料的狀態至少部分地由該等程序設計狀態確定。
  2. 如請求項1所述的非揮發性記憶體裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊相同時，該控制邏輯在對應於先前的寫入模式資訊的讀取模式下讀取該資料單元區域。
  3. 如請求項1所述的非揮發性記憶體裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊不同時，該控制邏輯在對應於讀取的寫入模式資訊的讀取模式下的讀取該資料單元區域。
  4. 如請求項3所述的非揮發性記憶體裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊不同時，該控制邏輯用讀取的寫入模式資訊更新先前的寫入模式資訊。
  5. 如請求項1所述的非揮發性記憶體裝置，其中，該控制邏輯接收被表示為不同代碼值的任何寫入指令、根據接收的寫入指令選擇該資料單元區域的寫入模式，並且在選擇的寫入模式下將資料存儲在該資料單元區域中。
  6. 如請求項5所述的非揮發性記憶體裝置，其中，該控制邏輯根據選擇的寫入模式將該寫入模式資訊存儲在該模式單元區域中。
  7. 如請求項1所述的非揮發性記憶體裝置，其中，該控制邏輯根據伴隨寫入指令的該寫入模式資訊選擇該資料單元區域的寫入模式，並在選擇的寫入模式下將資料存儲在該資料單元區域中。
  8. 一種操作非揮發性記憶體裝置的方法，包括：讀取存儲在模式單元區域中的寫入模式資訊；確定讀取的寫入模式資訊和存儲在模式資訊存儲區塊中的先前的寫入模式資訊是否相同；以及在根據比較結果選擇的讀取模式下執行讀取操作；其中該寫入模式資訊係與資料單元區域中的多個記憶體單元被程式設計的一或多個程式設計狀態相關，該等程式設計狀態對應於不同的電壓位準，並且該等記憶體單元所存儲的資料的狀態至少部分地由該等程序設計狀態確定。
  9. 如請求項8所述的操作方法，其中，當讀取的寫入模式資訊和先前的寫入模式資訊相同時，以對應於先前的寫入模式資訊的讀取模式執行該讀取操作。
  10. 如請求項8所述的操作方法，其中，當讀取的寫入模式資訊和先前的寫入模式資訊不同時，以對應於讀取的寫入模式資訊的讀取模式執行該讀取操作。
  11. 如請求項10所述的操作方法，其進一步包括：當讀取的寫入模式資訊和先前的寫入模式資訊不同時，將讀取的寫入模式資訊存儲在該模式資訊存儲區塊中。
  12. 如請求項8所述的操作方法，其進一步包括：根據接收的寫入指令選擇的寫入模式將該寫入模式資訊存儲在該模式單元區域中。
  13. 如請求項12所述的操作方法，其中，接收的寫入指令是包含第一寫入模式資訊的第一寫入指令或者包含第二寫入模式資訊的第二寫入指令，該第一寫入模式資訊允許該等記憶體單元被程式設計為第一程式設計狀態，該第二寫入模式資訊允許該等記憶體單元被程式設計為第二程式設計狀態，該第二程式設計狀態是該第一程式設計狀態向較高閾值電壓轉換的結果。
  14. 如請求項13所述的操作方法，其中，該讀取模式是對應於該第一寫入模式資訊的第一讀取模式或對應於該第二寫入模式資訊的第二讀取模式，在該第一讀取模式中用於確定該第一程式設計狀態的第一讀取電壓被應用於該等記憶體單元，在該第二讀取模式中，用於確定該第二程式設計狀態的第二讀取電壓被應用於該等記憶體單元。
  15. 一種資料存儲裝置，其包括：記憶體控制器，其適用於提供寫入指令；以及非揮發性記憶體裝置，其包括記憶體單元陣列和模式資訊存儲區塊，該記憶體單元陣列包括資料單元區域和模式單元區域，且該非揮發性記憶體裝置適用於根據該記憶體控制器提供的寫入指令選擇寫入模式，將該資料單元區域中的資料存儲在選擇的寫入模式中，以及將選擇的寫入模式的寫入模式資訊存儲在該模式單元區域中；其中該寫入模式資訊係與該資料單元區域中的多個記憶體單元被程式設計的一或多個程式設計狀態相關，該等程式設計狀態對應於不同的電壓位準，並且該等記憶體單元所存儲的資料的狀態至少部分地由該等程序狀態確定。
  16. 如請求項15所述的資料存儲裝置，其中，當讀取指令由該記憶體控制器提供時，該非揮發性記憶體裝置從該模式單元區域讀取該寫入模式資訊、確定讀取的寫入模式資訊和存儲在該模式資訊存儲區塊中的先前的寫入模式資訊是否相同，並且在根據比較結果選擇的寫入模式下讀取該資料單元區域。
  17. 如請求項16所述的資料存儲裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊相同時，該非揮發性記憶體裝置在對應於先前的寫入模式資訊的讀取模式下讀取該資料單元區域。
  18. 如請求項16所述的資料存儲裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊不同時，該非揮發性記憶體裝置在對應於讀取的寫入模式資訊的讀取模式下讀取該資料單元區域。
  19. 如請求項18所述的資料存儲裝置，其中，當讀取的寫入模式資訊和先前的寫入模式資訊不同時，該非揮發性記憶體裝置用讀取的寫入模式資訊更新先前的寫入模式資訊。
TW104134047A 2015-02-27 2015-10-16 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置 TWI679641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0028337 2015-02-27
KR1020150028337A KR20160105100A (ko) 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Publications (2)

Publication Number Publication Date
TW201631586A TW201631586A (zh) 2016-09-01
TWI679641B true TWI679641B (zh) 2019-12-11

Family

ID=56798941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134047A TWI679641B (zh) 2015-02-27 2015-10-16 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置

Country Status (4)

Country Link
US (1) US9728264B2 (zh)
KR (1) KR20160105100A (zh)
CN (1) CN105931668B (zh)
TW (1) TWI679641B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655640B (zh) 2018-01-24 2019-04-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR20200055267A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 테스트 시스템
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210123884A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160025A (ja) * 1999-12-03 2001-06-12 Nec Kyushu Ltd データ転送装置
US20030164510A1 (en) * 2002-03-01 2003-09-04 Elpida Memory, Inc. Redundancy architecture for repairing semiconductor memories
US20060098496A1 (en) * 2004-10-26 2006-05-11 Spansion Llc Method and apparatus for setting operational information of a non-volatile memory
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
US8510613B2 (en) * 2010-02-26 2013-08-13 Elpida Memory, Inc. Control method of non-volatile semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US6298421B1 (en) * 1998-01-12 2001-10-02 Brother Kogyo Kabushiki Kaisha Data storage device
JP2002175692A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体記憶装置及びデータ処理システム
CN1591693A (zh) * 2003-04-29 2005-03-09 戴洛格半导体公司 预检测数据丢失的闪速存储器
JP4419699B2 (ja) * 2004-06-16 2010-02-24 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
US8370561B2 (en) * 2006-12-24 2013-02-05 Sandisk Il Ltd. Randomizing for suppressing errors in a flash memory
KR100878479B1 (ko) 2007-01-16 2009-01-14 삼성전자주식회사 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
KR20090016199A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
CN102890963B (zh) * 2011-07-20 2016-08-17 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法
US9032385B2 (en) * 2011-12-28 2015-05-12 Lg Electronics Inc. Mobile terminal and control method thereof
US8947968B2 (en) * 2013-07-08 2015-02-03 Arm Limited Memory having power saving mode
JP6266308B2 (ja) * 2013-11-07 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160025A (ja) * 1999-12-03 2001-06-12 Nec Kyushu Ltd データ転送装置
US20030164510A1 (en) * 2002-03-01 2003-09-04 Elpida Memory, Inc. Redundancy architecture for repairing semiconductor memories
US6967878B2 (en) * 2002-03-01 2005-11-22 Elpida Memory, Inc. Redundancy architecture for repairing semiconductor memories
US20060098496A1 (en) * 2004-10-26 2006-05-11 Spansion Llc Method and apparatus for setting operational information of a non-volatile memory
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
US8510613B2 (en) * 2010-02-26 2013-08-13 Elpida Memory, Inc. Control method of non-volatile semiconductor device

Also Published As

Publication number Publication date
US20160253124A1 (en) 2016-09-01
US9728264B2 (en) 2017-08-08
CN105931668A (zh) 2016-09-07
KR20160105100A (ko) 2016-09-06
CN105931668B (zh) 2020-11-17
TW201631586A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
CN107123441B (zh) 数据存储装置及其操作方法
US20150127887A1 (en) Data storage system and operating method thereof
CN111258793B (zh) 存储器控制器及其操作方法
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US10748626B2 (en) Data storage device and operating method thereof
US9524791B1 (en) Data storage device and operating method thereof
US11194712B2 (en) Memory controller and operating method for performing garbage collection operation in memory devices
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
TWI679641B (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
CN111916134A (zh) 存储装置及其操作方法
JP2022159991A (ja) メモリシステム及びその動作方法
US20150019886A1 (en) Integrated circuit, semiconductor memory device, and operating method thereof
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
CN112783431A (zh) 存储装置及其操作方法
CN114582399A (zh) 存储器装置及其操作方法
US20150029792A1 (en) Semiconductor memory device and method of operating the same
CN112447234A (zh) 存储器控制器及其操作方法
CN111752470A (zh) 存储器控制器及其操作方法
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
US11482291B2 (en) Memory device and method of operating the same
US20220351798A1 (en) Memory device and operating method of the memory device
KR20240129456A (ko) 저장 장치 및 그 동작 방법
CN114512168A (zh) 存储装置及操作存储装置的方法