KR20160105100A - 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 - Google Patents

불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR20160105100A
KR20160105100A KR1020150028337A KR20150028337A KR20160105100A KR 20160105100 A KR20160105100 A KR 20160105100A KR 1020150028337 A KR1020150028337 A KR 1020150028337A KR 20150028337 A KR20150028337 A KR 20150028337A KR 20160105100 A KR20160105100 A KR 20160105100A
Authority
KR
South Korea
Prior art keywords
mode information
read
write
write mode
mode
Prior art date
Application number
KR1020150028337A
Other languages
English (en)
Inventor
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150028337A priority Critical patent/KR20160105100A/ko
Priority to US14/789,441 priority patent/US9728264B2/en
Priority to TW104134047A priority patent/TWI679641B/zh
Priority to CN201510822698.XA priority patent/CN105931668B/zh
Publication of KR20160105100A publication Critical patent/KR20160105100A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행하는 불휘발성 메모리 장치에 관한 것이다. 상기 불휘발성 메모리 장치는, 데이터 셀 영역과, 상기 데이터 셀 영역의 쓰기 모드 정보를 저장하는 모드 셀 영역을 포함하는 메모리 셀 어레이; 이전의 읽기 동작에서 독출된 쓰기 모드 정보를 저장하는 모드 정보 저장 블럭; 그리고 상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 비교하고, 비교 결과에 근거하여 선택된 읽기 모드로 상기 데이터 셀 영역을 독출하는 제어 로직을 포함한다.

Description

불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치{NONVOLATILE MEMORY DEVICE, OPERATING METHOD THEREOF AND DATA STORAGE DEVICE INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행하는 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치에 관한 것이다.
반도체 메모리 장치는 일반적으로 휘발성 메모리 장치와 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다.
휘발성 메모리 장치는 메모리 셀의 구조 또는 동작 방식에 따라 플립플롭을 이용한 정적 랜덤 액세스 메모리(static random access memory: SRAM), 커패시터를 이용한 동적 랜덤 액세스 메모리(dynamic random access memory: DRAM), 외부 장치와 동기되어 동작하는 동기식 동적 랜덤 액세스 메모리(syncronous dynamic random access memory: SDRAM) 등을 포함할 수 있다.
불휘발성 메모리 장치는 메모리 셀의 구조 및 동작 방식에 따라 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램덤 액세스 메모리(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 랜덤 액세스 메모리(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 랜덤 액세스 메모리(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 랜덤 액세스 메모리(resistive random access memory: RERAM) 등을 포함할 수 있다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 반도체 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
반도체 메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함할 수 있다.
본 발명의 실시 예는 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행하는 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 데이터 셀 영역과, 상기 데이터 셀 영역의 쓰기 모드 정보를 저장하는 모드 셀 영역을 포함하는 메모리 셀 어레이; 이전의 읽기 동작에서 독출된 쓰기 모드 정보를 저장하는 모드 정보 저장 블럭; 그리고 상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 비교하고, 비교 결과에 근거하여 선택된 읽기 모드로 상기 데이터 셀 영역을 독출하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은, 모드 셀 영역에 저장된 쓰기 모드 정보를 독출하고, 독출된 쓰기 모드 정보와 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 동일한지를 비교하고, 그리고 비교 결과에 근거하여 선택된 읽기 모드로 읽기 동작을 수행하는 것을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 쓰기 명령을 제공하는 메모리 컨트롤러; 그리고 데이터 셀 영역과 모드 셀 영역을 포함하는 메모리 셀 어레이와 모드 정보 저장 블럭을 포함하고, 상기 메모리 컨트롤러로부터 제공된 상기 쓰기 명령에 근거하여 쓰기 모드를 선택하고, 선택된 쓰기 모드로 데이터 셀 영역에 데이터를 저장하고 그리고 상기 선택된 쓰기 모드에 관한 정보를 모드 셀 영역에 저장하는 불휘발성 메모리 장치를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 외부 장치의 제어 없이 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행할 수 있다. 그로 인해서 불휘발성 메모리 장치를 사용하는 데이터 저장 장치의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 2 및 도 3은 도 1의 메모리 셀 어레이에 포함되는 메모리 블럭을 예시적으로 보여주는 회로도이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 쓰기 모드와 그것에 대응하는 읽기 모드를 설명하기 위한 메모리 셀의 문턱 전압 분포도이다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 다른 불휘발성 메모리 장치의 읽기 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치와, 그것을 저장 장치로 사용하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 솔리드 스테이트 드라이버(SSD)와, 그것을 저장 장치로 사용하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 제어 로직(150) 그리고 모드 정보 저장 블럭(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 메모리 컨트롤러와 같은 외부 장치(도시되지 않음)로부터 제공된 데이터를 저장하기 위한 메모리 셀들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열될 수 있다. 메모리 셀들은 제어의 편의를 위해서 메모리 블럭, 페이지 등과 같은 액세스 유닛으로 그룹 지어질 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(150)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(도시되지 않음)로부터 제공된 워드 라인 구동 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
열 디코더(130)는 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 열 디코더(130)는 제어 로직(150)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)과 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블럭(140)은 제어 로직(150)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
제어 로직(150)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(150)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 주요 동작을 제어할 수 있다.
제어 로직(150)은 외부 장치의 제어 없이 내부 동작을 제어할 수 있다. 예를 들면, 제어 로직(150)은 모드 정보 저장 블럭(160)에 저장된 쓰기 모드 정보와 메모리 셀 어레이(110)로부터 독출된 쓰기 모드 정보에 근거하여 읽기 모드를 선택하고, 선택된 읽기 모드로 읽기 동작을 수행할 수 있다.
제어 로직(150)은 읽기 동작 시 메모리 셀 어레이(110)로부터 독출된 쓰기 모드 정보를 모드 정보 저장 블럭(160)에 저장할 수 있다. 모드 정보 저장 블럭(160)에 저장된 쓰기 모드 정보와 새롭게 독출된 쓰기 모드 정보가 동일한 경우, 제어 로직(150)은 쓰기 모드 정보의 저장을 생략할 수 있다. 반면, 모드 정보 저장 블럭(160)에 저장된 쓰기 모드 정보와 새롭게 독출된 쓰기 모드 정보가 다른 경우, 제어 로직(150)은 모드 정보 저장 블럭(160)을 새롭게 독출된 쓰기 모드 정보로 갱신할 수 있다. 즉, 모드 정보 저장 블럭(160)에 저장된 쓰기 모드 정보는 새로운 쓰기 모드 정보로 업데이트될 때까지 유지될 수 있다.
도 2 그리고 도 3은 도 1의 메모리 셀 어레이에 포함되는 메모리 블럭을 예시적으로 보여주는 회로도이다. 도 1의 불휘발성 메모리 장치(100)의 메모리 셀 어레이(110)는 복수의 메모리 블럭들을 포함할 수 있다. 복수의 메모리 블럭들 각각은 도 2 또는 도 3에 도시된 메모리 블럭(BLK_A 또는 BLK_B)과 같이 구성될 수 있다.
도 2에 도시된 메모리 블럭(BLK_A)은 하나의 페이지를 구성하는 데이터 셀 그룹마다 모드 셀 그룹이 하나씩 할당된 구조, 즉, 페이지당 쓰기 모드 정보를 저장할 수 있는 구조를 예시적으로 보여준다. 도 3에 도시된 메모리 블럭(BLK_B)은 메모리 블럭당 쓰기 모드 정보를 저장할 수 있는 구조를 예시적으로 보여준다.
도 2에 도시된 메모리 블럭(BLK_A)은 데이터 셀 영역(DCA)과 모드 셀 영역(MCA)을 포함할 수 있다. 데이터 셀 영역(DCA)은 외부 장치로부터 제공되는 데이터를 저장하기 위한 영역이다. 모드 셀 영역(MCA)은 데이터 셀 영역(DCA)의 데이터 셀들이 어떠한 쓰기 모드로 쓰여졌는지(또는 프로그램되었는지)를 저장하기 위한 영역이다.
데이터 셀 영역(DCA)은 복수의 비트 라인들(BL1~BLn)에 연결된 복수의 셀 스트링들(ST1~STn)을 포함할 수 있다. 셀 스트링들(ST1~STn)은 서로 동일한 회로 구성을 가지며, 설명의 편의상 하나의 셀 스트링(ST1)이 대표적으로 설명될 것이다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(common source line)(CSL) 사이에 연결되어 있는 복수의 데이터 셀들(DC1~DCm) 그리고 선택 트랜지스터들(DST 고그리 SST)을 포함할 수 있다. 예를 들면, 셀 스트링(ST1)은 드레인 선택 라인(drain select line)(DSL)에 연결되는 드레인 선택 트랜지스터(drain select transistor)(DST), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 데이터 셀들(DC1~DCm) 그리고 소스 선택 라인(source select line)(SSL)에 연결되는 소스 선택 트랜지스터(SST)를 포함할 수 있다.
모드 셀 영역(MCA)은 복수의 모드 셀 비트 라인들(BL1M~BLnM)에 연결된 복수의 모드 셀 스트링들(ST1M~STnM)을 포함할 수 있다. 모드 셀 스트링들(ST1M~STnM)은 서로 동일한 회로 구성을 가지며, 설명의 편의상 하나의 모드 셀 스트링(ST1M)이 설명될 것이다.
모드 셀 스트링(ST1M)은 모드 셀 비트 라인(BL1M)과 공통 소스 라인(CSL) 사이에 연결되어 있는 복수의 모드 셀들(MC1~MCm) 그리고 선택 트랜지스터들(DSTM 고그리 SSTM)을 포함할 수 있다. 예를 들면, 모드 셀 스트링(ST1M)은 드레인 선택 라인(DSL)에 연결되는 드레인 선택 트랜지스터(DST), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 모드 셀들(MC1~MCm) 그리고 소스 선택 라인(SSL)에 연결되는 소스 선택 트랜지스터(SSTM)를 포함할 수 있다.
모드 셀 영역(MCA)의 모드 셀들은 대응하는 데이터 셀 영역(DCA)의 데이터 셀들이 어떠한 쓰기 모드로 쓰여졌는지(또는 프로그램되었는지)를 저장하기 위한 저장 소자로 사용될 수 있다. 따라서, 모드 셀 영역(MCA)은 사용자 데이터를 저장하기 위한 데이터 셀 영역(DCA)과는 달리, 사용자가 접근할 수 없는 감춰진 영역이다.
제어 로직(150)은 데이터 셀 그룹들(DCG1~DCGm)에 대한 쓰기 모드 정보를 대응하는 모드 셀 그룹들(MCG1~MCGm) 각각에 저장할 수 있다. 설명의 간략화를 위해서, 하나의 페이지를 구성하는 데이터 셀 그룹(DCGm)과, 그에 대응하는 모드 셀 그룹(MCGm)을 예로 들어, 모드 셀 영역(MCA)이 구체적으로 설명될 것이다.
사용자 데이터는 데이터 셀 그룹(DCGm)에 저장될 수 있다. 사용자 데이터와, 사용자 데이터를 저장하도록 제어하기 위한 쓰기 명령은, 불휘발성 메모리 장치(100)를 제어하는 메모리 컨트롤러와 같은 외부 장치를 통해서 제공될 수 있다. 제어 로직(150)은 쓰기 명령에 근거하여, 또는 쓰기 명령에 부수적으로 제공되는 쓰기 모드에 근거하여, 사용자 데이터를 데이터 셀 그룹(DCGm)에 저장할 수 있다. 또한, 제어 로직(150)은 사용자 데이터가 어떠한 쓰기 모드로 저장되었는지에 관한 정보(즉, 쓰기 모드 정보)를 데이터 셀 그룹(DCGm)에 대응하는 모드 셀 그룹(MCGm)에 저장할 수 있다.
도 3에 도시된 메모리 블럭(BLK_B)은 데이터 셀 영역(DCA)과 모드 셀 영역(MCA)을 포함할 수 있다. 데이터 셀 영역(DCA)은 외부 장치로부터 제공되는 데이터를 저장하기 위한 영역이다. 모드 셀 영역(MCA)은 데이터 셀 영역(DCA)의 데이터 셀들이 어떠한 쓰기 모드로 쓰여졌는지(또는 프로그램되었는지)를 저장하기 위한 영역이다.
셀 스트링들(ST1~STn)은 서로 동일한 회로 구성을 가지며, 설명의 편의상 하나의 셀 스트링(ST1)이 대표적으로 설명될 것이다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(CSL) 사이에 연결되어 있는 복수의 데이터 셀들(DC1~DCm), 모드 셀(MC) 그리고 선택 트랜지스터들(DST 고그리 SST)을 포함할 수 있다. 예를 들면, 셀 스트링(ST1)은 드레인 선택 라인(DSL)에 연결되는 드레인 선택 트랜지스터(DST), 복수의 워드 라인들(WL2~WLm)에 각각 연결되는 복수의 데이터 셀들(DC1~DCm), 워드 라인(WL1)에 연결되는 모드 셀(MC) 그리고 소스 선택 라인(SSL)에 연결되는 소스 선택 트랜지스터(SST)를 포함할 수 있다.
1개의 모드 셀(MC)이 포함된 셀 스트링(ST1)이 예시적으로 도시되었지만, 복수의 모드 셀들이 셀 스트링(ST1)에 포함될 수 있다. 즉, 셀 스트링(ST1)을 구성하는 메모리 셀들 중에서 적어도 하나는 모드 셀(MC)로, 나머지 메모리 셀은 데이터 셀들(DCs)로 설정될 수 있다.
모드 셀(MC)은 데이터 셀들(DC1~DCm)과 동일한 구조를 갖는다. 그러나, 모드 셀(MC)은 외부 장치로부터 제공되는 데이터를 저장하기 위한 데이터 셀들(DC1~DCm)과 달리 데이터 셀 영역(DCA)의 데이터 셀들이 어떠한 쓰기 모드로 쓰여졌는지(또는 프로그램되었는지)를 저장하기 위한 저장 소자로 사용될 수 있다.
모드 셀 영역(MCA)은 복수의 셀 스트링들(ST1~STn) 각각에 포함된 메모리 셀들의 일부로, 그리고 데이터 셀 영역(DCA)은 나머지 메모리 셀들로 구성될 수 있다. 즉, 모드 셀 영역(MCA)은 메모리 블럭(BLK_B)의 적어도 하나의 워드 라인(WL1)에 연결된 메모리 셀들로 구성되고, 데이터 셀 영역(DCA)은 나머지 워드 라인들(WL2~WLm)에 연결된 메모리 셀들로 구성될 수 있다.
도 4 그리고 도 5는 본 발명의 실시 예에 따른 쓰기 모드와 그것에 대응하는 읽기 모드를 설명하기 위한 메모리 셀의 문턱 전압 분포도이다. 도 4는 메모리 셀당 단일 비트 데이터(즉, 1비트 데이터)를 저장할 수 있는 싱글 레벨 셀(SLC)의 문턱 전압 분포를 보여준다. 그리고 도 5는 메모리 셀당 복수의 비트 데이터(즉, 2비트 이상의 데이터)를 저장할 수 있는 멀티 레벨 셀(MLC)의 문턱 전압 분포를 보여준다.
앞서 설명된 바와 같이, 여러 가지의 쓰기 명령들 각각에 근거하여 또는 쓰기 명령에 부수적으로 제공되는 쓰기 모드에 근거하여 쓰기 모드가 선택될 수 있다. 메모리 셀은 선택된 쓰기 모드에 대응하는 상태로 쓰여질 수 있고(또는 프로그램될 수 있고), 쓰기 모드에 대응하는 읽기 모드로 읽혀질 수 있다.
도 4를 참조하여 예를 들면, 선택된 쓰기 모드가 제1 쓰기 모드일 때, 메모리 셀은 제1 프로그램 상태(PL)로 프로그램될 수 있다. 쓰기 모드 정보가 제1 쓰기 모드를 의미할 때, 메모리 셀은 제1 쓰기 모드에 대응하는 제1 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 제1 프로그램 상태(PL) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_PL)이 메모리 셀에 인가될 수 있다. 읽기 전압(Vrd_PL)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 제1 프로그램 상태(PL)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
다른 예로서, 선택된 쓰기 모드가 제2 쓰기 모드일 때, 메모리 셀은 제2 프로그램 상태(P)로 프로그램될 수 있다. 쓰기 모드 정보가 제2 쓰기 모드를 의미할 때, 메모리 셀은 제2 쓰기 모드에 대응하는 제2 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 제2 프로그램 상태(P) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P)이 메모리 셀에 인가될 수 있다. 읽기 전압(Vrd_P)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
다른 예로서, 선택된 쓰기 모드가 제3 쓰기 모드일 때, 메모리 셀은 제3 프로그램 상태(PR)로 프로그램될 수 있다. 쓰기 모드 정보가 제3 쓰기 모드를 의미할 때, 메모리 셀은 제3 쓰기 모드에 대응하는 제3 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 제3 프로그램 상태(PR) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_PR)이 메모리 셀에 인가될 수 있다. 읽기 전압(Vrd_PR)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제1 프로그램 상태(PL)는 낮은 문턱 전압 방향으로 제2 프로그램 상태(P)가 쉬프트(shift)된 프로그램 상태를 의미한다. 제3 프로그램 상태(PR)는 높은 문턱 전압 방향으로 제2 프로그램 상태(P)가 쉬프트된 프로그램 상태를 의미한다.
설명의 편의를 위해서, 도 5에는 메모리 셀당 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC)의 문턱 전압 분포가 도시되어 있다. 2비트 멀티 레벨 셀(MLC)은 멀티 비트, 즉, LSB(least significant bit) 데이터와 MSB(most sigificant bit) 데이터에 따라서 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
도 5를 참조하여 예를 들면, 선택된 쓰기 모드가 제1 쓰기 모드일 때, 메모리 셀은 제1 프로그램 상태들(P1L, P2L 그리고 P3L) 중에서 어느 하나로 프로그램될 수 있다. 쓰기 모드 정보가 제1 쓰기 모드를 의미할 때, 메모리 셀은 제1 쓰기 모드에 대응하는 제1 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 프로그램 상태(P1L) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P1L), 프로그램 상태(P1L)와 프로그램 상태(P2L) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P2L) 그리고 프로그램 상태(P2L)와 프로그램 상태(P3L) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P3L) 중에서 어느 하나가 메모리 셀에 인가될 수 있다. 읽기 전압들(Vrd_P1L, Vrd_P2L 그리고 Vrd_P3L)이 인가되면, LSB 데이터와 MSB 데이터가 각각 판별될 수 있다.
다른 예로서, 선택된 쓰기 모드가 제2 쓰기 모드일 때, 메모리 셀은 제2 프로그램 상태들(P1, P2 그리고 P3) 중에서 어느 하나로 프로그램될 수 있다. 쓰기 모드 정보가 제2 쓰기 모드를 의미할 때, 메모리 셀은 제2 쓰기 모드에 대응하는 제2 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 프로그램 상태(P1) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P1), 프로그램 상태(P1)와 프로그램 상태(P2) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P2) 그리고 프로그램 상태(P2)와 프로그램 상태(P3) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P3) 중에서 어느 하나가 메모리 셀에 인가될 수 있다. 읽기 전압들(Vrd_P1, Vrd_P2 그리고 Vrd_P3)이 인가되면, LSB 데이터와 MSB 데이터가 각각 판별될 수 있다.
다른 예로서, 선택된 쓰기 모드가 제3 쓰기 모드일 때, 메모리 셀은 제3 프로그램 상태들(P1R, P2R 그리고 P3R) 중에서 어느 하나로 프로그램될 수 있다. 쓰기 모드 정보가 제3 쓰기 모드를 의미할 때, 메모리 셀은 제3 쓰기 모드에 대응하는 제3 읽기 모드로 읽혀질 수 있다. 이 경우, 소거 상태(E)와 프로그램 상태(P1R) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P1R), 프로그램 상태(P1R)와 프로그램 상태(P2R) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P2R) 그리고 프로그램 상태(P2R)와 프로그램 상태(P3R) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P3R) 중에서 어느 하나가 메모리 셀에 인가될 수 있다. 읽기 전압들(Vrd_P1R, Vrd_P2R 그리고 Vrd_P3R)이 인가되면, LSB 데이터와 MSB 데이터가 각각 판별될 수 있다.
제1 프로그램 상태들(P1L, P2L 그리고 P3L)은 낮은 문턱 전압 방향으로 제2 프로그램 상태들(P1, P2 그리고 P3) 각각이 쉬프트된 프로그램 상태를 의미한다. 제3 프로그램 상태들(P1R, P2R 그리고 P3R)은 높은 문턱 전압 방향으로 제2 프로그램 상태들(P1, P2 그리고 P3)이 쉬프트된 프로그램 상태를 의미한다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 쓰기 동작을 설명하기 위한 순서도이다. 이하, 도 1 및 도 6을 참조하여 쓰기 동작이 설명될 것이다.
S110 단계에서, 제어 로직(150)은 쓰기 모드 정보를 내포하는 쓰기 명령을(또는, 쓰기 명령과 쓰기 명령에 부수적으로 제공되는 쓰기 모드 정보를) 메모리 컨트롤러와 같은 외부 장치로부터 수신할 수 있다. 즉, 제어 로직(150)은 내포된 쓰기 모드 정보에 따라 서로 다른 코드 값으로 표현되는 다양한 종류의 쓰기 명령들 중 어느 하나를 수신할 수 있다. 예를 들면, 제어 로직(150)은 제1 쓰기 모드 정보를 내포하는 제1 쓰기 명령을 제1 코드 값으로 또는 제2 쓰기 모드 정보를 내포하는 제2 쓰기 명령을 제2 코드 값으로 수신할 수 있다.
제1 쓰기 명령은 메모리 셀 어레이(110)의 데이터 셀 영역에 포함된 메모리 셀이 제1 프로그램 상태(예를 들면, 도 4의 제1 프로그램 상태(PL))로 프로그램되는 제1 쓰기 모드 정보를 내포한 명령일 수 있다. 제2 쓰기 명령은 메모리 셀이 높은 문턱 전압 방향으로 제1 프로그램 상태를 쉬프팅한 제2 프로그램 상태(예를 들면, 도 4의 제2 프로그램 상태(P))로 프로그램되는 제2 쓰기 모드 정보를 내포한 명령일 수 있다.
S120 단계에서, 제어 로직(150)은 쓰기 모드 정보에 근거하여 쓰기 모드를 선택하고, 선택된 쓰기 모드로 쓰기 데이터를 데이터 셀 영역에 저장할 수 있다.
S130 단계에서, 제어 로직(150)은 선택된 쓰기 모드 정보를 모드 셀 영역에 저장할 수 있다. 저장된 쓰기 모드의 정보는 읽기 동작에서 참조될 수 있다.
도 7은 본 발명의 실시 예에 다른 불휘발성 메모리 장치의 읽기 동작을 설명하기 위한 순서도이다. 이하, 도 1 및 도 7을 참조하여 읽기 동작이 설명될 것이다.
S210 단계에서, 메모리 컨트롤러와 같은 외부 장치로부터 읽기 명령이 제공되면, 제어 로직(150)은 모드 셀 영역에 저장된 쓰기 모드를 독출할 수 있다.
S220 단계에서, 제어 로직(150)은 독출된 쓰기 모드와 모드 정보 저장 블럭(160)에 저장된 쓰기 모드가 동일한지의 여부를 판단할 수 있다.
독출된 쓰기 모드와 모드 정보 저장 블럭(160)에 저장된 쓰기 모드가 동일한 경우, 읽기 모드의 변경 없이 이전에 사용했던 읽기 모드로 읽기 동작이 수행될 수 있다. 즉, S230 단계에서, 제어 로직(150)은 모드 정보 저장 블럭에 저장된 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행할 수 있다.
도 4를 참조하여 예를 들면, 메모리 셀 어레이(110)의 데이터 셀 영역이 제1 쓰기 모드로 프로그램된 경우, 제1 읽기 모드는 제1 프로그램 상태(PL)를 판별하기 위한 제1 읽기 전압(Vrd_PL)을 데이터 셀 영역에 인가하는 것을 의미할 수 있다. 다른 예로서, 메모리 셀 어레이(110)의 데이터 셀 영역이 제2 쓰기 모드로 프로그램된 경우, 제2 읽기 모드는 제2 프로그램 상태(P)를 판별하기 위한 제2 읽기 전압(Vrd_P)을 데이터 셀 영역에 인가하는 것을 의미할 수 있다.
반면, 독출된 쓰기 모드와 모드 정보 저장 블럭(160)에 저장된 쓰기 모드가 다른 경우, 이전에 사용했던 읽기 모드는 무시되고, 새로운 읽기 모드로 읽기 동작이 수행될 수 있다. 즉, S240 단계에서, 제어 로직(150)은 독출된 쓰기 모드에 대응하는 읽기 모드로 읽기 동작을 수행할 수 있다.
이후의 읽기 동작에서 읽기 모드를 변경해야할지 말지를 판단할 수 있도록, 현재의 읽기 동작에서 사용된 읽기 모드에 대응하는 쓰기 모드는 저장될 수 있다. S250 단계에서, 제어 로직(150)은 독출된 쓰기 모드 정보를 모드 정보 저장 블럭에 저장할 수 있다. 즉, 제어 로직(150)은 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 독출된 쓰기 모드 정보로 갱신할 수 있다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치와, 그것을 저장 장치로 사용하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 에러를 검출할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다. 불휘발성 메모리 장치(1220)를 구성하는 불휘발성 메모리 칩들(NVM_1~NVM_k) 각각은 도 1 내지 도 3을 통해서 설명된 불휘발성 메모리 장치와 동일한 구성을 가질 수 있고, 도 4 내지 도 7을 통해서 설명된 불휘발성 메모리 장치의 동작과 동일한 동작을 수행할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 9는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 솔리드 스테이트 드라이버(SSD)와, 그것을 저장 장치로 사용하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 그리고 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 도 1 내지 도 3을 통해서 설명된 불휘발성 메모리 장치와 동일한 구성을 가질 수 있고, 도 4 내지 도 7을 통해서 설명된 불휘발성 메모리 장치의 동작과 동일한 동작을 수행할 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, ECC 유닛(2213)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 8에 도시된 데이터 저장 장치(1200) 또는 도 9에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 불휘발성 메모리 장치
110 : 메모리 셀 어레이
120 : 행 디코더
130 : 열 디코더
140 : 데이터 읽기/쓰기 블럭
150 : 제어 로직
160 : 모드 정보 저장 블럭

Claims (19)

  1. 데이터 셀 영역과, 상기 데이터 셀 영역의 쓰기 모드 정보를 저장하는 모드 셀 영역을 포함하는 메모리 셀 어레이;
    이전의 읽기 동작에서 독출된 쓰기 모드 정보를 저장하는 모드 정보 저장 블럭; 그리고
    상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 비교하고, 비교 결과에 근거하여 선택된 읽기 모드로 상기 데이터 셀 영역을 독출하는 제어 로직을 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 동일한 경우, 상기 제어 로직은 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보에 대응하는 읽기 모드로 상기 데이터 셀 영역을 독출하는 불휘발성 메모리 장치.
  3. 제1항에 있어서,
    상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 다른 경우, 상기 제어 로직은 상기 독출된 쓰기 모드 정보에 대응하는 읽기 모드로 상기 데이터 셀 영역을 독출하는 불휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 제어 로직은 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 상기 독출된 쓰기 모드 정보로 갱신하는 불휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 제어 로직은 서로 다른 코드 값으로 표현되는 쓰기 명령들 중 어느 하나를 수신하고, 수신된 쓰기 명령에 근거하여 상기 데이터 셀 영역의 쓰기 모드를 선택하고 그리고 선택된 쓰기 모드로 상기 데이터 셀 영역에 데이터를 저장하는 불휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 제어 로직은 상기 선택된 쓰기 모드에 근거하여 상기 모드 셀 영역에 쓰기 모드 정보를 저장하는 불휘발성 메모리 장치.
  7. 제1항에 있어서,
    상기 제어 로직은 상기 쓰기 명령에 부수적으로 제공되는 쓰기 모드에 근거하여 상기 데이터 셀 영역의 쓰기 모드를 선택하고, 선택된 쓰기 모드로 상기 데이터 셀 영역에 데이터를 저장하는 불휘발성 메모리 장치.
  8. 불휘발성 메모리 장치의 동작 방법에 있어서:
    모드 셀 영역에 저장된 쓰기 모드 정보를 독출하고,
    독출된 쓰기 모드 정보와 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 동일한지를 비교하고, 그리고
    비교 결과에 근거하여 선택된 읽기 모드로 읽기 동작을 수행하는 불휘발성 메모리 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 독출된 쓰기 모드 정보와 상기 저장된 쓰기 모드 정보가 동일한 경우, 상기 저장된 쓰기 모드 정보에 대응하는 읽기 모드로 상기 읽기 동작을 수행하는 불휘발성 메모리 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 독출된 쓰기 모드 정보와 상기 저장된 쓰기 모드 정보가 다른 경우, 상기 독출된 쓰기 모드 정보에 대응하는 상기 읽기 모드로 읽기 동작을 수행하는 불휘발성 메모리 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 독출된 쓰기 모드 정보를 상기 모드 정보 저장 블럭에 저장하는 불휘발성 메모리 장치의 동작 방법.
  12. 제8항에 있어서,
    수신된 쓰기 명령에 근거하여 선택된 쓰기 모드를 상기 모드 셀 영역에 저장하는 것을 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 수신된 쓰기 명령은, 데이터 셀 영역에 포함된 메모리 셀이 제1 프로그램 상태로 프로그램되는 제1 쓰기 모드 정보를 내포하는 제1 쓰기 명령 또는 상기 메모리 셀이 높은 문턱 전압 방향으로 상기 제1 프로그램 상태를 쉬프팅한 제2 프로그램 상태로 프로그램되는 제2 쓰기 모드 정보를 내포하는 제2 쓰기 명령인 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 읽기 모드는, 상기 제1 쓰기 모드 정보에 대응하고 상기 제1 프로그램 상태를 판별하기 위한 제1 읽기 전압을 상기 메모리 셀에 인가하는 제1 읽기 모드 또는 상기 제2 쓰기 모드 정보에 대응하고 상기 제2 프로그램 상태를 판별하기 위한 제2 읽기 전압을 상기 메모리 셀에 인가하는 제2 읽기 모드인 데이터 저장 장치의 동작 방법.
  15. 쓰기 명령을 제공하는 메모리 컨트롤러; 그리고
    데이터 셀 영역과 모드 셀 영역을 포함하는 메모리 셀 어레이와 모드 정보 저장 블럭을 포함하고, 상기 메모리 컨트롤러로부터 제공된 상기 쓰기 명령에 근거하여 쓰기 모드를 선택하고, 선택된 쓰기 모드로 데이터 셀 영역에 데이터를 저장하고 그리고 상기 선택된 쓰기 모드에 관한 정보를 모드 셀 영역에 저장하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 메모리 컨트롤러로부터 읽기 명령이 제공되면, 상기 불휘발성 메모리 장치는 상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 동일한지를 비교하고, 비교 결과에 근거하여 선택된 읽기 모드로 상기 데이터 셀 영역을 독출하는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 동일한 경우, 상기 불휘발성 메모리 장치는 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보에 대응하는 읽기 모드로 상기 데이터 셀 영역을 독출하는 데이터 저장 장치.
  18. 제6항에 있어서,
    상기 모드 셀 영역으로부터 독출된 쓰기 모드 정보와 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보가 다른 경우, 상기 불휘발성 메모리 장치는 상기 독출된 쓰기 모드 정보에 대응하는 읽기 모드로 상기 데이터 셀 영역을 독출하는 데이터 저장 장치.
  19. 제18항에 있어서,
    상기 불휘발성 메모리 장치는 상기 모드 정보 저장 블럭에 저장된 쓰기 모드 정보를 상기 독출된 쓰기 모드 정보로 갱신하는 데이터 저장 장치.
KR1020150028337A 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 KR20160105100A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150028337A KR20160105100A (ko) 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US14/789,441 US9728264B2 (en) 2015-02-27 2015-07-01 Nonvolatile memory device, operating method thereof, and data storage device including the same
TW104134047A TWI679641B (zh) 2015-02-27 2015-10-16 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
CN201510822698.XA CN105931668B (zh) 2015-02-27 2015-11-24 非易失性存储器装置和操作方法及包括其的数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150028337A KR20160105100A (ko) 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Publications (1)

Publication Number Publication Date
KR20160105100A true KR20160105100A (ko) 2016-09-06

Family

ID=56798941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028337A KR20160105100A (ko) 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Country Status (4)

Country Link
US (1) US9728264B2 (ko)
KR (1) KR20160105100A (ko)
CN (1) CN105931668B (ko)
TW (1) TWI679641B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655640B (zh) 2018-01-24 2019-04-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR20200055267A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 테스트 시스템
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210123884A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US6298421B1 (en) * 1998-01-12 2001-10-02 Brother Kogyo Kabushiki Kaisha Data storage device
JP2001160025A (ja) * 1999-12-03 2001-06-12 Nec Kyushu Ltd データ転送装置
JP2002175692A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体記憶装置及びデータ処理システム
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
KR100710608B1 (ko) * 2003-04-29 2007-04-24 다이얼로그 세미컨덕터 게엠베하 데이터 손실을 위한 전검출을 갖는 플래시 메모리
JP4419699B2 (ja) * 2004-06-16 2010-02-24 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
GB2434674B (en) * 2004-10-26 2009-12-16 Spansion Llc Information setting method of nonvolatile storage device, and nonvolatile storage device
US8370561B2 (en) * 2006-12-24 2013-02-05 Sandisk Il Ltd. Randomizing for suppressing errors in a flash memory
KR100878479B1 (ko) 2007-01-16 2009-01-14 삼성전자주식회사 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
KR100875539B1 (ko) 2007-01-17 2008-12-26 삼성전자주식회사 프로그램 방식을 선택할 수 있는 메모리 시스템
KR20090016199A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
JP2011181134A (ja) * 2010-02-26 2011-09-15 Elpida Memory Inc 不揮発性半導体装置の制御方法
CN102890963B (zh) * 2011-07-20 2016-08-17 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法
US9032385B2 (en) * 2011-12-28 2015-05-12 Lg Electronics Inc. Mobile terminal and control method thereof
US8947968B2 (en) * 2013-07-08 2015-02-03 Arm Limited Memory having power saving mode
JP6266308B2 (ja) * 2013-11-07 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20160253124A1 (en) 2016-09-01
CN105931668B (zh) 2020-11-17
TW201631586A (zh) 2016-09-01
US9728264B2 (en) 2017-08-08
CN105931668A (zh) 2016-09-07
TWI679641B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
US10249383B2 (en) Data storage device and operating method thereof
CN107123441B (zh) 数据存储装置及其操作方法
US9640268B2 (en) Nonvolatile memory device including memory area storing information used for searching erased page, data storage device including the same, and operating method thereof
US10748626B2 (en) Data storage device and operating method thereof
US9524791B1 (en) Data storage device and operating method thereof
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
KR102634809B1 (ko) 전자 장치 및 그것의 동작 방법
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
CN105931668B (zh) 非易失性存储器装置和操作方法及包括其的数据存储装置
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11586379B2 (en) Memory system and method of operating the same
KR102695482B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법
KR20190099570A (ko) 데이터 저장 장치 및 그것의 동작 방법