CN105931668A - 非易失性存储器装置和操作方法及包括其的数据存储装置 - Google Patents

非易失性存储器装置和操作方法及包括其的数据存储装置 Download PDF

Info

Publication number
CN105931668A
CN105931668A CN201510822698.XA CN201510822698A CN105931668A CN 105931668 A CN105931668 A CN 105931668A CN 201510822698 A CN201510822698 A CN 201510822698A CN 105931668 A CN105931668 A CN 105931668A
Authority
CN
China
Prior art keywords
write mode
write
read
mode information
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510822698.XA
Other languages
English (en)
Other versions
CN105931668B (zh
Inventor
金台勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105931668A publication Critical patent/CN105931668A/zh
Application granted granted Critical
Publication of CN105931668B publication Critical patent/CN105931668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)

Abstract

本发明公开一种非易失性存储器装置，包括存储器单元阵列，其具有数据单元区域；模式单元区域，其存储数据单元区域的写入模式信息；模式信息存储块，其存储在先前的读取操作中从模式单元区域中读取的先前的写入模式信息；以及控制逻辑，其从模式单元区域读取写入模式信息，比较读取的写入模式信息和先前的写入模式信息，并读取在根据比较结果选择的读取模式下读取数据单元区域。

Description

非易失性存储器装置和操作方法及包括其的数据存储装置
相关申请的交叉引用
本申请要求2015年2月27日提交至韩国知识产权局的申请号为10-2015-0028337的韩国申请的优先权，其全文通过引用并入本文。
技术领域
各种实施例总体涉及一种半导体存储器装置且尤其涉及一种在对应于写入模式的读取模式下执行读取操作的非易失性存储器装置、其操作方法及包括其的数据存储装置。
背景技术
半导体存储器装置一般被分为易失性和非易失性存储器装置。虽然当关掉易失性存储器装置的电源供应器时易失性存储器装置丢失存储数据，但非易失性存储器装置即使在没有电源的情况下也保留存储数据。
易失性存储器装置包括使用触发器的静态随机存取存储器(SRAM)、使用电容器的动态随机存取存储器(DRAM)以及与外部装置同步操作的同步动态随机存取存储器(SDRAM)。
非易失性存储器装置包括NAND快闪存储装置、NOR快闪存储装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁阻随机存取存储器(MRAM)、使用硫组化物合金的相变随机存取存储器(PRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(ReRAM)。
计算环境的范式已经转变为普适计算使得计算机系统可用于任何时间和任何地点。诸如移动电话、数码照相机以及笔记本电脑的便携式电子装置的使用已快速增加。通常，这种便携式电子装置使用数据存储装置，数据存储装置使用半导体存储器装置。数据存储装置被用作便携式电子装置的主要存储装置或者辅助存储装置。
由于没有移动部件，使用半导体存储器装置的数据存储装置可以提供良好的稳定性和耐久性、高的信息存取速度以及低功耗。具有这种优点的数据存储装置包括通用串行总线(USB)存储装置、具有各种接口的存储卡、通用快闪存储(UFS)装置以及固态驱动器(SSD)。
发明内容
各种实施例涉及一种在对应于写入模式的读取模式下执行读取操作的非易失性存储器装置、其操作方法及包括其的数据存储装置。
在实施例中，非易失性存储器装置可包括存储器单元阵列，其包括数据单元区域和存储数据单元区域的写入模式信息的模式单元区域；适用于存储在先前的读取操作中从所述模式单元区域读取的先前的写入模式信息的模式信息存储块；以及适用于从模式单元区域读取写入模式信息、比较读取的写入模式信息和先前的写入模式信息并在根据比较结果选择的读取模式下读取数据单元区域的控制逻辑。
在实施例中，非易失性存储器装置的操作方法可包括读取存储在模式单元区域中的写入模式信息、确定读取的写入模式信息和存储在模式信息存储块中的先前的写入模式信息是否相同，以及在根据比较结果选择的读取模式下执行读取操作。
其中，当所述读取的写入模式信息和所述先前的写入模式信息不同时，以对应于所述读取的写入模式信息的读取模式执行所述读取操作。
所述的操作方法其进一步包括：当所述读取的写入模式信息和所述先前的写入模式信息不同时，将所述读取的写入模式信息存储在所述模式信息存储块中。
所述的操作方法进一步包括：根据接收的写入命令选择的写入模式将所述写入模式信息存储在所述模式单元区域中。
其中，所述接收的写入命令是包含第一写入模式信息的第一写入命令或者包含第二写入模式信息的第二写入命令，所述第一写入模式信息允许包含在数据单元区域中的存储器单元被编程为第一编程状态，所述第二写入模式信息允许所述存储器单元被编程为第二编程状态，所述第二编程状态是所述第一编程状态向较高阈值电压转换的结果。
其中，所述读取模式是对应于所述第一写入模式信息的第一读取模式或对应于所述第二写入模式信息的第二读取模式，在所述第一读取模式中用于确定所述第一编程状态的第一读电压被应用于所述存储器单元，在所述第二读取模式中，用于确定所述第二编程状态的第二读电压被应用于所述存储器单元。
在实施例中，数据存储装置可包括适用于提供写入命令的存储器控制器和非易失性存储器装置，非易失性存储器装置包括具有数据单元区域和模式单元区域的存储器单元阵列和模式信息存储块，且适用于根据存储器控制器提供的写入命令选择写入模式、将数据单元区域中的数据存储在选择的写入模式中以及将选择的写入模式中的写入模式信息存储在模式单元区域中。
其中，当读命令由所述存储器控制器提供时，所述非易失性存储器装置从所述模式单元区域读取所述写入模式信息、确定所述读取的写入模式信息和存储在所述模式信息存储块中的先前的写入模式信息是否相同，并且在根据比较结果选择的写入模式下读取的所述数据单元区域。
其中，当所述读取的写入模式信息和所述先前的写入模式信息相同时，所述非易失性存储器装置在对应于所述先前的写入模式信息的读取模式下读取所述数据单元区域。
其中，当所述读取的写入模式信息和所述先前的写入模式信息不同时，所述非易失性存储器装置在对应于所述读取的写入模式信息的读取模式下读取的所述数据单元区域。
其中，当所述读取的写入模式信息和所述先前的写入模式信息不同时，所述非易失性存储器装置用所述读取的写入模式信息更新所述先前的写入模式信息。
根据实施例的非易失性存储器装置可在没有外部装置的控制的情况下在对应于写入模式的读取模式下执行读取操作。由于这个事实，使用非易失性存储器装置的数据存储装置的操作速度可被提高。
附图说明
图1是说明根据实施例的非易失性存储器装置的示例的框图。
图2和3是说明图1所示的存储器单元阵列中包括的存储器块的示例的电路图。
图4和5是存储器单元的阈值电压分布图的示例以帮助解释其对应的写入模式和读取模式。
图6是帮助根据实施例的非易失性存储器装置的写入操作的流程图的示例。
图7是帮助根据实施例的非易失性存储器装置的读取操作的流程图的示例。
图8是说明包括根据实施例的非易失性存储器装置的数据存储装置以及将数据存储装置作为存储装置使用的数据处理系统的示例的框图。
图9是说明包括根据实施例的非易失性存储器装置的固态驱动器(SSD)以及将固态驱动器作为存储装置使用的数据处理系统的示例的框图。
图10是说明图9所示的SSD控制器的示例的框图。
图11是说明根据实施例的其中安装有数据存储装置的计算机系统的示例的框图。
具体实施方式
在本发明中，在阅读以下结合附图的示例性实施例后，用于实现本发明的优势、特征和方法将变得更加明显。然而，本发明可以不同形式来体现且不应解释为限于在此提出的实施例。而是，这些实施例被提供以详细描述本发明至本发明所属领域的技术人员能够容易地实施本发明的技术方案的程度。
在此要理解的是，本发明的实施例不限于附图所示的细节且附图不一定按比例，在一些情况下，为了更加清楚地描述本发明的某些特征，比例可能已经被放大。尽管在此使用了特定术语，但要理解的是，在此使用的术语仅为说明特定实施例的目的而不旨在限制本发明的范围。
如在此使用的，术语“和/或”包括相关列出项中的一个或多个的任意和全部组合。将被理解的是，当一个元件被称为在另一个元件“上”、“连接至”另一个元件或“联接至”另一个元件时，其可能是直接在其他元件上、连接或结合至其他元件或可能存在中间元件。如在此使用的，单数形式也旨在包括复数形式，除非上下文清楚表明不包括。将被进一步理解的是，在该说明书中使用时的术语“包括(include)”和/或“包括(including)”说明至少一个所述的特征、步骤、操作和/或元件的存在，但不排除一个或多个其他特征、步骤、操作和/或元件的存在或添加。
在下文中，将通过各种实施例参照附图描述非易失性存储器装置、其操作方法以及包括其的数据存储装置。
图1是说明根据实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置100可包括存储器单元阵列110、行解码器120、列解码器130、数据读/写块140、控制逻辑150以及模式信息存储块160。
存储器单元阵列110可包括用于存储由诸如存储器控制器的外部装置(未示出)提供的数据的存储器单元。存储器单元可设置在字线WL1-WLm和位线BL1-BLn互相交叉处。存储器单元可被分为用于方便控制存储器单元的诸如存储器块、页等的存取单元。
行解码器120可通过字线WL1-WLm与存储器单元阵列110联接。行解码器120可根据控制逻辑150的控制来操作。行解码器120可解码由外部装置提供的地址。行解码器120可根据解码结果选择并驱动字线WL1-WLm。例如，行解码器120可以提供由电压发生器(未示出)提供的字线驱动电压至字线WL1-WLm。
列解码器130可通过位线BL1-BLn与存储器单元阵列110联接。列解码器130可以根据控制逻辑150的控制来操作。列解码器130可以解码由外部装置提供的地址。列解码器130可以根据解码结果分别将位线BL1-BLn与数据读/写块140的相应的读/写电路联接。列解码器130可根据解码结果驱动位线BL1-BLn。
数据读/写块140可以根据控制逻辑150的控制来操作。数据读/写块140可以根据操作模式作为写驱动器或感测放大器来操作。例如，数据读/写块140可以作为将由外部装置提供的数据存储在写入操作中的存储器单元阵列110中的写驱动器来操作。再如，数据读/写块140可以作为从读取操作中的存储器单元阵列110中读取数据的感测放大器来操作。
控制逻辑150可以根据外部装置提供的控制信号控制非易失性存储器装置100的一般操作。例如，控制逻辑150可以控制诸如非易失性存储器装置100的读、写和擦除操作的非易失性存储器装置100的主要操作。
控制逻辑150可以在没有外部装置的控制的情况下控制内部操作。例如，控制逻辑150可以根据存储在模式信息存储块160中的写入模式信息和从存储器单元阵列110中读取的写入模式信息选择读取模式，并可在选择的读取模式下执行读取操作。
控制逻辑150可以将从读取操作中的存储器单元阵列110中读取的写入模式信息存储在模式信息存储块160中。当存储在模式信息存储块160中的写入模式信息与新读取的写入模式信息相同时，控制逻辑150可省略写入模式信息的存储。相反地，当存储在模式信息存储块160中的写入模式信息与新读取的写入模式信息不同时，控制逻辑150可以用新读取的写入模式信息更新模式信息存储块160。也就是说，存储在模式信息存储块160中的写入模式信息可以保留直到其被用新的写入模式信息更新。
图2和3是说明图1所示的存储器单元阵列110中包括的存储器块的电路图。图1所示的非易失性存储器装置100的存储器单元阵列110可包括多个存储器块。多个存储器块中的每个可被配置为图2所示的存储器块BLK_A或图3所示的存储器块BLK_B。
作为示例的图2所示的存储器块BLK_A可具有一个模式单元组被分配给构建一个页面的每个数据单元组的第一结构，即，写入模式信息可被存储在每个页面基础(page basis)上的结构。作为示例的图3所示的存储器块BLK_B可具有写入模式信息可被存储在每个存储器块上的第二结构。
图2所示的存储器块BLK_A可包括数据单元区域DCA和模式单元区域MCA。数据单元区域DCA是用于存储由外部装置提供的数据的区域。模式单元区域MCA是用于存储写入模式中的数据的区域，数据单元区域DCA的数据单元被写(或编程)在写入模式中。
数据单元区域DCA可包括联接至多个位线BL1-BLn的多个单元串ST1-STn。单元串ST1-STn具有相同的电路配置，且为了简化说明，下面将代表性地描述一个单元串ST1。
单元串ST1可包括多个数据单元DC1-DCm以及联接在位线BL1和共源线CSL之间的选择晶体管DST和SST。例如，单元串ST1可包括联接至漏极选择线DSL的漏极选择晶体管DST、分别联接至多个字线WL1-WLm的多个数据单元DC1-DCm以及联接至源选择线SSL的源选择晶体管SST。
模式单元区域MCA可包括联接至多个模式单元位线BL1M-BLnM的多个模式单元串ST1M-STnM。模式单元串ST1M-STnM具有相同的电路配置，且为了简化说明，下面将描述一个模式单元串ST1M。
模式单元串ST1M可包括多个模式单元MC1-MCm以及联接在模式单元位线BL1M和共源线CSL之间的选择晶体管DSTM和SSTM。例如，模式单元串ST1M可包括联接至漏极选择线DSL的漏极选择晶体管DSTM、分别联接至多个字线WL1-WLm的多个数据模式单元MC1-MCm以及联接至源选择线SSL的源选择晶体管SSTM。
模式单元区域MCA的模式单元可被用作用于存储相应的数据单元区域DCA的数据单元被写(或编程)在哪个写入模式中的存储元件。因此，模式单元区域MCA是和用于存储用户数据的数据单元区域DCA不同的用户不可访问的隐蔽区域。
控制逻辑150可将数据单元组DCG1-DCGm的写入模式信息分别存储在相应的模式单元组MCG1-MCGm中。为了简化说明，将通过使用例如构建一个页面的数据单元组DCGm和其相应的模式单元组MCGm详细描述模式单元区域MCA。
用户数据可被存储在数据单元组DCGm中。用户数据和用于控制用户数据的存储的写入命令可通过控制非易失性存储器装置100的诸如存储器控制器的外部装置来提供。控制逻辑150可根据写入命令或根据伴随写入命令的写入模式信息将用户数据存储在数据单元组DCGm中。而且，控制逻辑150可将其中存储有用户数据(即，写入模式信息)的写入模式上的信息存储在对应于数据单元组DCGm的模式单元组MCGm中。
图3所示的存储器块BLK_B可包括数据单元区域DCA和模式单元区域MCA。数据单元区域DCA是用于存储由外部装置提供的数据的区域。模式单元区域MCA是用于存储写入模式中的数据的区域，数据单元区域DCA的数据单元被写(或编程)在该写入模式中。
存储器块BLK_B可包括联接至多个位线BL1-BLn的多个单元串ST1-STn。单元串ST1-STn具有相同的电路配置，且为了简化说明，下面将代表性地描述一个单元串ST1。
单元串ST1可包括多个数据单元DC1-DCm、模式单元MC以及联接在位线BL1和共源线CSL之间的选择晶体管DST和SST。例如，单元串ST1可包括联接至漏极选择线DSL的漏极选择晶体管DST、分别联接至多个字线WL2-WLm的多个数据单元DC1-DCm、联接至字线WL1的模式单元MC以及联接至源选择线SSL的源选择晶体管SST。
尽管作为示例说明了包括一个模式单元MC的单元串ST1，但要注意的是，多个模式单元可被包括在单元串ST1中。换言之，构建单元串ST1的存储器单元中的至少一个可被设置为模式单元MC，且其余存储器单元可被设置为数据单元DC。
模式单元MC具有与数据单元DC1-DCm相同的结构。然而，和用于存储由外部装置提供的数据的数据单元DC1-DCm不同，模式单元MC可被用作用于存储数据单元区域DCA的数据单元被写(或编程)在哪个写入模式中的存储元件。
模式单元区域MCA可由包括在单元串ST1-STn中的每个中的部分存储器单元构建，且数据单元区域DCA可由其余存储器单元构建。即，模式单元区域MCA可由联接至存储器块BLK_B的至少一个字线WL1的存储器单元构建，且数据单元区域DCA可由联接至其余字线WL2-WLm的存储器单元构建。
图4和5是存储器单元的阈值电压分布图的示例以帮助解释其对应的写入模式和读取模式。图4说明每个存储器单元能够存储单位数据(即，1位数据)的单层单元(SLC)的阈值电压分布。图5说明每个存储器单元能够存储多位数据(即，2或更多位数据)的多层单元(MLC)的阈值电压分布。
如上所述，写入模式可根据各种写入命令或根据伴随写入命令的写入模式信息来选择。存储器单元可被写(或编程)为对应于选择的写入模式的状态或可被读入对应于选择的写入模式的读取模式。
参照图4，例如，当选择的写入模式为第一写入模式时，存储器单元可被编程为第一编程状态PL。当写入模式信息表示第一写入模式时，存储器单元可被在对应于第一写入模式的第一读取模式下读取。在这种情况下，具有擦除状态E和第一编程状态PL之间的电压电平的读电压Vrd_PL可被应用于存储器单元。当读电压Vrd_PL被应用时，具有擦除状态E的阈值电压的存储器单元可被确定为打开存储数据“1”的单元，且具有第一编程状态PL的阈值电压的存储器单元可被确定为关闭存储数据“0”的单元。
再如，当选择的写入模式为第二写入模式时，存储器单元可被编程为第二编程状态P。当写入模式信息表示第二写入模式时，存储器单元可被在对应于第二写入模式的第二读取模式下读取。在这种情况下，具有擦除状态E和第二编程状态P之间的电压电平的读电压Vrd_P可被应用于存储器单元。当读电压Vrd_P被应用时，具有擦除状态E的阈值电压的存储器单元可被确定为打开存储数据“1”的单元，且具有第二编程状态P的阈值电压的存储器单元可被确定为关闭存储数据“0”的单元。
再如，当选择的写入模式为第三写入模式时，存储器单元可被编程为第三编程状态PR。当写入模式信息表示第三写入模式时，存储器单元可在对应于第三写入模式的第三读取模式下被读取。在这种情况下，具有擦除状态E和第三编程状态PR之间的电压电平的读电压Vrd_PR可被应用于存储器单元。当读电压Vrd_PR被应用时，具有擦除状态E的阈值电压的存储器单元可被确定为打开存储数据“1”的单元，且具有第三编程状态PR的阈值电压的存储器单元可被确定为关闭存储数据“0”的单元。
所述第一编程状态PL是所述第二编程状态P向较低阈值电压转换的结果。所述第三编程状态PR是所述第二编程状态P向较高阈值电压转换的结果。
为了简化说明，图5说明每个存储器单元能够存储2位数据的多层单元MLC的阈值电压分布。2-位多层单元MLC可根据多位数据即LSB(最低有效位)数据和MSB(最高有效位)数据被编程为具有对应于多个编程状态中的任何一个的阈值电压。
参照图5，例如，当选择的写入模式为第一写入模式时，存储器单元可被编程为第一编程状态P1L、P2L和P3L中的任何一个。当写入模式信息表示第一写入模式时，存储器单元可被在对应于第一写入模式的第一读取模式下读取。在这种情况下，具有擦除状态E和第一编程状态P1L、P2L和P3L之间的各自的电压电平的读电压Vrd_P1L、Vrd_P2L和Vrd_P3L中的任何一个可被应用于存储器单元。即，读电压Vrd_P1L具有擦除状态E和第一编程状态P1L之间的电压电平，且读电压Vrd_P2L具有第一编程状态P1L和P2L之间的电压电平，且读电压Vrd_P3L具有第一编程状态P2L和P3L之间的电压电平。当读电压Vrd_P1L、Vrd_P2L和Vrd_P3L被应用时，LSB数据和MSB数据可被确定。
再如，当选择的写入模式为第二写入模式时，存储器单元可被编程为第二编程状态P1、P2和P3中的任何一个。当写入模式信息表示第二写入模式时，存储器单元可被在对应于第二写入模式的第二读取模式下读取。在这种情况下，具有擦除状态E和第二编程状态P1、P2和P3之间的各自的电压电平的读电压Vrd_P1、Vrd_P2和Vrd_P3可被应用于存储器单元。即，读电压Vrd_P1具有擦除状态E和第二编程状态P1之间的电压电平，且读电压Vrd_P2具有第二编程状态P1和P2之间的电压电平，且读电压Vrd_P3具有第二编程状态P2和P3之间的电压电平。当读电压Vrd_P1、Vrd_P2和Vrd_P3被应用时，LSB数据和MSB数据可被确定。
再如，当选择的写入模式为第三写入模式时，存储器单元可被编程为第三编程状态P1R、P2R和P3R中的任何一个。当写入模式信息表示第三写入模式时，存储器单元可被在对应于第三写入模式的第三读取模式下读取。在这种情况下，具有擦除状态E和第三编程状态P1R、P2R和P3R之间的各自的电压电平的读电压Vrd_P1R、Vrd_P2R和Vrd_P3R中的任何一个可被应用于存储器单元。即，读电压Vrd_P1R具有擦除状态E和第三编程状态P1R之间的电压电平，且读电压Vrd_P2R具有第三编程状态P1R和P2R之间的电压电平，且读电压Vrd_P3R具有第三编程状态P2R和P3R之间的电压电平。当读电压Vrd_P1R、Vrd_P2R和Vrd_P3R被应用时，LSB数据和MSB数据可被确定。
当第二编程状态P1、P2和P3被转换时，第一编程状态P1L、P2L和P3L可分别导致向较低阈值电压的方向。当第二编程状态P1、P2和P3被转换时，第三编程状态P1R、P2R和P3R可分别导致向较高阈值电压的方向。
图6是帮助根据实施例的非易失性存储器装置的写入操作的流程图。在下文中，将参照图1-6描述写入操作。
在步骤S110中，控制逻辑150可从诸如存储器控制器的外部装置接收包括写入模式信息的写入命令(或写入命令和伴随写入命令的写入模式信息)。也就是说，控制逻辑150可根据其中包括的写入模式信息接收被表示为不同代码值的各种写入命令中的任何一种。例如，控制逻辑150可接收包括第一写入模式信息的第一写入命令作为第一代码值或包括第二写入模式信息的第二写入命令作为第二代码值。
包括第一写入模式信息的第一写入命令可允许包含在存储器单元阵列110的数据单元区域DCA中的存储器单元被编程为第一编程状态(例如，图4的第一编程状态PL)。包括第二写入模式信息的第二写入命令也可允许存储器单元被编程为第二编程状态(例如，图4的第二编程状态P)，当第一编程状态被转换时，第二编程状态导致向更高阈值电压的方向。
在步骤S120中，控制逻辑150可根据写入模式信息选择写入模式，且可将数据单元区域DCA中的写数据存储在选择的写入模式中。
在步骤S130中，控制逻辑150可将选择的写入模式的信息存储在存储器单元阵列110的模式存储区域MCA中。写入模式的存储信息可在读取操作中被参考。
图7是帮助根据实施例的非易失性存储器装置的读取操作的流程图。在下文中，将参照图1-7描述读取操作。
在步骤S210中，当读命令由诸如存储器控制器的外部装置提供时，控制逻辑150可读取存储在模式单元区域MCA中的写入模式信息。
在步骤S220中，控制逻辑150可确定读取的写入模式信息和存储在模式信息存储块160中的写入模式信息是否相同。
当读取的写入模式信息和存储在模式信息存储块160中的写入模式信息相同时，读取操作可在不改变读取模式的情况下在先前使用的读取模式下执行。换言之，在步骤S230中，控制逻辑150可在对应于存储在模式信息存储块160中的写入模式的读取模式下执行读取操作。
例如，参照图4，当存储器单元阵列110的数据单元区域DCA被在第一写入模式下编程时，用于确定第一编程状态PL的第一读电压Vrd_PL可被应用于第一读取模式中的数据单元区域DCA。再如，当存储器单元阵列110的数据单元区域DCA被在第二写入模式下编程时，用于确定第二编程状态P的第二读电压Vrd_P可被应用于第二读取模式下的数据单元区域DCA。
相反地，当读取的写入模式信息和存储在模式信息存储块160中的写入模式信息不同时，先前使用的读取模式被忽略，且读取操作可在新的读取模式下执行。即，在步骤S240中，控制逻辑150可在对应于读取的写入模式的写入模式下执行写入操作。
读取的写入模式信息可被存储使得可在随后的读取操作中确定是否改变读取模式。在步骤S250中，控制逻辑150可将读取的写入模式信息存储在模式信息存储块160中。也就是说，控制逻辑150可用读取的写入模式信息更新存储在模式信息存储块160中的写入模式信息。
图8是说明包括根据实施例的非易失性存储器装置的数据存储装置以及将数据存储装置作为存储装置使用的数据处理系统的框图。
数据处理系统1000可包括主机装置1100和数据存储装置1200。数据存储装置1200可包括控制器1210和非易性失存储装置1220。数据存储装置1200可通过被联接至诸如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏播放器、TV、车载信息娱乐系统等的主机系统1100来使用。
控制器1210可包括主机接口单元1211、控制单元1212、存储器接口单元1213、随机存取存储器1214以及错误校正码(ECC)单元1215。
控制单元1212可控制控制器1210的一般操作以响应来自主机装置1100的请求。控制单元1212可驱动用于控制非易失性存储器装置1220的固件或软件。
随机存取存储器1214可被用作控制单元1212的工作存储器。随机存取存储器1214可被用作临时存储从非易失性存储器装置1220读取的数据或由主机装置1100提供的数据的数据缓冲存储器。
主机接口单元1211可连接主机装置1100和控制器1210。例如，主机接口单元1211可通过诸如通用串行总线(USB)协议、通用快闪存储(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI专用(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议和串列SCSI(SAS)协议的各种接口协议中的一个与主机装置1100通信。
存储器接口单元1213可连接控制器1210和非易失性存储器装置1220。存储器接口单元1213可为非易失性存储器装置1220提供命令和地址。此外，存储器接口单元1213可与非易失性存储器装置1220交换数据。
错误校正码单元1215可检测从非易失性存储器装置1220读取的数据的错误。而且，错误校正码单元1215可被配置为当检测到的错误在可校正范围内时校正检测到的错误。
非易失性存储器装置1220可被用作数据存储装置1200的存储介质。非易失性存储器装置1220可包括多个非易失性存储芯片(或晶片)NVM_1-NVM_k。构建非易失性存储器装置1220的非易失性存储芯片NVM_1-NVM_k中的每个可具有与上文参照图1-3所述的非易失性存储器装置相同的配置，且可执行与上文参照图4-7所述的非易失性存储器装置相同的操作。
控制器1210和非易失性存储器装置1220可被制造为各种数据存储装置中的任何一种。例如，控制器1210和非易失性存储器装置1220可被集成为一个半导体装置且可被制造为MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、小型-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用快闪存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡，紧凑型闪存(CF)卡，智能媒体卡、记忆棒等中的任何一种。
图9是说明包括根据实施例的非易失性存储器装置的固态驱动器(SSD)以及将固态驱动器作为存储装置使用的数据处理系统的框图。
数据处理系统2000可包括主机装置2100和固态驱动器(SSD)2200。
SSD 2200可包括SSD控制器2210、缓存存储装置2220、非易失性存储器装置2231-223n、电源2240、信号连接器2250以及电源连接器2260。
SSD控制器2210可访问非易失性存储器装置2231-223n以响应来自主机装置2100的请求。
缓存存储装置2220可临时存储将被存储在非易失性存储器装置2231-223n中的数据。进一步地，缓存存储装置2220可临时存储从非易失性存储器装置2231-223n中读取的数据。临时存储在缓存存储装置2220中的数据可在SSD控制器2210的控制下被传输至主机装置2100或非易失性存储器装置2231-223n。
非易失性存储器装置2231-223n可被用作SSD 2200的存储介质。非易失性存储器装置2231-223n中的每个可具有与上文参照图1-3所述的非易失性存储器装置相同的配置，且可执行与上文参照图4-7所述的非易失性存储器装置相同的操作。非易失性存储器装置2231-223n可分别通过多个通道CH1-CHn被电联接至SSD控制器2210。一个或多个非易失性存储器装置可被电联接至一个通道。被电联接至一个通道的非易失性存储器装置可被电联接至相同的信号总线和数据总线。
电源2240可将通过电源连接器2260输入的电源PWR提供至SSD2200的内部。电源2240可包括辅助电源2241。辅助电源2241可供应电源以当发生突然断电时允许SSD 2200被正确地终止。辅助电源2241可包括能够用电源PWR充电的超级电容器。
SSD控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。信号连接器2250可根据主机装置2100和SSD 2200之间的接口方案被配置为诸如并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和PCI专用(PCI-E)的各种协议。
图10是说明图9所示的SSD控制器的示例的框图。参照图10，SSD控制器2210可包括存储接口单元2211、主机接口单元2212、错误校正码(ECC)单元2213、控制单元2214以及随机存取存储器2215。
存储接口单元2211可提供诸如命令和地址的控制信号至非易失性存储器装置2231-223n。而且，存储接口单元2211可与非易失性存储器装置2231-223n交换数据。存储接口单元2211可在控制单元2214的控制下分散从缓冲存储装置2220传输到通道CH1-CHn的数据。此外，存储接口单元2211可在控制单元2214的控制下传输从非易失性存储器装置2231-223n读取的数据至缓冲存储装置2220。
主机接口单元2212可提供与SSD 2200的连接以对应主机装置2100的协议。例如，主机接口单元2212可通过并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和PCI专用(PCI-E)协议中的一个与主机装置2210通信。另外，主机接口单元2212可执行支持主机装置2100的磁盘仿真功能以识别SSD 2200为硬盘驱动器(HDD)。
ECC单元2213可根据传输至非易失性存储器装置2231-223n的数据生成校验位。生成的校验位可连同数据一起存储在非易失性存储器装置2231-223n中。ECC单元2213可检测从非易失性存储器装置2231-223n读取的数据的错误。当检测到的错误在可校正范围内时，ECC单元2213可校正检测到的错误。
控制单元2214可分析并处理从主机装置2100输入的信号SGL。控制单元2214可根据用于驱动SSD 2200的固件或软件控制缓冲存储装置2220和非易失性存储器装置2231-223n的操作。随机存取存储器2215可被用作用于驱动固件或软件的工作存储器。
图11是说明根据实施例的其中安装有数据存储装置的计算机系统的框图。参照图11，计算机系统3000包括电联接至系统总线3700的网络适配器3100、中央处理单元3200、数据存储装置3300、RAM 3400、ROM 3500和用户界面3600。数据存储装置3300可由图8所示的数据存储装置1200或图9所示的SSD 2200构建。
网络适配器3100可提供计算机系统3000和外部网络之间的连接。中央处理单元3200执行用于驱动加载到RAM 3400上的操作系统或应用程序的一般操作。
数据存储装置3300可存储计算机系统3000中必需的一般数据。例如，用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可被存储在数据存储装置3300中。
RAM 3400可被用作计算机系统3000的工作存储器。一经启动，从数据存储装置3300读取的操作系统、应用程序、各种程序模块以及驱动程序所必需的程序数据可被加载到RAM 3400上。在操作系统被驱动之前激活的BIOS(基本输入/输出系统)可被存储在ROM 3500中。计算机系统3000和用户之间的信息交换可通过用户界面3600来执行。
尽管上文已经描述了各种实施例，但本领域技术人员应该理解的是，所述实施例仅为示例。因此，在此所述的非易失性存储器装置、其操作方法以及包括其的数据存储装置不应限于所述实施例。

Claims (10)

1.一种非易失性存储器装置，其包括：
存储器单元阵列，其包括数据单元区域；
模式单元区域，其存储所述数据单元区域的写入模式信息；
模式信息存储块，其适用于存储在先前的读取操作中从所述模式单元区域读取的先前的写入模式信息；以及
控制逻辑，其适用于从所述模式单元区域读取所述写入模式信息、比较所述读取的写入模式信息和所述先前的写入模式信息，并且在根据比较结果选择的读取模式下读取所述数据单元区域。
2.根据权利要求1所述的非易失性存储器装置，其中，当所述读取的写入模式信息和所述先前的写入模式信息相同时，所述控制逻辑在对应于所述先前的写入模式信息的读取模式下读取所述数据单元区域。
3.根据权利要求1所述的非易失性存储器装置，其中，当所述读取的写入模式信息和所述先前的写入模式信息不同时，所述控制逻辑在对应于所述读取的写入模式信息的读取模式下的读取所述数据单元区域。
4.根据权利要求3所述的非易失性存储器装置，其中，当所述读取的写入模式信息和所述先前的写入模式信息不同时，所述控制逻辑用所述读取的写入模式信息更新所述先前的写入模式信息。
5.根据权利要求1所述的非易失性存储器装置，其中，所述控制逻辑接收被表示为不同代码值的任何写入命令、根据所述接收的写入命令选择所述数据单元区域的写入模式，并且在所述选择的写入模式下将数据存储在所述数据单元区域中。
6.根据权利要求5所述的非易失性存储器装置，其中，所述控制逻辑根据所述选择的写入模式将所述写入模式信息存储在所述模式单元区域中。
7.根据权利要求1所述的非易失性存储器装置，其中，所述控制逻辑根据伴随写入命令的所述写入模式信息选择所述数据单元区域的写入模式，并在所述选择的写入模式下将数据存储在所述数据单元区域中。
8.一种操作非易失性存储器装置的方法，包括：
读取存储在模式单元区域中的写入模式信息；
确定所述读取的写入模式信息和存储在模式信息存储块中的先前的写入模式信息是否相同；以及
在根据比较结果选择的读取模式下执行读取操作。
9.根据权利要求8所述的操作方法，其中，当所述读取的写入模式信息和所述先前的写入模式信息相同时，以对应于所述先前的写入模式信息的读取模式执行所述读取操作。
10.一种数据存储装置，其包括：
存储器控制器，其适用于提供写入命令；以及
非易失性存储器装置，其包括存储器单元阵列和模式信息存储块，所述存储器单元阵列包括数据单元区域和模式单元区域，且所述非易失性存储器装置适用于根据所述存储器控制器提供的所述写入命令选择写入模式，将所述数据单元区域中的数据存储在所述选择的写入模式中，以及将所述选择的写入模式的写入模式信息存储在所述模式单元区域中。
CN201510822698.XA 2015-02-27 2015-11-24 非易失性存储器装置和操作方法及包括其的数据存储装置 Active CN105931668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0028337 2015-02-27
KR1020150028337A KR20160105100A (ko) 2015-02-27 2015-02-27 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Publications (2)

Publication Number Publication Date
CN105931668A true CN105931668A (zh) 2016-09-07
CN105931668B CN105931668B (zh) 2020-11-17

Family

ID=56798941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510822698.XA Active CN105931668B (zh) 2015-02-27 2015-11-24 非易失性存储器装置和操作方法及包括其的数据存储装置

Country Status (4)

Country Link
US (1) US9728264B2 (zh)
KR (1) KR20160105100A (zh)
CN (1) CN105931668B (zh)
TW (1) TWI679641B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180001A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统和测试系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655640B (zh) 2018-01-24 2019-04-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210123884A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN1591693A (zh) * 2003-04-29 2005-03-09 戴洛格半导体公司 预检测数据丢失的闪速存储器
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
US20090040813A1 (en) * 2007-08-10 2009-02-12 Hee Bok Kang Phase change memory device and operating method thereof
CN101622674A (zh) * 2006-12-24 2010-01-06 晟碟以色列有限公司 利用随机化抑制错误的闪存装置、系统和方法
CN102890963A (zh) * 2011-07-20 2013-01-23 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298421B1 (en) * 1998-01-12 2001-10-02 Brother Kogyo Kabushiki Kaisha Data storage device
JP2001160025A (ja) * 1999-12-03 2001-06-12 Nec Kyushu Ltd データ転送装置
JP2002175692A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体記憶装置及びデータ処理システム
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
JP4419699B2 (ja) * 2004-06-16 2010-02-24 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
GB2434674B (en) * 2004-10-26 2009-12-16 Spansion Llc Information setting method of nonvolatile storage device, and nonvolatile storage device
KR100878479B1 (ko) 2007-01-16 2009-01-14 삼성전자주식회사 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
JP2011181134A (ja) * 2010-02-26 2011-09-15 Elpida Memory Inc 不揮発性半導体装置の制御方法
US9032385B2 (en) * 2011-12-28 2015-05-12 Lg Electronics Inc. Mobile terminal and control method thereof
US8947968B2 (en) * 2013-07-08 2015-02-03 Arm Limited Memory having power saving mode
JP6266308B2 (ja) * 2013-11-07 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN1591693A (zh) * 2003-04-29 2005-03-09 戴洛格半导体公司 预检测数据丢失的闪速存储器
CN101622674A (zh) * 2006-12-24 2010-01-06 晟碟以色列有限公司 利用随机化抑制错误的闪存装置、系统和方法
US20080172520A1 (en) * 2007-01-17 2008-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
US20090040813A1 (en) * 2007-08-10 2009-02-12 Hee Bok Kang Phase change memory device and operating method thereof
CN102890963A (zh) * 2011-07-20 2013-01-23 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180001A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统和测试系统
CN111180001B (zh) * 2018-11-13 2023-10-13 爱思开海力士有限公司 存储器系统和测试系统

Also Published As

Publication number Publication date
US20160253124A1 (en) 2016-09-01
TW201631586A (zh) 2016-09-01
CN105931668B (zh) 2020-11-17
US9728264B2 (en) 2017-08-08
KR20160105100A (ko) 2016-09-06
TWI679641B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
US9640268B2 (en) Nonvolatile memory device including memory area storing information used for searching erased page, data storage device including the same, and operating method thereof
CN111258793B (zh) 存储器控制器及其操作方法
US11004519B2 (en) Storage device and operating method thereof
US9524791B1 (en) Data storage device and operating method thereof
TW201321976A (zh) 半導體記憶體裝置、其讀取方法以及具有該半導體記憶體裝置的資料儲存裝置
CN113035254A (zh) 存储装置及其操作方法
US10748626B2 (en) Data storage device and operating method thereof
US20210334000A1 (en) Memory system, memory controller and memory device for configuring super blocks
KR20140132103A (ko) 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
CN105931668A (zh) 非易失性存储器装置和操作方法及包括其的数据存储装置
US10991432B2 (en) Storage device and method of operating the same
US9484108B2 (en) Integrated circuit, semiconductor memory device, and operating method thereof
CN111916134A (zh) 存储装置及其操作方法
KR20160004557A (ko) 비휘발성 메모리 장치 및 그 동작 방법
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
CN107219998B (zh) 数据存储装置及其操作方法
US11842779B2 (en) Memory device and operating method for performing verify operation
CN112783431A (zh) 存储装置及其操作方法
CN112447234A (zh) 存储器控制器及其操作方法
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US20230178159A1 (en) Memory device and operating method thereof
US20230238064A1 (en) Memory device and method of operating the same
CN113778325A (zh) 存储装置及其操作方法
CN114373491A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant