CN111180001A - 存储器系统和测试系统 - Google Patents

存储器系统和测试系统 Download PDF

Info

Publication number
CN111180001A
CN111180001A CN201910903792.6A CN201910903792A CN111180001A CN 111180001 A CN111180001 A CN 111180001A CN 201910903792 A CN201910903792 A CN 201910903792A CN 111180001 A CN111180001 A CN 111180001A
Authority
CN
China
Prior art keywords
test
area
data
tag
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910903792.6A
Other languages
English (en)
Other versions
CN111180001B (zh
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111180001A publication Critical patent/CN111180001A/zh
Application granted granted Critical
Publication of CN111180001B publication Critical patent/CN111180001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3684—Test management for test design, e.g. generating new test cases
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种存储器系统，该存储器系统包括：存储器装置，包括测试区域；以及处理器，被配置成将从主机装置传送的模式数据写入到测试区域中包括的模式数据区域，从测试区域读取测试数据，并且将读取的测试数据传送到主机装置。模式数据区域的位置在测试区域中是可调整的。

Description

存储器系统和测试系统
相关申请的交叉引用
本申请要求于2018年11月13日提交的申请号为10-2018-0138709的韩国申请的优先权，该韩国申请通过引用整体并入本文。
技术领域
各个实施例总体涉及一种存储器系统，且更特别地，涉及一种包括存储器装置的存储器系统。
背景技术
存储器系统通常响应于主机装置的写入请求，存储从主机装置提供的数据。此外，存储器系统还响应于主机装置的读取请求，将存储的数据提供到主机装置。作为能够处理数据的电子装置的主机装置可包括计算机、数码相机、移动电话等。存储器系统可安装在主机装置中并在主机装置中进行操作，或者以可分离的形式进行制造并通过联接到主机装置来进行操作。
发明内容
各个实施例可提供一种存储器系统和包括该存储器系统的测试系统，能够在测试操作期间有效地检测存储器装置中的错误位置。
在实施例中，一种存储器系统可包括：存储器装置，包括测试区域；以及处理器，被配置成将从主机装置传送的模式数据写入到测试区域中包括的模式数据区域，从测试区域读取测试数据，并且将读取的测试数据传送到主机装置。模式数据区域的位置在测试区域中是可调整的。
在实施例中，一种测试系统可包括：存储器系统，包括处理器和存储器装置；以及主机装置，被配置成将模式数据传送到存储器系统，从存储器系统接收测试数据，并且执行测试操作。处理器可将模式数据写入到存储器装置的测试区域中包括的模式数据区域，从测试区域读取测试数据，并且将读取的测试数据传送到主机装置。模式数据区域的位置在测试区域中是可调整的。
在实施例中，一种存储器系统包括：存储器装置，包括测试区域；以及处理器：从主机装置接收包括标签数据和模式数据的测试写入请求；控制存储器装置以将标签数据存储在测试区域的开始部分和结束部分中，并且将模式数据存储在测试区域内基于标签数据中包括的位置信息限定的部分中；并且将存储的数据从测试区域提供到主机装置，以确定存储模式数据的部分的完好性，其中每当提供测试写入请求时，主机装置调整位置信息。
附图说明
图1是示出根据实施例的包括存储器系统的测试系统的框图。
图2是示出根据实施例的对测试区域执行测试操作的方法的示图。
图3是示出根据实施例的模式数据区域的位置在测试区域中从图2中的位置改变的示图。
图4是示出根据实施例的确定测试区域中的模式数据区域和调试数据区域的另一方法的示图。
图5是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图6是示出根据实施例的包括存储器系统的数据处理系统的示图。
图7是示出根据实施例的包括存储器系统的数据处理系统的示图。
图8是示出根据实施例的包括存储器系统的网络系统的示图。
图9是示出根据实施例的存储器系统中包括的非易失性存储器装置的框图。
具体实施方式
将通过以下参照附图描述的实施例来更详细地描述本公开的优点和特征及其实施方法。然而，本公开可以不同的形式实施，并且不应被解释为限于本文中阐述的实施例。而是，这些实施例被提供以使本公开将是彻底且充分的，并且将向本领域技术人员充分传达本公开的技术精神。
注意的是，对“实施例”、“另一实施例”等的参考不一定仅指一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
在附图中，本公开的各个实施例不限于所示的特定形式。例如，出于清楚的目的，附图可能被夸大。尽管在本说明书中使用了特定术语，但特定术语用于描述本公开，而非用于限制在所附权利要求中公开的本公开的含义或范围。
在说明书中，“和/或”表示包括所列出的组件中的至少一个。将理解的是，当元件被称为“连接”或“联接”到另一元件时，该元件可直接连接或联接到另一元件，或者可存在中间元件。除非特别提及，否则单数形式的术语可包括复数形式。除非另有说明或上下文清楚地指向单数形式，否则如本说明书和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”。将进一步理解的是，术语“包括或包含”和/或“包括有或包含有”在本说明书中使用时，说明所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
在下文中，将参照附图详细描述实施例。
图1是示出根据实施例的包括存储器系统10的测试系统1的框图。
测试系统1可包括存储器系统10和主机装置20。
主机装置20可控制存储器系统10的全部操作。主机装置20可将写入请求传送到存储器系统10以将数据存储在存储器系统10中，并且将读取请求传送到存储器系统10以从存储器系统10读取数据。
此外，主机装置20可通过控制存储器系统10来对存储器装置200执行测试操作。详细地，可在主机装置20的控制下，对存储器装置200中包括的测试区域TESTR执行测试操作。
当执行测试操作时，主机装置20可将模式数据PT传送到存储器系统10。例如，模式数据PT可以是随机数据。在另一示例中，模式数据PT可以是具有预定模式并且已被预先存储在主机装置20中的数据。如下文将描述的，在测试操作期间，可将模式数据PT写入到测试区域TESTR中包括的模式数据区域PTR。
主机装置20可从存储器系统10接收从测试区域TESTR读取的测试数据TEST。因为测试数据TEST包括从模式数据区域PTR读取的模式数据，所以主机装置20可基于测试数据TEST来检测模式数据区域PTR中的错误位置。
详细地，主机装置20可针对每个位，将已传送到存储器系统10的模式数据PT与从存储器系统10接收的测试数据TEST中包括的模式数据PT进行比较。主机装置20可通过比较将具有不同模式数据的位检测为错误。检测到的错误可以是已发生在模式数据区域PTR中的错误位置处的位翻转错误。随后，可校正然后处理在相应的错误位置处读取的位，或者可排除对模式数据区域PTR的错误位置的使用。
在测试操作期间，主机装置20可进一步将标签数据TAG传送到存储器系统10。例如，标签数据TAG可包括对应于模式数据PT的逻辑地址。
可将标签数据TAG写入到测试区域TESTR中除模式数据区域PTR之外的区域，例如，设置在测试区域TESTR的开始位置和结束位置处的标签数据区域。因此，标签数据TAG可包括在测试数据TEST中，并且被传送到主机装置20。主机装置20可通过识别测试数据TEST中包括的标签数据TAG来确定测试数据TEST的开始和结束。
在实施例中，如下文将详细描述的，标签数据TAG可用于确定测试区域TESTR中模式数据区域PTR的位置。可在主机装置20与存储器系统10之间预先安排(pre-arrange)与使用标签数据TAG来确定模式数据区域PTR的位置的方法相同的方法。因此，主机装置20可基于测试数据TEST中包括的标签数据TAG来识别测试数据TEST的哪一部分是模式数据PT，并且可根据上述方法，基于识别的模式数据PT来确定模式区域PTR中包括的错误位置。
此外，标签数据TAG可用于改变测试区域TESTR中的模式数据区域PTR。换言之，可通过改变标签数据TAG来使模式数据区域PTR在测试区域TESTR中移动。此处，如果模式数据区域PTR在测试区域TESTR中移动，则从模式数据区域PTR读取的模式数据的位置可在测试数据TEST中相应移动。然而，主机装置20仍然可基于标签数据TAG来识别测试数据TEST的哪一部分是模式数据PT。主机装置20可根据上述方法，基于识别的模式数据PT来确定移动的模式数据区域PTR中包括的错误位置。
也就是说，根据实施例，当执行测试操作时，检测错误位置的模式数据区域PTR是测试区域TESTR的一部分，但模式数据区域PTR的位置可在测试区域TESTR中改变。因此，主机装置20可充分地检测分布在测试区域TESTR中的错误位置。
此外，当执行测试操作时，可将存储器系统10的调试数据进一步写入到测试区域TESTR中除模式数据区域PTR之外的区域。因此，调试数据可包括在测试数据TEST中，并且被传送到主机装置20。主机装置20可基于调试数据来对存储器系统10的内部操作进行调试。
存储器系统10可被配置成响应于主机装置20的写入请求，存储从主机装置20提供的数据。此外，存储器系统10可被配置成响应于主机装置20的读取请求，将数据提供到主机装置20。特别地，如下文将详细描述的，存储器系统10可在主机装置20的控制下对测试区域TESTR执行测试操作。
存储器系统10可利用个人计算机存储卡国际协会(PCMCIA)卡、紧凑式闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型-MMC)、各种安全数字卡(SD、迷你-SD和微型-SD)、通用闪存(UFS)、固态驱动器(SSD)等来配置。
存储器系统10可包括处理器100和存储器装置200。
处理器100可控制存储器系统10的全部操作。特别地，处理器100可在主机装置20的控制下对存储器装置200执行测试操作。
详细地，处理器100可将从主机装置20传送的模式数据PT写入到存储器装置200的模式数据区域PTR。
处理器100可将标签数据TAG和调试数据写入到测试区域TESTR中除模式数据区域PTR之外的区域。调试数据可包括处理器100执行内部操作的结果。
接下来，处理器100可从整个测试区域TESTR读取测试数据TEST，并将读取的测试数据TEST传送到主机装置20。
如上所述，模式数据区域PTR可在测试区域TESTR中移动。例如，关于对相同测试区域TESTR的两个测试操作，第一测试操作的模式数据区域PTR可不同于第二测试操作的模式数据区域PTR。因此，因为在模式数据区域PTR改变的同时重复执行测试操作，所以可无遗漏地检测测试区域TESTR中的错误位置。
可利用主机装置20预先安排改变模式数据区域PTR的详细方法。例如，处理器100可基于标签数据TAG来确定偏移值，并且基于偏移值来确定测试区域TESTR中的每个模式数据区域PTR。因此，当标签数据TAG改变时，模式数据区域PTR也可改变。
在实施例中，也可每当重复执行测试操作时使测试区域TESTR的位置在存储器区域MEMR中移位。因此，可无遗漏地检测存储器区域MEMR中的错误位置。
在实施例中，存储器系统10可包括一个或多个非易失性存储器装置(未示出)。当执行测试操作时，处理器100可使用模式数据PT来对非易失性存储器装置执行各种内部操作。处理器100可将对非易失性存储器装置执行内部操作的结果作为调试数据存储在测试区域TESTR中除模式数据区域PTR之外的区域中。
在实施例中，测试区域TESTR可具有对应于一个逻辑地址的大小。例如，在主机装置20将每个逻辑地址分配给4KB的数据的情况下，处理器100可选择测试区域TESTR，使得测试区域TESTR具有4KB的大小。
存储器装置200可执行处理器100的工作存储器、缓冲存储器、高速缓存存储器等的功能。存储器装置200可作为工作存储器，存储各种程序数据和由处理器100驱动的软件程序。存储器装置200可作为缓冲存储器，缓冲在主机装置20与存储器系统10之间传送的数据。存储器装置200可作为高速缓存存储器，临时存储高速缓存数据。
存储器装置200可包括存储器区域MEMR。存储器区域MEMR可以是待存储数据的区域。
存储器装置200可以是易失性存储器装置或非易失性存储器装置。易失性存储器装置可包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。非易失性存储器装置可包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
图2是示出根据实施例的对图1的测试区域TESTR执行测试操作的方法的示图。例如，图2示出测试区域TESTR是包括六行的块。
参照图2，存储器系统10可从主机装置20接收标签数据TAG和模式数据PT。
处理器100可将标签数据TAG写入到测试区域TESTR的至少一个标签数据区域TAGR。例如，标签数据区域TAGR可位于测试区域TESTR的开始位置和结束位置中的每一个处。
标签数据TAG可包括对应于模式数据PT的逻辑地址LA1。换言之，当从主机装置20一起接收到模式数据PT和对应于模式数据PT的逻辑地址LA1时，存储器系统10可使用逻辑地址LA1作为标签数据TAG。
当从测试区域TESTR读取测试数据TEST并将测试数据TEST传送到主机装置20时，测试数据TEST中包括的标签数据TAG可使主机装置20能够识别测试数据TEST的开始和结束。因此，在实施例中，标签数据TAG可使用在主机装置20与存储器系统10之间预先安排的任意数据，而不是对应于模式数据PT的逻辑地址LA1。
然后，处理器100可基于标签数据TAG来确定偏移值OFS1，并且基于偏移值OFS1来确定模式数据区域PTR。例如，模式数据区域PTR可从通过将偏移值OFS1添加到测试区域TESTR的开始位置而获得的位置P1开始。在图2中，通过将偏移值OFS1添加到开始位置而获得的位置P1是在以下假设下计算的：在测试区域TESTR中，存储器单元的行以从顶部到底部的顺序来布置形成，例如形成六行，并且每行中的存储器单元以从左到右的顺序来布置。
因为模式数据PT具有预定大小，所以如果确定了模式数据区域PTR的开始位置P1，则也可确定模式数据区域PTR的结束位置P2。处理器100可将模式数据PT写入到确定的模式数据区域PTR。
此外，处理器100可确定测试区域TESTR中的调试数据区域DBGR，并将调试数据DBG写入到调试数据区域DBGR。当整个测试数据TEST由标签数据TAG、模式数据PT和调试数据DBG形成时，调试数据区域DBGR可以是测试区域TESTR中除标签数据区域TAGR和模式数据区域PTR之外的剩余区域。
详细地，调试数据区域DBGR可在测试区域TESTR中从模式数据区域PTR的结束位置P2开始。另外，调试数据DBG可被生成为具有预定大小。因此，如果确定了调试数据区域DBGR的开始位置P2，则也可确定调试数据区域DBGR的结束位置P1。例如，因为整个测试区域TESTR具有预定大小，所以如图2所示，调试数据区域DBGR可从测试区域TESTR的后部延伸至测试区域TESTR的前部，并且在模式数据区域PTR的开始位置P1处结束。
在上述实施例中，确定了模式数据区域PTR，然后基于模式数据区域PTR确定了调试数据区域DBGR。然而，根据另一实施例，可颠倒确定模式数据区域PTR和调试数据区域DBGR的顺序。换言之，如图2所示，可基于偏移值OFS1来确定调试数据区域DBGR，然后可基于调试数据区域DBGR来确定模式数据区域PTR。
处理器100可基于标签数据TAG和预定密钥来确定偏移值OFS1。密钥可以是在处理器100与主机装置20之间预先安排或预先识别并存储的值。例如，处理器100可通过对标签数据TAG和密钥执行XOR运算来确定偏移值OFS1。在这种情况下，如将参照图3描述的，当标签数据TAG改变时，偏移值可改变。此外，当偏移值改变时，模式数据区域PTR可在测试区域TESTR中改变。
图3是示出根据实施例的模式数据区域PTR的位置在测试区域TESTR中从图2中的位置改变的示图。
参照图3，在不同于图2的测试操作期间，当从主机装置20接收到模式数据PT时，存储器系统10可接收到逻辑地址LA2。逻辑地址LA2可用作标签数据TAG。逻辑地址LA2可不同于图2的逻辑地址LA1。因此，处理器100可基于逻辑地址LA2和预定密钥来确定不同于图2的偏移值OFS1的偏移值OFS2。
处理器100可基于偏移值OFS2来确定模式数据区域PTR。与图2相比，因为偏移值OFS2改变，所以模式数据区域PTR也可在测试区域TESTR中改变。因此，当在图3的模式数据区域PTR中存在某个错误位置时，即使在图2的测试操作期间没有检测到相应的错误位置，也可在图3的测试操作期间检测到相应的错误位置。
图3中确定调试数据区域DBGR的方法类似于参照图2描述的确定调试数据区域DBGR的方法；因此，将省略对其的进一步说明。
图4是示出根据实施例的确定测试区域TESTR中的模式数据区域PTR和调试数据区域DBGR的另一方法的示图。在图4中，可以与图2相反的方式来确定模式数据区域PTR和调试数据区域DBGR。
参照图4，例如，存储器系统10可从主机装置20接收与图2相同的逻辑地址LA1，并且使用逻辑地址LA1作为标签数据TAG。因此，处理器100可基于标签数据TAG来确定与图2相同的偏移值OFS1。
处理器100可基于通过标签数据TAG确定的偏移值OFS1来确定调试数据区域DBGR。例如，调试数据区域DBGR可从通过将偏移值OFS1添加到测试区域TESTR的开始位置而获得的位置P1开始。如果确定了调试数据区域DBGR的开始位置P1，则也可基于调试数据DBG的大小来确定调试数据区域DBGR的结束位置P3。
模式数据区域PTR可在测试区域TESTR中从调试数据区域DBGR的结束位置P3开始。在这种情况下，模式数据区域PTR可在调试数据区域DBGR的开始位置P1处结束。换言之，模式数据区域PTR可在通过将偏移值OFS1添加到测试区域TESTR的开始位置而获得的位置P1处结束。
比较图2的实施例和图4的实施例，在图2中基于偏移值OFS1的位置P1可以是模式数据区域PTR的开始位置，而在图4中位置P1可以是调试数据区域DBGR的开始位置。如果基于位置P1确定了模式数据区域PTR和调试数据区域DBGR中的任意一个，则可自动地确定另一个。
尽管图2至图4的测试操作使用相同的模式数据PT并生成相同的调试数据DBG，但在一些实施例中，测试操作可使用不同的模式数据并生成不同的调试数据。
图5是示出根据实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示图。参照图5，数据处理系统1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口1211、控制装置1212、随机存取存储器1213、错误校正码(ECC)电路1214和存储器接口1215。
主机接口1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口1211可根据主机装置1100的协议来接口连接主机装置1100和SSD 1200。例如，主机接口1211可通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、PCI高速(PCI-e或PCIe)和通用闪存(UFS)。
控制装置1212可分析并处理从主机装置1100接收的信号SGL。控制装置1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作存储这种固件或软件的工作存储器。
控制装置1212可包括图1所示的处理器100。控制装置1212可以与图1所示的处理器100相同的方式来操作。随机存取存储器1213可包括图1所示的存储器装置200。
ECC电路1214可生成待被传送到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。ECC电路1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC电路1214可校正检测到的错误。
存储器接口1215可根据控制装置1212的控制将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n中的至少一个。此外，存储器接口1215可根据控制装置1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口1215可将存储在缓冲存储器装置1220中的数据提供到非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。此外，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制而被传送到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可供应电力以使SSD 1200正常地终止。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100与SSD 1200之间的接口连接方案而通过各种类型的连接器配置。
电源连接器1260可根据主机装置1100的电力供应方案而通过各种类型的连接器配置。
图6是示出根据实施例的包括存储器系统2200的数据处理系统2000的示图。参照图6，数据处理系统2000可包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印刷电路板的板形式来配置。尽管未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
存储器系统2200可以诸如印刷电路板的板形式来配置。存储器系统2200可被称为存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240以及连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图5所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制而被传送到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器系统2200之间传输。连接端子2250可根据主机装置2100与存储器系统2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在存储器系统2200的任意一侧上。
图7是示出根据实施例的包括存储器系统3200的数据处理系统3000的示图。参照图7，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印刷电路板的板形式来配置。尽管未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图5所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制而被传送到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器系统3200的存储介质。
图8是示出根据实施例的包括存储器系统4200的网络系统4000的示图。参照图8，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可将数据提供到多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可由图1所示的存储器系统10、图5所示的SSD 1200、图6所示的存储器系统2200或图7所示的存储器系统3200来配置。
图9是示出根据实施例的存储器系统中包括的非易失性存储器装置300的框图。参照图9，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式而作为写入驱动器或读出放大器来操作。例如，在写入操作中，数据读取/写入块330可作为写入驱动器来操作，该写入驱动器将从外部装置提供的数据存储在存储器单元阵列310中。又例如，在读取操作中，数据读取/写入块330可作为读出放大器来操作，该读出放大器从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对从外部装置提供的地址进行解码。列解码器340可基于解码结果将数据读取/写入块330的、分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可生成待用于非易失性存储器装置300的内部操作的电压。通过电压生成器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，例如非易失性存储器装置300的读取操作、写入操作和擦除操作。
如上所述，根据实施例的存储器系统和包括该存储器系统的测试系统可在测试操作期间有效地检测存储器装置中的错误位置。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本文所描述的存储器系统不应基于所描述的实施例而受到限制。而是，本文结合以上说明和附图所描述的存储器系统应仅根据所附权利要求来限制。

Claims (22)

1.一种存储器系统，包括：
存储器装置，包括测试区域；以及
处理器，将从主机装置传送的模式数据写入到所述测试区域中包括的模式数据区域，从所述测试区域读取测试数据，并且将读取的所述测试数据传送到所述主机装置，
其中所述模式数据区域的位置在所述测试区域中是可调整的。
2.根据权利要求1所述的存储器系统，其中所述处理器将从所述主机装置传送的标签数据写入到所述测试区域中包括的标签数据区域，基于所述标签数据来确定偏移值，并且基于所述偏移值来确定所述模式数据区域的位置。
3.根据权利要求2所述的存储器系统，其中所述标签数据包括对应于所述模式数据的逻辑地址。
4.根据权利要求2所述的存储器系统，其中所述标签数据区域位于所述测试区域的开始位置处。
5.根据权利要求4所述的存储器系统，其中所述标签数据区域位于所述测试区域的结束位置处。
6.根据权利要求2所述的存储器系统，其中所述处理器基于所述标签数据和预定密钥来确定所述偏移值。
7.根据权利要求2所述的存储器系统，其中所述处理器基于所述标签数据区域和所述模式数据区域来确定所述测试区域中调试数据区域的位置，并且将执行内部操作的结果作为调试数据写入到所述调试数据区域。
8.根据权利要求7所述的存储器系统，
其中所述模式数据区域从通过将所述偏移值添加到所述测试区域的开始位置而获得的位置开始，并且
其中所述处理器确定所述测试区域中除所述标签数据区域和所述模式数据区域之外的区域作为所述调试数据区域。
9.根据权利要求1所述的存储器系统，其中所述处理器将从所述主机装置传送的标签数据写入到所述测试区域中包括的标签数据区域，基于所述标签数据来确定偏移值，基于所述偏移值来确定所述测试区域中调试数据区域的位置，并且将执行内部操作的结果作为调试数据写入到所述调试数据区域。
10.根据权利要求9所述的存储器系统，
其中所述调试数据区域从通过将所述偏移值添加到所述测试区域的开始位置而获得的位置开始，并且
其中所述处理器确定所述测试区域中除所述标签数据区域和所述调试数据区域之外的区域作为所述模式数据区域。
11.一种测试系统，包括：
存储器系统，包括处理器和存储器装置；以及
主机装置，将模式数据传送到所述存储器系统，从所述存储器系统接收测试数据，并且执行测试操作，
其中所述处理器将所述模式数据写入到所述存储器装置的测试区域中包括的模式数据区域，从所述测试区域读取所述测试数据，并且将读取的所述测试数据传送到所述主机装置，并且
其中所述模式数据区域的位置在所述测试区域中是可调整的。
12.根据权利要求11所述的测试系统，
其中所述主机装置进一步将标签数据传送到所述存储器系统，并且
其中所述处理器将所述标签数据写入到所述测试区域中包括的标签数据区域，基于所述标签数据来确定偏移值，并且基于所述偏移值来确定所述模式数据区域的位置。
13.根据权利要求12所述的测试系统，其中所述标签数据包括对应于所述模式数据的逻辑地址。
14.根据权利要求12所述的测试系统，其中所述标签数据区域位于所述测试区域的开始位置处。
15.根据权利要求14所述的测试系统，其中所述标签数据区域位于所述测试区域的结束位置处。
16.根据权利要求12所述的测试系统，其中所述处理器基于所述标签数据和预定密钥来确定所述偏移值。
17.根据权利要求12所述的测试系统，其中所述处理器基于所述标签数据区域和所述模式数据区域来确定所述测试区域中调试数据区域的位置，并且将执行内部操作的结果作为调试数据写入到所述调试数据区域。
18.根据权利要求17所述的测试系统，
其中所述模式数据区域从通过将所述偏移值添加到所述测试区域的开始位置而获得的位置开始，并且
其中所述处理器确定所述测试区域中除所述标签数据区域和所述模式数据区域之外的区域作为所述调试数据区域。
19.根据权利要求11所述的测试系统，其中所述处理器将从所述主机装置传送的标签数据写入到所述测试区域中包括的标签数据区域，基于所述标签数据来确定偏移值，基于所述偏移值来确定所述测试区域中调试数据区域的位置，并且将执行内部操作的结果作为调试数据写入到所述调试数据区域。
20.根据权利要求19所述的测试系统，
其中所述调试数据区域从通过将所述偏移值添加到所述测试区域的开始位置而获得的位置开始，并且
其中所述处理器确定所述测试区域中除所述标签数据区域和所述调试数据区域之外的区域作为所述模式数据区域。
21.根据权利要求12所述的测试系统，其中所述主机装置从所述测试数据识别所述标签数据，基于识别的所述标签数据来确定所述偏移值，基于确定的所述偏移值来从所述测试数据识别从所述模式数据区域读取的模式数据，并且通过将识别的模式数据与传送到所述存储器系统的模式数据进行比较来从所述模式数据区域检测错误位置，其中所述测试数据是从所述存储器系统接收的。
22.一种存储器系统，包括：
存储器装置，包括测试区域；以及
处理器：
从主机装置接收包括标签数据和模式数据的测试写入请求；
控制所述存储器装置以将所述标签数据存储在所述测试区域的开始部分和结束部分中，并且将所述模式数据存储在所述测试区域内基于所述标签数据中包括的位置信息限定的部分中；并且
将存储的数据从所述测试区域提供到所述主机装置，以确定存储所述模式数据的部分的完好性，
其中每当提供所述测试写入请求时，所述主机装置调整所述位置信息。
CN201910903792.6A 2018-11-13 2019-09-24 存储器系统和测试系统 Active CN111180001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0138709 2018-11-13
KR1020180138709A KR20200055267A (ko) 2018-11-13 2018-11-13 메모리 시스템 및 테스트 시스템

Publications (2)

Publication Number Publication Date
CN111180001A true CN111180001A (zh) 2020-05-19
CN111180001B CN111180001B (zh) 2023-10-13

Family

ID=70550729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910903792.6A Active CN111180001B (zh) 2018-11-13 2019-09-24 存储器系统和测试系统

Country Status (3)

Country Link
US (1) US11101017B2 (zh)
KR (1) KR20200055267A (zh)
CN (1) CN111180001B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779020A (zh) * 2023-08-28 2023-09-19 合肥康芯威存储技术有限公司 一种存储器、测试方法、设备及介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418060B1 (ko) * 2020-12-14 2022-07-07 현대오토에버 주식회사 플래시 메모리 ecc 모듈의 진단 장치 및 방법
CN113778822B (zh) * 2021-08-04 2023-05-23 成都佰维存储科技有限公司 纠错能力测试方法、装置、可读存储介质及电子设备
KR20230086446A (ko) * 2021-12-08 2023-06-15 에스케이하이닉스 주식회사 저장 장치, 호스트 장치 및 그들의 동작 방법
KR20220016234A (ko) 2022-01-14 2022-02-08 김용원 공기추진기(공기펌프와 공기터빈)를 장착한 3륜 자전거
KR20220056159A (ko) 2022-04-04 2022-05-04 김용원 물탱크 내의 스팀집 슈퍼히터에 전력공급한 스팀공급으로 스팀터빈을 구동하는 것과 슈퍼히터로 스팀을 공급하는 스팀청소기에 발전기들을 설치하는 것과 공기터빈의 흡입구들의 공기필터들 설치와 펠티에소자를 이용한 냉온 공기배출과 얼음제조기 시스템
KR20220080053A (ko) 2022-05-27 2022-06-14 김용원 다중 에어 레이어 튜브보트
KR20230004349A (ko) 2022-12-05 2023-01-06 김용원 선풍기에 설치하는 발전기
KR20230047973A (ko) 2023-03-21 2023-04-10 김용원 자전거에 발전기를 설치
KR20230175138A (ko) 2023-12-06 2023-12-29 김용원 자전거에 발전기를 설치(Install the generator ona bike)10-2023-0036696하고 자전거 뒷바퀴의 양측 보조 바퀴가 있는 뒤 짐받이에 찜기를 싣고 폭설, 빙판 녹이는 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5509018A (en) * 1992-09-11 1996-04-16 International Business Machines Corporation Flash-erase-type nonvolatile semiconductor storage device
US20050204234A1 (en) * 2004-03-12 2005-09-15 Infineon Technologies Ag Method and apparatus for the memory self-test of embedded memories in semiconductor chips
US20080046788A1 (en) * 2005-12-26 2008-02-21 Lee Hi-Choon Semiconductor memory device
JP2009048343A (ja) * 2007-08-17 2009-03-05 Fujitsu Ltd キャッシュタグ試験方式
CN102646034A (zh) * 2010-08-31 2012-08-22 特克特朗尼克公司 用于生成文本定义的测试模式的系统
CN105931668A (zh) * 2015-02-27 2016-09-07 爱思开海力士有限公司 非易失性存储器装置和操作方法及包括其的数据存储装置
CN107122128A (zh) * 2016-02-25 2017-09-01 Arm 有限公司 数据存储
US20180075928A1 (en) * 2016-09-09 2018-03-15 Samsung Electronics Co., Ltd. Memory system and memory control method
CN108376555A (zh) * 2017-01-31 2018-08-07 爱思开海力士有限公司 存储器设备及其测试方法以及存储器模块及使用其的系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802069A (en) * 1995-11-13 1998-09-01 Intel Corporation Implementing mass storage device functions using host processor memory
US20030074650A1 (en) * 2001-10-17 2003-04-17 Tankut Akgul Debugger operating system for embedded systems
CN101147204A (zh) * 2006-01-24 2008-03-19 爱德万测试株式会社 测试装置以及选择装置
US8473792B2 (en) * 2011-01-06 2013-06-25 Lsi Corporation Logic BIST for system testing using stored patterns
US9009561B2 (en) * 2012-08-01 2015-04-14 Nvidia Corporation System and method for detecting errors in audio data
US9009565B1 (en) * 2013-03-15 2015-04-14 Pmc-Sierra, Inc. Systems and methods for mapping for solid-state memory
KR101561854B1 (ko) 2013-09-30 2015-10-22 주식회사 유니테스트 Fpga 기반의 비실장형 스토리지 테스트 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5509018A (en) * 1992-09-11 1996-04-16 International Business Machines Corporation Flash-erase-type nonvolatile semiconductor storage device
US20050204234A1 (en) * 2004-03-12 2005-09-15 Infineon Technologies Ag Method and apparatus for the memory self-test of embedded memories in semiconductor chips
US20080046788A1 (en) * 2005-12-26 2008-02-21 Lee Hi-Choon Semiconductor memory device
JP2009048343A (ja) * 2007-08-17 2009-03-05 Fujitsu Ltd キャッシュタグ試験方式
CN102646034A (zh) * 2010-08-31 2012-08-22 特克特朗尼克公司 用于生成文本定义的测试模式的系统
CN105931668A (zh) * 2015-02-27 2016-09-07 爱思开海力士有限公司 非易失性存储器装置和操作方法及包括其的数据存储装置
CN107122128A (zh) * 2016-02-25 2017-09-01 Arm 有限公司 数据存储
US20180075928A1 (en) * 2016-09-09 2018-03-15 Samsung Electronics Co., Ltd. Memory system and memory control method
CN108376555A (zh) * 2017-01-31 2018-08-07 爱思开海力士有限公司 存储器设备及其测试方法以及存储器模块及使用其的系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779020A (zh) * 2023-08-28 2023-09-19 合肥康芯威存储技术有限公司 一种存储器、测试方法、设备及介质
CN116779020B (zh) * 2023-08-28 2023-11-07 合肥康芯威存储技术有限公司 一种存储器、测试方法、设备及介质

Also Published As

Publication number Publication date
US20200152286A1 (en) 2020-05-14
CN111180001B (zh) 2023-10-13
KR20200055267A (ko) 2020-05-21
US11101017B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
CN111180001B (zh) 存储器系统和测试系统
US20230273748A1 (en) Memory system, operating method thereof and computing system
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN111177018A (zh) 存储器系统及其操作方法
US20210216458A1 (en) Memory system performing host map management
KR20190035280A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11803307B2 (en) Memory system and operating method thereof
CN111488296B (zh) 存储器系统
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
US10776008B2 (en) Memory system and operating method thereof
US20230214151A1 (en) Memory system and operating method thereof
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US20210223956A1 (en) Memory system and data processing system including the same
US11954347B2 (en) Memory system and operating method thereof
CN110825654B (zh) 存储器系统及其操作方法
US20210294513A1 (en) Memory system
KR20230001257A (ko) 메모리 시스템
KR20220111487A (ko) 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant