CN108376555A - 存储器设备及其测试方法以及存储器模块及使用其的系统 - Google Patents

存储器设备及其测试方法以及存储器模块及使用其的系统 Download PDF

Info

Publication number
CN108376555A
CN108376555A CN201710933838.XA CN201710933838A CN108376555A CN 108376555 A CN108376555 A CN 108376555A CN 201710933838 A CN201710933838 A CN 201710933838A CN 108376555 A CN108376555 A CN 108376555A
Authority
CN
China
Prior art keywords
data
test
signal
low data
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710933838.XA
Other languages
English (en)
Other versions
CN108376555B (zh
Inventor
具滋凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108376555A publication Critical patent/CN108376555A/zh
Application granted granted Critical
Publication of CN108376555B publication Critical patent/CN108376555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明可提供一种存储器装置。存储器装置可包括测试数据输出电路，其被配置成比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据并作出判定。存储器装置可包括数据发送器，其被配置成通过根据判定反转或不反转低位数据来输出低位数据。存储器装置可包括测试控制电路，其被配置成根据测试读取信号和地址信号生成测试控制信号。

Description

存储器设备及其测试方法以及存储器模块及使用其的系统
相关申请的交叉引用
本申请要求于2017年1月31日向韩国知识产权局提交的申请号为10-2017-0013627的韩国申请的优选权，其全部内容通过引用并入本文，如同充分阐述。
技术领域
各个实施例可总体涉及一种半导体技术，且更特别地，涉及一种存储器设备、存储器模块以及使用该存储器模块的系统。
背景技术
电子装置包括许多电子元件。计算机系统包括许多电子元件，电子元件包括半导体设备。作为代表性电子装置的计算机系统包括用作主机的处理器和用作数据存储装置的存储器。特别地，多个存储器可形成在模块中，可安装在存储器系统中，并且可用作临时存储装置。代表性模块是双列直插式存储器模块(DIMM)。通常，DIMM包括多个DRAM，并且通过多个DRAM与处理器进行数据通信。由于DIMM包括多个存储器装置，因此其可能花费大量时间来测试DIMM。
发明内容
在实施例中，可提供一种存储器装置。存储器装置可包括：测试数据输出电路，其被配置成通过比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并且可基于测试控制信号输出低位数据和判定信号。存储器装置可包括：数据发送器，其被配置成通过根据判定信号反转(invert)或不反转低位数据来输出低位数据。存储器装置可包括：测试控制电路，其被配置成根据测试读取信号和地址信号生成测试控制信号。
在实施例中，可提供一种系统。该系统可包括存储器模块，该存储器模块包括多个存储器装置。该系统可包括被配置成通过与存储器模块通信来控制存储器模块的主机。多个存储器装置中的每一个可包括：测试数据输出电路，其被配置成通过比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并且基于测试控制信号输出低位数据和判定信号。多个存储器装置中的每一个可包括：数据发送器，其被配置成通过根据判定信号反转或不反转低位数据来输出低位数据。多个存储器装置中的每一个可包括：测试控制电路，其被配置成根据测试读取信号和地址信号生成测试控制信号。
在实施例中，可提供一种存储器装置的测试方法。该方法可包括通过比较通过提供测试地址从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并存储低位数据。该方法可包括当低位数据与高位数据不同时反转低位数据；再次提供测试地址，并输出存储的低位数据。该方法可包括基于低位数据是否为失效数据确定是低位数据存储区域中发生失效还是高位数据存储区域中发生失效。
附图说明
图1是说明根据实施例的系统的示例的表示的简图。
图2是说明根据实施例的存储器装置的示例的表示的简图。
图3A和图3B是说明根据实施例的存储器装置和系统的操作的示例的表示的流程图。
图4是说明根据实施例的系统的示例的表示的简图。
图5是说明根据实施例的系统的示例的表示的简图。
具体实施方式
在下文中，将参照附图并通过实施例的示例来描述根据各种实施例的半导体设备。
图1是说明根据实施例的系统1的示例的表示的简图。参照图1，系统1可包括存储器模块110和主机120。主机120和存储器模块110可彼此进行数据通信。主机120可控制存储器模块110执行数据输入和输出(输入/输出)操作。主机120可以是用于控制存储器模块110的主装置，并且可包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)和数字信号处理器中的一个或多个。主机120可通过结合诸如应用处理器(AP)的具有各种功能的处理器芯片以片上系统(SoC)的形式来实施。主机120可以是用于测试存储器模块110的测试装置。主机120可通过向存储器模块110提供各种控制信号来控制存储器模块110。例如，主机120可向存储器模块110提供命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ。将数据DQ从主机120传输至存储器模块110的操作可被定义为写入操作，并且将数据DQ从存储器模块110传输至主机120的操作可被定义为读取操作。在写入操作期间，主机120可向存储器模块110提供命令信号CMD、地址信号ADD和数据DQ。在读取操作期间，主机120可向存储器模块110提供命令信号CMD和地址信号ADD，并且可接收从存储器模块110提供的数据DQ。
存储器模块110可包括模块衬底111和多个存储器装置112。多个存储器装置112可被安装在模块衬底111上。多个存储器装置112可包括易失性存储器和非易失性存储器中的一个或多个。易失性存储器可包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。存储器模块110可在写入操作期间接收从主机120提供的命令信号CMD和地址信号ADD并存储从主机120提供的数据DQ，并且可在读取操作期间向主机120提供存储的数据DQ。例如，存储器模块110可以包括下列的模块中的一个实施：无缓冲双列直插式存储器模块(UDIMM)、双列直插式存储器模块(DIMM)、寄存双列直插式存储器模块(RDIMM)、负载降低双列直插式存储器模块(LRDIMM)、小型双列直插式存储器模块(SODIMM)以及非易失性双列直插式存储器模块(NVDIMM)。存储器模块110可以是能够对存储器控制器或主机执行基本类似操作的包括高级存储器缓冲器的一种存储器模块。
主机120可对存储器模块110执行测试。存储器模块110中的多个存储器装置112中的每一个可包括用于存储数据的数据存储区域。主机120可将多个存储器装置112中的每一个中的数据存储区域逻辑地划分成两个数据存储区域。主机120可将数据存储区域逻辑地划分成低位数据存储区域LR和高位数据存储区域UR。低位数据存储区域LR可具有与高位数据存储区域UR基本相同的存储容量。低位数据存储区域LR和高位数据存储区域UR各自的存储容量可以是多个存储器装置112中的每一个中的单个数据存储区域的存储容量的一半。主机120可仅访问低位数据存储区域LR和高位数据存储区域UR中的一个，并且存储器模块110可包括用于根据主机120对存储器模块110的访问来测试低位数据存储区域LR和高位数据存储区域UR两者的配置。因此，用于测试存储器模块110的时间可被缩短。
图2是说明根据实施例的存储器装置200的示例的表示的简图。存储器装置200可以是参照图1描述的多个存储器装置112中的每一个。参照图2，存储器装置200可包括低位数据存储区域201和高位数据存储区域202。低位数据存储区域201和高位数据存储区域202可从单个数据存储区域被逻辑地划分。例如，低位数据存储区域201和高位数据存储区域202可通过地址信号ADD来识别。例如，从主机120向存储器模块110提供的地址信号ADD可包括“n”个位。地址信号ADD的最高有效位可以用作区分低位数据存储区域201和高位数据存储区域202的信息。例如，当地址信号ADD的最高有效位具有值“0”时，剩余位可以用于选择低位数据存储区域201的存储器单元，并且当地址信号ADD的最高有效位具有值“1”时，剩余位可用于选择高位数据存储区域202的存储器单元。当地址信号ADD的最高有效位是什么都无关紧要时或当地址信号ADD的最高有效位是“无所谓”时，地址信号ADD的剩余位可用于同时选择低位数据存储区域201和高位数据存储区域202两者的存储器单元。下文中，当最高有效位无关紧要或不区分低位数据存储区域201和高位数据存储区域202时，测试地址信号可以是地址信号ADD。
存储器装置200可包括测试控制电路210、测试数据输出电路220和数据发送器231。测试控制电路210可基于测试读取信号TRD和测试地址信号生成测试控制信号RPT。测试控制电路210可接收地址信号ADD，并且可判定地址信号ADD是测试地址信号还是正常地址信号。例如，测试控制电路210可将其最高有效位被忽略的地址信号ADD确定为测试地址信号，并且可将除测试地址信号之外的地址信号ADD确定为正常地址信号。当测试读取信号TRD被提供时，测试控制电路210可存储接收的测试地址信号。之后，测试控制电路210可比较存储的测试地址信号与从主机120提供的地址信号ADD。当从主机120提供的地址信号ADD被确定为测试地址信号时，测试控制电路210可启用测试控制信号RPT。也就是说，当测试地址信号被再次提供时，测试控制电路210可启用测试控制信号RPT。
测试数据输出电路220可被电联接至低位数据存储区域201和高位数据存储区域202。测试数据输出电路220可接收从低位数据存储区域201提供的低位数据LDO和从高位数据存储区域202提供的高位数据UDO。测试数据输出电路220可通过比较低位数据LDO与高位数据UDO来生成判定信号PF。判定信号PF可包括表示低位数据存储区域201和高位数据存储区域202中发生失效的信息。例如，假设低位数据存储区域201和高位数据存储区域202存储相同的数据。当低位数据LDO与高位数据UDO相同时，测试数据输出电路220可生成低电平的判定信号PF。当低位数据LDO与高位数据UDO不同时，测试数据输出电路220可生成高电平的判定信号PF。因此，当判定信号PF具有低电平时，确定低位数据存储区域201或高位数据存储区域202中未发生失效。此外，当判定信号PF具有高电平时，确定低位数据存储区域201或高位数据存储区域202中的一个中发生失效。测试数据输出电路220可输出判定信号PF以及低位数据LDO和高位数据UDO中的一个。例如，测试数据输出电路220可输出判定信号PF和低位数据LDO。测试数据输出电路220可接收测试读取信号TRD和测试控制信号RPT。测试数据输出电路220可响应于测试读取信号TRD比较低位数据LDO与高位数据UDO。此外，测试数据输出电路220可响应于测试读取信号TRD存储低位数据LDO。测试数据输出电路220可响应于测试控制信号RPT输出低位数据LDO和判定信号PF。例如，当测试控制信号RPT被停用时，测试数据输出电路220可输出低位数据LDO和判定信号PF。例如，当测试控制信号RPT被启用时，测试数据输出电路220可输出所存储的低位数据LDO。此外，信号的电平可与所描述的不同或相反。例如，可选地，描述为具有“高”电平的信号可具有“低”电平，并且可选地，描述为具有“低”电平的信号可具有“高”电平。
测试数据输出电路220可包括数据比较器221和数据锁存单元222。数据比较器221可接收测试读取信号TRD、低位数据LDO和高位数据UDO。数据比较器221可响应于测试读取信号TRD通过比较低位数据LDO与高位数据UDO来生成判定信号PF。数据锁存单元222可接收测试读取信号TRD和低位数据LDO。数据锁存单元222可向数据发送器231提供低位数据LDO。数据锁存单元222可响应于测试读取信号TRD存储低位数据LDO。数据锁存单元222可响应于测试控制信号RPT输出存储的低位数据LDO。
数据发送器231可被电联接至测试数据输出电路220，并且可接收从测试数据输出电路220提供的低位数据LDO和判定信号PF。数据发送器231可接收测试控制信号RPT。数据发送器231可通过根据判定信号PF反转或不反转低位数据LDO来输出数据DQ。例如，当判定信号PF表示发生失效时，数据发送器231可通过反转低位数据LDO来生成数据DQ，并且当判定信号PF表示未发生失效时，数据发送器231可生成数据DQ而无需反转低位数据LDO。当判定信号PF具有高电平时，数据发送器231可反转低位数据LDO，并且当判定信号PF具有低电平时，数据发送器231可不反转低位数据LDO。数据发送器231可根据测试控制信号RPT将从测试数据输出电路220输出的低位数据LDO作为数据DQ输出。数据发送器231可被电联接至数据锁存单元222，并且可接收低位数据LDO和判定信号PF。数据发送器231可将数据DQ输出至主机120。在实施例中，例如，数据发送器231可通过反转低位数据LDO的一个或多个特定位来输出低位数据LDO。
参照图2，存储器装置200可进一步包括命令接收器232、数据接收器233、地址接收器234和数据复制器240。命令接收器232可接收从主机120提供的命令信号CMD。命令接收器232可响应于命令信号CMD生成测试读取信号TRD和测试写入信号TWT。数据接收器233可接收从主机120提供的数据DQ。地址接收器234可接收从主机120提供的地址信号ADD。地址接收器234可向测试控制电路210提供接收的地址信号ADD。
数据复制器240可通过数据接收器233接收数据DQ。数据复制器240可被电联接至低位数据存储区域201和高位数据存储区域202。数据复制器240可响应于测试写入信号TWT通过复制数据DQ向低位数据存储区域201和高位数据存储区域202两者提供数据DQ。当测试写入信号TWT被启用时，数据复制器240可通过向低位数据存储区域201和高位数据存储区域202两者提供数据DQ而将数据DQ存储到低位数据存储区域201和高位数据存储区域202两者中。
图3A和图3B是说明根据本公开的实施例的示例的存储器装置200和系统1的操作的示例的表示的流程图。为了测试存储器装置200，在步骤S31处，主机120可向存储器装置200提供用于测试写入操作的命令信号CMD和数据DQ。命令接收器232可响应于命令信号CMD生成测试写入信号TWT。数据复制器240可接收通过数据接收器233提供的数据DQ，并且可响应于测试写入信号TWT向低位数据存储区域201和高位数据存储区域202两者提供数据DQ。因此，在步骤S32处，相同数据可被存储在低位数据存储区域201和高位数据存储区域202两者中。此后，在步骤S33处，主机120可向存储器装置200提供用于测试读取操作的命令信号CMD和地址信号ADD。用于测试读取操作的地址信号ADD可以是测试地址信号。命令接收器232可响应于命令信号CMD生成测试读取信号TRD。测试控制电路210可接收并存储测试地址信号。在测试读取操作期间，在步骤S34处，低位数据存储区域201可输出低位数据LDO，并且高位数据存储区域202可输出高位数据UDO。数据比较器221可响应于测试读取信号TRD通过比较低位数据LDO与高位数据UDO来生成判定信号PF。在步骤S35处，数据锁存单元222可存储低位数据LDO。低位数据LDO和判定信号PF可被输出至数据发送器231。在步骤S36处，数据发送器231可通过根据判定信号PF反转或不反转低位数据LDO来输出低位数据LDO，该判定信号PF表示低位数据LDO是否与高位数据UDO相同。当判定信号PF具有低电平时，这意味着低位数据LDO与高位数据UDO相同，则在步骤S37处，数据发送器231可向主机输出低位数据LDO而无需反转低位数据LDO。主机120可接收低位数据LDO，并且可根据接收的低位数据LDO确定低位数据存储区域201和高位数据存储区域202两者中均未发生失效。因此，测试可在步骤S38处结束。
当判定信号PF具有高电平时，这意味着低位数据LDO与高位数据UDO不同，则在步骤S39处，数据发送器231可通过反转低位数据LDO向主机输出低位数据LDO。这里，数据发送器231可反转低位数据LDO的特定位，并且可将反转的低位数据LDO作为数据DQ输出。虽然主机120可根据反转的低位数据LDO确定低位数据存储区域201和高位数据存储区域202中的一个中发生失效，但是主机120可能不能精确地确定低位数据存储区域201和高位数据存储区域202中的哪一个中发生失效。
为了确定低位数据存储区域201和高位数据存储区域202中的哪一个中发生失效，在步骤S40处，主机120可向存储器装置200提供作为地址信号ADD的测试地址信号。由于存储的测试地址信号与接收的地址信号ADD相同，所以测试控制电路210可启用测试控制信号RPT。响应于测试控制信号RPT，在步骤S41处，数据锁存单元222可向数据发送器231输出存储的低位数据LDO，并且数据发送器231可将从数据锁存单元222提供的低位数据LDO作为数据DQ输出至主机120。在步骤S42处，主机120可从存储器装置200接收作为数据DQ提供的低位数据LDO，并且可确定提供的低位数据LDO是否是失效数据。例如，主机120可通过比较提供的低位数据LDO和在测试写入操作期间提供的数据DQ来确定提供的低位数据LDO是否是失效数据。当低位数据LDO为失效数据时，在步骤S43处，主机120可确定低位数据存储区域201中发生失效而高位数据存储区域202中未发生失效。当低位数据LDO不是失效数据时，在步骤S44处，主机120可确定低位数据存储区域201中未发生失效而高位数据存储区域202中发生失效。在确定低位数据存储区域201和高位数据存储区域202中的一个中发生失效之后，测试可在步骤S38处结束。
图4是说明根据实施例的系统3的示例的表示的简图。系统3可包括主板301、处理器310和存储器模块320。主板301可以是其上安装系统3的元件的衬底，并且可被称为母板。主板301可包括其上安装处理器310的槽(未示出)和其上安装存储器模块320的槽302。主板301可包括用于电联接处理器310和存储器模块320的导线303。处理器310可被安装在主板301上。处理器310可包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)和数字信号处理器中的一个或多个。处理器310可通过结合诸如应用处理器(AP)的具有各种功能的处理器芯片并以片上系统(SoC)的形式来实施。
存储器模块320可通过主板301的槽302安装在主板301上。存储器模块320可通过槽302和形成在模块衬底上的模块引脚被联接至主板301的导线303。例如，存储器模块320可包括无缓冲双列直插式存储器模块(UDIMM)、双列直插式存储器模块(DIMM)、寄存双列直插式存储器模块(RDIMM)、负载降低双列直插式存储器模块(LRDIMM)、小型双列直插式存储器模块(SODIMM)以及非易失性双列直插式存储器模块(NVDIMM)等。参照图1描述的存储器模块1可被应用为存储器模块320。存储器模块320可包括多个存储器装置321。在实施例中，例如，存储器装置112可被应用为存储器装置321。多个存储器装置321可包括易失性存储器和非易失性存储器中的一个或多个。易失性存储器可包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。多个存储器装置321可包括通过堆叠多个芯片形成的堆叠存储器装置或多芯片封装。
图5是说明根据实施例的系统4的示例的表示的简图。参照图5，系统4可包括处理器410、存储器控制器420和存储器装置430。处理器410可通过芯片组440被电联接至存储器控制器420，并且存储器控制器420可通过多个总线被电联接至存储器装置430。虽然图5例示单个处理器410，但这不限制本公开的实施例，且可物理地或逻辑地提供多个处理器。芯片组440可提供在处理器410和存储器控制器420之间传送信号的通信路径。处理器410可执行算术运算，并且可通过芯片组440向存储器控制器420提供请求和数据以输入/输出预期的数据。
存储器控制器420可通过多个总线传输命令信号、地址信号、时钟信号和数据。存储器装置430可接收从存储器控制器420提供的信号，可存储数据并且可将存储的数据输出至存储器控制器420。存储器装置430可包括多个存储器模块，并且可采用参照图1描述的存储器模块1。
参照图5，系统4可进一步包括输入/输出总线510，输入/输出装置520、530和540，磁盘驱动器控制器450和内部磁盘驱动器460。芯片组440可被电联接至输入/输出总线510。输入/输出总线510可提供用于在芯片组440和输入/输出装置520、530和540之间传送信号的通信路径。输入/输出装置520、530和540可包括例如但不限于，鼠标520、视频播放器530或键盘540。输入/输出总线510可包括能够与输入/输出装置520、530和540通信的任何通信协议。此外，输入/输出总线510可被集成在芯片组440内部。
磁盘驱动器控制器450可执行连接到芯片组440的操作。磁盘驱动器控制器450可提供芯片组440和内部磁盘驱动器460中的一个或多个之间的通信路径。内部磁盘驱动器460可通过存储命令和数据而用作外部数据存储装置。磁盘驱动器控制器450和内部磁盘驱动器460可通过使用包括输入/输出总线510的任何通信协议进行彼此通信或与芯片组440进行通信。
虽然上面已经描述一些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，能够确定失效区域的存储器设备及其测试方法、存储器模块和使用该存储器模块的系统不应基于所描述的实施例被限制。相反，在结合上述描述和附图时，本文描述的能够确定失效区域的存储器设备及其测试方法、存储器模块和使用该存储器模块的系统应该仅受限于权利要求书。

Claims (23)

1.一种存储器装置，其包括：
测试数据输出电路，其被配置成通过比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并且基于测试控制信号输出所述低位数据和所述判定信号；
数据发送器，其被配置成通过根据所述判定信号反转或不反转所述低位数据来输出所述低位数据；以及
测试控制电路，其被配置成根据测试读取信号和地址信号生成所述测试控制信号。
2.根据权利要求1所述的存储器装置，其中所述测试数据输出电路基于所述测试读取信号生成所述判定信号并且存储所述低位数据，并且基于所述测试控制信号输出所存储的低位数据。
3.根据权利要求2所述的存储器装置，其中所述测试数据输出电路包括：
数据比较器，其被配置成基于所述测试读取信号通过比较所述低位数据与所述高位数据来生成所述判定信号；以及
数据锁存单元，其被配置成基于所述测试读取信号存储所述低位数据，并且基于所述测试控制信号输出所存储的低位数据。
4.根据权利要求1所述的存储器装置，其中当所述判定信号包括失效信息时，所述数据发送器通过反转所述低位数据来输出所述低位数据，并且当所述判定信号不包括失效信息时，所述数据发送器输出所述低位数据而无需反转所述低位数据。
5.根据权利要求4所述的存储器装置，其中所述数据发送器通过反转所述低位数据的一个或多个特定位来输出所述低位数据。
6.根据权利要求1所述的存储器装置，
其中所述测试控制电路确定所述地址信号是测试地址信号还是正常地址信号，以及
其中所述测试控制电路被配置成根据所述测试读取信号和所述测试地址信号生成所述测试控制信号。
7.根据权利要求6所述的存储器装置，其中所述测试控制电路存储所述测试地址信号，并且基于所述测试控制电路再次接收所述测试地址信号来启用所述测试控制信号。
8.根据权利要求1所述的存储器装置，其进一步包括数据复制器，所述数据复制器被配置成基于测试写入信号将数据存储到所述低位数据存储区域和所述高位数据存储区域两者中。
9.根据权利要求8所述的存储器装置，其进一步包括命令接收器，所述命令接收器被配置成通过接收命令信号来生成测试写入信号和所述测试读取信号。
10.一种系统，其包括：
存储器模块，其包括多个存储器装置；以及
主机，其被配置成通过与所述存储器模块通信来控制所述存储器模块，
其中所述多个存储器装置中的每一个包括：
测试数据输出电路，其被配置成通过比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并且基于测试控制信号输出所述低位数据和所述判定信号；
数据发送器，其被配置成通过根据所述判定信号反转或不反转所述低位数据来输出所述低位数据；以及
测试控制电路，其被配置成根据测试读取信号和地址信号生成所述测试控制信号。
11.根据权利要求10所述的系统，其中所述测试数据输出电路基于所述测试读取信号生成所述判定信号并且存储所述低位数据，并且基于所述测试控制信号输出所存储的低位数据。
12.根据权利要求11所述的系统，其中所述测试数据输出电路包括：
数据比较器，其被配置成基于所述测试读取信号通过比较所述低位数据与所述高位数据来生成所述判定信号；以及
数据锁存单元，其被配置成基于所述测试读取信号存储所述低位数据，并且基于所述测试控制信号输出所存储的低位数据。
13.根据权利要求10所述的系统，其中当所述判定信号包括失效信息时，所述数据发送器将通过反转所述低位数据生成的数据输出至所述主机，并且当所述判定信号不包括失效信息时，所述数据发送器将无需反转所述低位数据而生成的数据输出至所述主机。
14.根据权利要求13所述的系统，其中所述数据发送器通过反转所述低位数据的一个或多个特定位来输出所述数据。
15.根据权利要求10所述的系统，
其中所述测试控制电路确定所述地址信号是测试地址信号还是正常地址信号，以及
其中所述测试控制电路被配置成根据所述测试读取信号和所述测试地址信号生成所述测试控制信号。
16.根据权利要求15所述的系统，其中所述测试控制电路存储所述测试地址信号，并且基于所述测试控制电路再次接收来自所述主机的所述测试地址信号来启用所述测试控制信号。
17.根据权利要求10所述的系统，其中所述多个存储器装置中的每一个进一步包括数据复制器，所述数据复制器被配置成基于测试写入信号将数据存储到所述低位数据存储区域和所述高位数据存储区域两者中。
18.根据权利要求17所述的系统，其中所述多个存储器装置中的每一个进一步包括命令接收器，所述命令接收器被配置成通过从所述主机接收命令信号来生成所述测试写入信号和所述测试读取信号。
19.一种存储器装置的测试方法，所述方法包括：
通过比较通过提供测试地址从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据来生成判定信号，并存储所述低位数据；
如果所述低位数据与所述高位数据不同，则反转所述低位数据；
再次提供所述测试地址，并输出所存储的低位数据；以及
基于所述低位数据是否为失效数据来确定所述低位数据存储区域中发生失效还是所述高位数据存储区域中发生失效。
20.根据权利要求19所述的方法，其进一步包括，在生成所述判定信号并存储所述低位数据之前，将相同数据存储在所述低位数据存储区域和所述高位数据存储区域两者中。
21.根据权利要求19所述的方法，其中反转所述低位数据包括反转所述低位数据的一个或多个特定位并输出所反转的低位数据。
22.根据权利要求19所述的方法，其进一步包括基于所述低位数据与所述高位数据相同，输出所述低位数据而无需反转所述低位数据。
23.一种存储器装置，其包括：
测试数据输出电路，其被配置成比较从低位数据存储区域输出的低位数据与从高位数据存储区域输出的高位数据并作出判定；以及
数据发送器，其被配置成通过根据所述判定反转或不反转所述低位数据来输出所述低位数据。
CN201710933838.XA 2017-01-31 2017-10-10 存储器设备及其测试方法以及存储器模块及使用其的系统 Active CN108376555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0013627 2017-01-31
KR1020170013627A KR20180089053A (ko) 2017-01-31 2017-01-31 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템

Publications (2)

Publication Number Publication Date
CN108376555A true CN108376555A (zh) 2018-08-07
CN108376555B CN108376555B (zh) 2021-07-30

Family

ID=62980711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710933838.XA Active CN108376555B (zh) 2017-01-31 2017-10-10 存储器设备及其测试方法以及存储器模块及使用其的系统

Country Status (3)

Country Link
US (2) US10302701B2 (zh)
KR (1) KR20180089053A (zh)
CN (1) CN108376555B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180001A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统和测试系统
CN111833958A (zh) * 2019-04-22 2020-10-27 爱思开海力士有限公司 测试板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677570A (zh) * 2004-03-30 2005-10-05 株式会社瑞萨科技 写入多值数据的非易失性半导体存储装置
EP2372550A1 (en) * 2010-03-24 2011-10-05 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103035302A (zh) * 2011-09-29 2013-04-10 爱德万测试株式会社 测试装置及测试方法
US20140089769A1 (en) * 2012-09-27 2014-03-27 Lsi Corporation Content addressable memory continuous error detection with interleave parity
US20150187438A1 (en) * 2013-12-30 2015-07-02 SK Hynix Inc. Semiconductor memory apparatus and test method using the same
CN104795095A (zh) * 2015-04-21 2015-07-22 福州大学 基于折叠式比较器的stt-ram读取电路及控制方法
CN105718212A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 数据储存装置及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838425B2 (ja) * 1990-01-08 1998-12-16 三菱電機株式会社 半導体記憶装置
DE10050212A1 (de) 2000-10-11 2002-04-25 Infineon Technologies Ag Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP2008251138A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
US8595575B2 (en) * 2010-12-30 2013-11-26 Hynix Semiconductor Inc. Semiconductor memory device, test circuit, and test operation method thereof
KR20130102398A (ko) 2012-03-07 2013-09-17 삼성전자주식회사 반도체 메모리 장치의 병렬 비트 테스트 회로
US9053810B2 (en) * 2013-03-08 2015-06-09 Sandisk Technologies Inc. Defect or program disturb detection with full data recovery capability

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677570A (zh) * 2004-03-30 2005-10-05 株式会社瑞萨科技 写入多值数据的非易失性半导体存储装置
EP2372550A1 (en) * 2010-03-24 2011-10-05 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103035302A (zh) * 2011-09-29 2013-04-10 爱德万测试株式会社 测试装置及测试方法
US20140089769A1 (en) * 2012-09-27 2014-03-27 Lsi Corporation Content addressable memory continuous error detection with interleave parity
US20150187438A1 (en) * 2013-12-30 2015-07-02 SK Hynix Inc. Semiconductor memory apparatus and test method using the same
CN105718212A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 数据储存装置及其操作方法
CN104795095A (zh) * 2015-04-21 2015-07-22 福州大学 基于折叠式比较器的stt-ram读取电路及控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180001A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器系统和测试系统
CN111180001B (zh) * 2018-11-13 2023-10-13 爱思开海力士有限公司 存储器系统和测试系统
CN111833958A (zh) * 2019-04-22 2020-10-27 爱思开海力士有限公司 测试板
CN111833958B (zh) * 2019-04-22 2023-11-17 爱思开海力士有限公司 测试板

Also Published As

Publication number Publication date
US20180218777A1 (en) 2018-08-02
US20190242944A1 (en) 2019-08-08
CN108376555B (zh) 2021-07-30
KR20180089053A (ko) 2018-08-08
US10302701B2 (en) 2019-05-28
US10976368B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN108320764B (zh) 半导体设备、存储器模块及其操作方法
US10636476B2 (en) Row hammer mitigation with randomization of target row selection
US11438016B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
CN107924349A (zh) 存储器装置管芯上错误校验和纠正代码
CN107924697A (zh) 具有隐式刷新和外部刷新的混合刷新
CN107665174B (zh) 具有非易失性存储器和易失性存储器的存储系统
CN109661654A (zh) 存储器中的差错校验和纠正码的扩展应用
CN106233258B (zh) 可变宽度纠错
KR20170136829A (ko) 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법
CN108376555A (zh) 存储器设备及其测试方法以及存储器模块及使用其的系统
JP7343257B2 (ja) ホストシステム、方法、及び、システム
US11049542B2 (en) Semiconductor device with multiple chips and weak cell address storage circuit
US11631442B1 (en) Multi-clock cycle memory command protocol
CN103885906B (zh) 存储器控制器以及包括存储器控制器的存储系统
US8639879B2 (en) Sorting movable memory hierarchies in a computer system
CN114121112A (zh) 半导体装置中的气泡破裂寄存器
US20230032415A1 (en) Semiconductor device and memory system including the same
US11461176B2 (en) Memory device and memory system
CN108304279A (zh) 存储器装置和存储器模块
US20240125851A1 (en) Multi-modal memory apparatuses and systems
US11262951B2 (en) Memory characteristic based access commands
US20240126476A1 (en) Activate information on preceding command
US20240071456A1 (en) Memory array with compensated word line access delay
US20220276958A1 (en) Apparatus and method for per memory chip addressing
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant