CN108320764B - 半导体设备、存储器模块及其操作方法 - Google Patents

半导体设备、存储器模块及其操作方法 Download PDF

Info

Publication number
CN108320764B
CN108320764B CN201710841017.3A CN201710841017A CN108320764B CN 108320764 B CN108320764 B CN 108320764B CN 201710841017 A CN201710841017 A CN 201710841017A CN 108320764 B CN108320764 B CN 108320764B
Authority
CN
China
Prior art keywords
memory device
signal
row tap
spare
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710841017.3A
Other languages
English (en)
Other versions
CN108320764A (zh
Inventor
安南永
金敬勋
朴贤晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108320764A publication Critical patent/CN108320764A/zh
Application granted granted Critical
Publication of CN108320764B publication Critical patent/CN108320764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器模块。该存储器模块可包括正常存储器装置、备用存储器装置和行敲击确定电路。行敲击确定电路可被配置成控制备用存储器装置来执行数据输入和输出操作，而不是利用已经发生了行敲击的正常存储器装置执行数据输入和输出操作。

Description

半导体设备、存储器模块及其操作方法
相关申请的交叉引用
本申请要求于2017年1月18日向韩国知识产权局提交的申请号为10-2017-0008507的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种半导体技术，尤其涉及一种存储器装置和存储器模块。
背景技术
电子装置可包括多个电子元件，并且大部分电子元件可利用计算机系统半导体来实施。在构成计算机系统的半导体装置之中，诸如处理器或存储器控制器的主机可与存储器装置通信。存储器装置可包括多个存储器单元，其可以通过字线和位线定位并指定，并存储数据。用于控制存储器装置的主机可访问存储器装置，使得存储器装置可执行输入和输出(输入/输出)操作。为了访问存储器装置，主机可提供地址信号以选择特定的存储器单元，并且提供命令信号使得存储器装置存储数据或输出存储在其中的数据。此时，当对特定的字线或位线的连续访问请求被接收时，在联接到特定的字线和位线的存储器单元周围的存储器单元中可能发生敲击。然后，存储在存储器单元中的数据可能丢失。这种现象通常被称为行敲击。近来，已经对用于减轻行敲击的方法进行了研究。
发明内容
在实施例中，可提供一种存储器模块。存储器模块可包括正常存储器装置。存储器模块可包括备用存储器装置。存储器模块可包括路径选择电路，其基于路径选择信号联接到正常存储器装置和备用存储器装置中的一个。存储器模块可包括行敲击确定电路，其被配置成监测地址信号并基于相同的地址信号是否已经被连续输入等于或大于阈值的次数来生成命中信号(hit signal)和路径选择信号。
在实施例中，可提供一种包括正常存储器装置和备用存储器装置的存储器模块的操作方法。操作方法可包括监测地址信号以确定是否已经发生行敲击。操作方法可包括当在已经发生了行敲击之后行敲击地址被输入时，将正常存储器装置联接到备用存储器装置。操作可包括通过备用存储器装置执行数据输入和输出(输入/输出)操作。
在实施例中，可提供一种存储器模块。存储器模块可包括正常存储器装置、备用存储器装置和行敲击确定电路。行敲击确定电路可被配置成控制备用存储器装置执行数据输入和输出操作，而不是利用其中已经发生行敲击的正常存储器装置执行数据输入和输出操作。
附图说明
图1是示出根据实施例的存储器模块的配置的示意图。
图2是示出图1的地址确定电路的配置的示意图。
图3是例示存储在图2所示的地址表逻辑电路中的行敲击信息的表。
图4是示出根据本实施例的存储器模块的操作的流程图。
图5是示出根据实施例的系统的配置的示意图。
图6是示出根据实施例的系统的配置的示意图。
具体实施方式
在下文中，将通过实施例的各个示例参照附图描述存储器装置和存储器模块。
图1是示出根据实施例的存储器模块1的配置的示意图。参照图1，存储器模块1可与诸如主机101的外部装置通信，并且执行数据输入/输出操作。主机101可访问存储器模块1使得存储器模块可以执行数据输入/输出操作。主机101可向存储器模块1提供各种控制信号，以便控制存储器模块1的数据输入/输出操作。例如，主机101可将命令信号CMD、地址信号ADD、时钟信号CLK以及数据DQ传输至存储器模块1，并将数据DQ存储在存储器模块1中。主机101将数据DQ传输至存储器模块1以及存储器模块存储数据DQ的操作可被称为写入操作。主机101可将命令信号CMD、地址信号ADD以及时钟信号CLK传输至存储器模块1，并接收存储在存储器模块1中的数据DQ。存储器模块1将存储在其中的数据输出至主机101的操作可被称为读取操作。
存储器模块1可包括一个或多个正常存储器装置111至114、一个或多个备用存储器装置120、一个或多个路径选择电路131至134以及行敲击确定电路140。图1示出四个正常存储器装置和一个备用存储器装置。然而，本实施例不限于此，但如果需要，可以改变正常存储器装置和备用存储器装置的数量。第一至第四正常存储器装置111至114可联接到备用存储器装置120。正常存储器装置111至114可包括易失性存储器装置和非易失性存储器装置。易失性存储器装置可包括动态RAM(DRAM)和同步DRAM(SDRAM)，非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)等。备用存储器装置120可利用与正常存储器装置不同类型的存储器装置实施。例如，备用存储器装置120可包括，例如但不限于，静态RAM(SRAM)。
第一至第四路径选择电路131至134可分别接收分配给其的路径选择信号SEL<0：3>。第一至第四路径选择电路131至134可分别联接到第一至第四正常存储器装置111至114，并共同联接到备用存储器装置120。路径选择电路131至134的数量可对应于正常存储器装置111至114的数量。路径选择电路131至134可通过模块引脚11接收来自主机101的命令信号CMD、地址信号ADD、时钟信号CLK和数据DQ，并将信号传输至第一至第四正常存储器装置111至114和备用存储器装置120。此外，路径选择电路131至134可接收来自第一至第四正常存储器装置111至114和备用存储器装置120的数据DQ，并通过模块引脚11将数据DQ传输到主机101。第一路径选择电路131可基于路径选择信号SEL<0>联接到第一正常存储器装置111和备用存储器装置120中的一个。第二路径选择电路132可基于路径选择信号SEL<1>联接到第二正常存储器装置112和备用存储器装置120中的一个。第三路径选择电路133可基于路径选择信号SEL<2>联接到第三正常存储器装置113和备用存储器装置120中的一个。第四路径选择电路134可基于路径选择信号SEL<3>联接到第四正常存储器装置114和备用存储器装置120中的一个。
行敲击确定电路140可通过模块引脚11接收地址信号ADD和命令信号CMD。行敲击确定电路140可接收地址信号ADD，并确定相同的地址信号是否已经被连续输入等于或大于阈值的次数。行敲击确定电路140可根据确定结果生成命中信号。当相同的地址信号被连续输入等于或大于阈值的次数时，可能发生行敲击。之后，已经发生行敲击的地址信号可被称为行敲击地址信号。当命中信号生成之后输入的地址信号ADD为行敲击地址信号时，行敲击确定电路140可启用路径选择信号SEL<0：3>。例如，当与第一正常存储器装置111相关的特定地址信号从主机101被连续接收等于或大于阈值的次数时，行敲击确定电路140可生成命中信号，并且当特定地址信号被再次输入时，行敲击确定电路140可启用路径选择信号SEL<0>。当路径选择信号SEL<0：3>被禁用时，路径选择电路131至134可分别联接到正常存储器装置111至114。因此，正常存储器装置111至114可执行数据输入/输出操作。当路径选择信号SEL<0：3>被启用时，路径选择电路131至134可联接到备用存储器装置120。因此，备用存储器装置120可执行数据输入/输出操作。行敲击确定电路140可控制备用存储器装置120而不是发生行敲击的正常存储器装置执行数据输入/输出操作，从而提高存储器模块1的可靠性。
当命中信号生成时，行敲击确定电路140可执行数据备份操作。当命中信号生成时，行敲击确定电路140可将正被存储在发生行敲击的正常存储器装置中的数据备份和/或转移并存储到备用存储器装置120中。在实施例中，当命中信号生成之后输入的地址信号ADD为行敲击地址信号时，行敲击确定电路140可基于对应于行敲击地址信号的命令信号CMD执行数据备份操作。例如，当命令信号CMD是用于写入操作的写入信号时，行敲击确定电路140不会执行数据备份操作。当命令信号CMD不是用于写入操作的写入信号时，行敲击确定电路140可将被存储在发生行敲击的正常存储器装置中的数据转移并存储到备用存储器装置120中。例如，当命令信号CMD是用于读取操作的读取信号时，行敲击确定电路140可将被存储在发生行敲击的正常存储器装置中的数据转移并存储到备用存储器装置120中。
在生成命中信号之后经过预定时间时，行敲击确定电路140可被重置。预定时间可对应于在生成命中信号之后直到完成刷新操作所需的时间。当执行刷新操作时，存储在正常存储器装置111至114中的数据可被刷新以消除由于发生行敲击而数据将被丢失的可能性。因此，当完成刷新操作时，行敲击确定电路140可禁用路径选择信号SEL<0：3>以将路径选择电路131至134联接到正常存储器装置111至114。此时，行敲击确定电路140可执行数据恢复操作。当经过预定时间时，行敲击确定电路140可将存储在备用存储器装置120中的数据转移并存储到正常存储器装置111至114中。在命中信号生成后，行敲击确定电路140可响应于行敲击地址信号存储关于接收的命令信号CMD的信息。在实施例中，行敲击确定电路140可响应于行敲击地址信号基于关于接收的命令信号CMD的信息执行数据恢复操作。例如，当一个或多个写入信号被包括在接收的命令信号CMD中时，行敲击确定电路140可将存储在备用存储器装置120中的数据恢复和/或转移并存储到正常存储器装置111至114中。当数据根据一个或多个写入信号被存储在备用存储器装置120中时，因为存储在备用存储器装置120中的数据可能与存储在正常存储器装置111至114中的数据不同，所以需要执行数据恢复操作。当写入信号不包括在接收的命令信号CMD中时，行敲击确定电路140不会执行数据恢复操作。当没有数据被存储在备用存储器装置120中，例如，当备用存储器装置120仅执行数据输出操作时，存储在备用存储器装置120中的数据可与存储在正常存储器装置111至114中的数据一致。在这种情况下，可不需要数据恢复操作。
存储器模块1可进一步包括信息存储区域150。信息存储区域150可存储关于阈值THR的信息，并且将阈值THR提供到行敲击确定电路140。信息存储区域150可利用例如但不限于存储串行存在检测信息的SPD EEPROM(串行存在检测电可擦除可编程只读存储器)来实施。
图2示出图1的行敲击确定电路140的配置。参照图1和图2，行敲击确定电路140可包括地址分析电路210和备份及恢复控制电路220。地址分析电路210可接收来自主机101的地址信号ADD和命令信号CMD。地址分析电路210可接收来自信息存储区域150的阈值THR。当特定地址信号被连续输入等于或大于阈值的次数时，地址分析电路210可监测地址信号ADD，并生成命中信号HIT。被连续输入等于或大于阈值的次数的特定地址信号可对应于为多条行敲击信息RH中的一个的行敲击地址。地址分析电路210可包括地址表逻辑电路211。地址分析电路210可将行敲击信息RH存储在地址表逻辑电路211中。当从主机101输入的地址信号ADD对应于生成命中信号HIT之后的行敲击地址信号时，地址分析电路210可启用路径选择信号SEL<0：3>。地址分析电路210可接收刷新命令信号作为命令信号CMD。地址分析电路210可在刷新命令信号被输入之后执行刷新操作时生成复位信号RST。
地址表逻辑电路211可存储通过地址分析电路210生成的行敲击信息RH。地址表逻辑电路211可响应于复位信号RST进行复位。将稍后描述行敲击信息RH。
备份及恢复控制电路220可接收命中信号HIT、复位信号RST、行敲击信息RH和命令信号CMD。备份及恢复控制电路220可基于命中信号HIT、复位信号RST、行敲击信息RH和命令信号CMD生成用于控制正常存储器装置111至114的正常写入信号NWT和正常读取信号NRD以及用于控制备用存储器装置120的备用写入信号SWT和备用读取信号SRD。对于数据备份操作，备份及恢复控制电路220可基于命中信号HIT、行敲击信息RH和命令信号CMD生成正常读取信号NRD和备用写入信号SWT。正常存储器装置111至114可基于正常读取信号NRD输出存储在其中的数据，并且备用存储器装置120可基于备用写入信号SWT存储从正常存储器装置111至114输出的数据。对于数据恢复操作，备份及恢复控制电路220可基于复位信号RST和行敲击信息RH生成备用读取信号SRD和正常写入信号NWT。备用存储器装置120可基于备用读取信号SRD输出存储在其中的数据。正常存储器装置111至114可基于正常写入信号NWT存储从备用存储器装置120输出的数据。
图3是例示存储在图2的地址表逻辑电路211中的行敲击信息RH的表。参照图2和图3，当接收地址信号ADD时，地址分析电路210可将关于地址信号ADD的信息存储在地址表逻辑电路211中。关于地址信号ADD的信息可包括存储列信息、内存库信息和行地址信息。存储列信息可包括关于存储器模块1的存储列的信息。存储器模块1可包括多个存储器装置，并且多个存储器装置可作为多个存储列进行操作。地址表逻辑电路211可存储对应于地址信号ADD的存储列信息。例如，当对应于地址信号ADD的存储列为第一存储列时，地址表逻辑电路211可将“0”存储为存储列信息，并且当对应于地址信号ADD的存储列为第二存储列时，地址表逻辑电路211可将“1”存储为存储列信息。地址表逻辑电路211可存储对应于地址信号ADD的内存库信息和行地址信息。
地址表逻辑电路211可存储命中信息。当相同的地址信号被连续输入等于或大于阈值的次数时，地址分析电路210可生成命中信号HIT。地址表逻辑电路211可基于命中信号HIT将指示发生行敲击的地址信息的命中信息更新为“1”。例如，当在对应于第一存储列中的第一内存库的0X2332的行地址信息中发生行敲击时，地址表逻辑电路211可将关于地址信息的命中信息更新为“1”。
地址表逻辑电路211也可存储脏写入(dirty write)信息。当在与具有被更新为“1”命中信息的行地址信息一致的地址信号ADD被输入的情况下，一个或多个写入信号被包括在对应于地址信号ADD的命令信号CMD中时，地址表逻辑电路211可将这种情况定义为脏写入，并将脏写入信息更新为“1”。上述数据恢复操作可能需要脏写入信息。备份及恢复控制电路220可生成备用读取信号SRD和正常写入信号NWT，使得数据恢复操作基于脏写入信息执行。当复位信号RST从地址分析电路210中生成并且数据恢复操作被完成时，地址表逻辑电路211可重置其中存储的信息。
图4是示出根据本实施例的存储器模块的操作的流程图。参照图1至图4，下面将描述根据本实施例的存储器模块1的操作。行敲击确定电路140可在步骤S1处监测从主机接收的地址信号ADD。行敲击确定电路140可在步骤S2处确定相同的地址信号是否已经被连续输入等于或大于阈值的次数。在步骤S10处，当被连续输入等于或大于阈值的次数的地址信号ADD不存在时，正常存储器装置111至114可执行数据输入/输出操作。当感测到相同的地址信号已经被连续输入等于或大于阈值的次数时，地址分析电路210可生成命中信号HIT。然后，在步骤S3处，当行敲击地址信号被输入时，地址分析电路210可启用被分配给联接到其中发生了行敲击的正常存储器装置的路径选择电路131至134的路径选择信号SEL<0：3>，并且路径选择电路131至134可联接到备用存储器装置120而不是正常存储器装置111至114。
备份及恢复控制电路220可在步骤S4处接收来自地址分析电路210的行敲击信息RH，并且确定对应于行敲击地址信号的命令信号CMD是否为写入信号。当对应于行敲击地址信号的命令信号CMD不是写入信号时，备份及恢复控制电路220可执行数据备份操作。备份及恢复控制电路220可基于行敲击信息RH生成正常读取信号NRD和备用写入信号SWT。因此，在步骤S5处，存储在发生行敲击的正常存储器装置中的数据可被输出，并且备用存储器装置120可存储从正常存储器装置输出的数据。在步骤S6处，当数据备份操作被完成时，备用存储器装置可执行对应于行敲击地址信号的数据输入/输出操作。在步骤S6处，当对应于行敲击地址信号的命令信号CMD为写入信号时，备用存储器装置120可执行数据输入操作，然后执行对应于行敲击地址信号的数据输入/输出操作。
然后，在步骤S7处，当刷新操作被执行时，可执行数据恢复操作。在步骤S8处，当刷新操作被完成时，地址分析电路210可生成复位信号RST，并且确定一个或多个写入信号是否已经被包括在对应于行敲击地址信号的命令信号CMD中。也就是说，地址分析电路210可在地址表逻辑电路211中检查脏写入信息，并将包含脏写入信息的行敲击信息RH提供给备份及恢复控制电路220。如果不是因为写入信号，则可复位地址表逻辑电路211。然后，在步骤S10处，正常存储器装置111至114可执行数据输入/输出操作。然而，如果已经包括一个或多个写入信号，则备份及恢复控制电路220可基于复位信号RST和行敲击信息RH生成备用读取信号SRD和正常写入信号NWT。因此，备用存储器装置120可输出存储在其中的数据，并且正常存储器装置111至114可存储从备用存储器装置120输出的数据。当数据恢复操作被完成时，地址分析电路210可重置地址表逻辑电路211，并且正常存储器装置111至114可执行数据输入/输出操作。
图5是示出根据实施例的系统5的配置的示意图。系统5可包括主板501、处理器510和存储器模块520。用于安装构成系统的元件的主板501也可被称为母板。主板501可包括其中可安装处理器510的槽(未示出)和其中可安装存储器模块520的槽502。主板501可包括用于电连接处理器510和存储器模块520的布线503。处理器510可被安装在主板501上。例如，处理器可包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)和数字信号处理器。此外，具有各种功能的诸如应用处理器(AP)的处理器芯片可以片上系统(SOC)的形式组合和实施。
存储器模块520可通过主板501的槽502被安装在主板501上。存储器模块520可通过槽502和形成在其模块板上的模块引脚联接到主板501的布线503。存储器模块520可包括UDIMM、DIMM、RDIMM、LRDIMM、SODIMM、NVDIMM等。图1所示的存储器模块1可被用作存储器模块520。存储器模块520可包括多个存储器装置521。存储器装置521中的每一个可包括易失性存储器装置和非易失性存储器装置中的一个或多个。易失性存储器装置可包括SRAM、DRAM和SDRAM，非易失性存储器装置可包括ROM、PROM、EEPROM、EPROM、闪速存储器、PRAM、MRAM、RRAM和FRAM。存储器装置521可包括堆叠存储器装置或具有堆叠在其中的多个芯片的多芯片封装。
图6是示出根据实施例的系统6的配置的示意图。参照图6，系统6可包括处理器610、存储器控制器620和存储器装置630。处理器610可通过芯片组640联接到存储器控制器620，并且存储器控制器620可通过多条总线联接到存储器装置630。图6示出了一个处理器610。然而，本实施例不限于此，而是系统可以物理或逻辑的方式包括多个处理器。芯片组640可提供通信路径，通过其信号可在处理器610和存储器控制器620之间传输。处理器610可执行算术运算，并通过芯片组640将请求和数据传输到存储器控制器620以便输入/输出期望的数据。
存储器控制器620可通过多条总线传输命令信号、地址信号、时钟信号和数据。存储器装置630可通过接收来自存储器控制器620的信号来存储数据，并将存储的数据输出到存储器控制器620。存储器装置630可包括一个或多个存储器模块，并且图1所示的存储器模块1可被用作存储器装置630。
参照图6，系统6可进一步包括输入/输出总线710、输入/输出装置720、730或740、磁盘驱动器控制器650和内部磁盘驱动器660。芯片组640可联接到输入/输出总线710。输入/输出总线710可提供用于信号从芯片组640传输到输入/输出装置720、730或740的通信路径。例如，输入/输出装置可包括但不限于鼠标720、视频显示器730或键盘740。输入/输出总线710可包括可与输入/输出装置720、730或740通信的任何通信协议。输入/输出总线710可被集成在芯片组640中。
磁盘驱动器控制器650可联接到芯片组640。磁盘驱动器控制器650可提供芯片组640和一个或多个磁盘驱动器660之间的通信路径。磁盘驱动器660可被用作用于存储命令和数据的外部数据存储装置。磁盘驱动器控制器650和磁盘驱动器660可通过包括输入/输出总线710的任何通信协议彼此通信或与芯片组640进行通信。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本文所述的数据存储装置的操作方法不应基于所描述的实施例进行限制。

Claims (20)

1.一种存储器模块，其包括：
正常存储器装置；
备用存储器装置；
路径选择电路，其基于路径选择信号联接到所述正常存储器装置和所述备用存储器装置中的一个；以及
行敲击确定电路，其被配置成监测地址信号并且当特定地址信号已经被连续输入等于或大于阈值的次数时生成命中信号和所述路径选择信号。
2.根据权利要求1所述的存储器模块，其中所述备用存储器装置包括与所述正常存储器装置不同类型的存储器装置。
3.根据权利要求1所述的存储器模块，其中当所述路径选择信号被禁用时，所述路径选择电路联接到所述正常存储器装置，并且所述正常存储器装置执行数据输入/输出操作。
4.根据权利要求3所述的存储器模块，其中当所述路径选择信号被启用时，所述路径选择电路联接到所述备用存储器装置，并且所述备用存储器装置执行数据输入/输出操作。
5.根据权利要求1所述的存储器模块，其中当所述特定地址信号已经被连续输入等于或大于所述阈值的次数时，所述行敲击确定电路生成命中信号，并且当在所述命中信号生成之后行敲击地址信号被输入时，所述行敲击确定电路启用所述路径选择信号。
6.根据权利要求1所述的存储器模块，其中在所述命中信号生成之后，所述行敲击确定电路在所述行敲击地址信号有关的命令信号是读取信号时将存储在所述正常存储器装置中的数据备份到所述备用存储器装置中。
7.根据权利要求6所述的存储器模块，其中当与所述行敲击地址信号有关的所述命令信号为写入信号时，所述行敲击确定电路不执行数据备份操作。
8.根据权利要求1所述的存储器模块，其中在经过预定时间之后，所述行敲击确定电路将存储在所述备用存储器装置中的数据恢复到所述正常存储器装置中，并且所述预定时间对应于从生成所述命中信号的时间点开始直到完成所述正常存储器装置的刷新操作所需的时间。
9.根据权利要求8所述的存储器模块，其中当与生成的所述命中信号之后输入的所述行敲击地址信号有关的命令信号是读取信号时，所述行敲击确定电路不执行所述数据恢复操作。
10.根据权利要求1所述的存储器模块，其中所述行敲击确定电路包括：
地址分析电路，其被配置成接收地址信号、对所述特定地址信号连续输入的次数计数以及启用所述命中信号、行敲击信息和所述路径选择信号；
地址表逻辑电路，其被配置成存储关于所述地址信号的信息、命中信息和脏写入信息；以及
备份及恢复控制电路，其被配置成基于所述行敲击信息和命令信号，为数据备份和恢复操作生成用于控制所述正常存储器装置的正常写入信号和正常读取信号，并生成用于控制所述备用存储器装置的备用写入信号和备用读取信号。
11.根据权利要求1所述的存储器模块，其中所述存储器模块进一步包括信息存储区域，并且所述信息存储区域存储所述阈值并将所述阈值提供到所述行敲击确定电路。
12.一种包括正常存储器装置和备用存储器装置的存储器模块的操作方法，所述操作方法包括：
监测地址信号以确定是否已经发生行敲击；
当发生所述行敲击之后、行敲击地址被输入时，将所述正常存储器装置联接到所述备用存储器装置；以及
通过所述备用存储器装置执行数据输入/输出操作。
13.根据权利要求12所述的操作方法，其进一步包括当未发生所述行敲击时，通过所述正常存储器装置执行数据输入/输出操作。
14.根据权利要求12所述的操作方法，其进一步包括当在所述正常存储器装置联接到所述备用存储器装置之后，与所述行敲击地址信号有关的命令信号是读取信号时，将存储在所述正常存储器装置中的数据转移并存储到所述备用存储器装置中。
15.根据权利要求12所述的操作方法，其进一步包括当刷新操作在所述正常存储器装置上执行时，将存储在所述备用存储器装置中的数据转移并存储到所述正常存储器装置中。
16.根据权利要求15所述的操作方法，其中当一个或多个写入信号已经被包含在与所述行敲击地址信号有关的命令信号中时，执行所述数据的转移和存储。
17.根据权利要求16所述的操作方法，其中当读取信号被包括在与所述行敲击地址信号有关的所述命令信号中时，不执行所述数据的转移和存储。
18.根据权利要求15所述的操作方法，其进一步包括在转移和存储数据之后，通过所述正常存储器装置执行数据输入/输出操作。
19.一种存储器模块，其包括：
正常存储器装置；
备用存储器装置；以及
行敲击确定电路，其被配置成控制所述备用存储器装置来执行数据输入和输出操作，而不是利用已经发生了行敲击的所述正常存储器装置执行数据输入和输出操作。
20.根据权利要求19所述的存储器模块，其进一步包括路径选择电路，
其中当在所述正常存储器装置中已经发生了行敲击时，所述路径选择电路联接到所述备用存储器装置，并且
当在所述正常存储器装置中尚未发生行敲击时，所述路径选择电路联接到所述正常存储器装置。
CN201710841017.3A 2017-01-18 2017-09-18 半导体设备、存储器模块及其操作方法 Active CN108320764B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0008507 2017-01-18
KR1020170008507A KR20180085184A (ko) 2017-01-18 2017-01-18 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN108320764A CN108320764A (zh) 2018-07-24
CN108320764B true CN108320764B (zh) 2021-09-28

Family

ID=62840832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710841017.3A Active CN108320764B (zh) 2017-01-18 2017-09-18 半导体设备、存储器模块及其操作方法

Country Status (4)

Country Link
US (1) US10248340B2 (zh)
KR (1) KR20180085184A (zh)
CN (1) CN108320764B (zh)
TW (1) TWI724254B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
TWI746927B (zh) * 2019-01-24 2021-11-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI769100B (zh) * 2019-01-24 2022-06-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) * 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
KR102467747B1 (ko) * 2020-09-18 2022-11-16 한양대학교 에리카산학협력단 행 해머링을 이용한 dram의 성능 분석 방법 및 오류 검출 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN113378587B (zh) * 2021-05-19 2023-07-21 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US20230244793A1 (en) * 2022-01-27 2023-08-03 Micron Technology, Inc. Row access strobe (ras) clobber and row hammer failures using a deterministic protocol

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982663A (en) * 1997-01-21 1999-11-09 Samsung Electronics, Co., Ltd. Nonvolatile semiconductor memory performing single bit and multi-bit operations
WO2005024844A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体メモリ
CN1697077A (zh) * 2004-05-14 2005-11-16 富士通株式会社 半导体存储器
CN104376867A (zh) * 2013-08-13 2015-02-25 爱思开海力士有限公司 存储器和包括存储器的存储器系统
CN104781885A (zh) * 2012-12-21 2015-07-15 英特尔公司 用于对行敲击事件进行响应的方法、装置和系统
US9299440B2 (en) * 2011-10-25 2016-03-29 Micron Technology, Inc. Methods and apparatuses including a variable termination impedance ratio
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906409B1 (ko) 2011-09-06 2018-12-07 삼성전자주식회사 메모리 시스템
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9478263B2 (en) * 2014-01-17 2016-10-25 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982663A (en) * 1997-01-21 1999-11-09 Samsung Electronics, Co., Ltd. Nonvolatile semiconductor memory performing single bit and multi-bit operations
WO2005024844A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体メモリ
CN1697077A (zh) * 2004-05-14 2005-11-16 富士通株式会社 半导体存储器
US9299440B2 (en) * 2011-10-25 2016-03-29 Micron Technology, Inc. Methods and apparatuses including a variable termination impedance ratio
CN104781885A (zh) * 2012-12-21 2015-07-15 英特尔公司 用于对行敲击事件进行响应的方法、装置和系统
CN104376867A (zh) * 2013-08-13 2015-02-25 爱思开海力士有限公司 存储器和包括存储器的存储器系统
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device

Also Published As

Publication number Publication date
US10248340B2 (en) 2019-04-02
TWI724254B (zh) 2021-04-11
KR20180085184A (ko) 2018-07-26
US20180203621A1 (en) 2018-07-19
CN108320764A (zh) 2018-07-24
TW201828294A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
CN108320764B (zh) 半导体设备、存储器模块及其操作方法
US11282561B2 (en) Refresh command control for host assist of row hammer mitigation
US10636476B2 (en) Row hammer mitigation with randomization of target row selection
US10002668B2 (en) Memory device, memory module, and memory system
US10514862B2 (en) Memory device including concurrent suspend states for different operations
JP2020166832A5 (zh)
US9324458B2 (en) Method and controller for receiving and outputting commands and addresses using a queue
KR20170037705A (ko) 입력 신호들을 랭크별로 제어하는 메모리 버퍼를 갖는 메모리 모듈
US9792978B2 (en) Semiconductor memory device and memory system including the same
US20180203816A1 (en) System including hot plug module and memory module
CN113434330A (zh) 行可寻址且列可寻址的存储器中的动态数据的错误纠正
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US10976368B2 (en) Memory apparatus relating to determination of a failed region and test method thereof, memory module and system using the same
US20230273668A1 (en) Semiconductor memory device, electronic device and method for setting the same
US11049542B2 (en) Semiconductor device with multiple chips and weak cell address storage circuit
US20180196616A1 (en) Memory device and memory module
US20240118970A1 (en) Techniques for memory scrubbing associated with reliability availability and serviceability features
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20240126476A1 (en) Activate information on preceding command
US20230153018A1 (en) Memory module and memory system including the same
EP4312219A2 (en) Memory system, operating method of the same, and controller of memory device
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant