KR20180085184A - 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법 - Google Patents

로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법 Download PDF

Info

Publication number
KR20180085184A
KR20180085184A KR1020170008507A KR20170008507A KR20180085184A KR 20180085184 A KR20180085184 A KR 20180085184A KR 1020170008507 A KR1020170008507 A KR 1020170008507A KR 20170008507 A KR20170008507 A KR 20170008507A KR 20180085184 A KR20180085184 A KR 20180085184A
Authority
KR
South Korea
Prior art keywords
memory device
signal
spare
row
address
Prior art date
Application number
KR1020170008507A
Other languages
English (en)
Inventor
안남영
김경훈
박현정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170008507A priority Critical patent/KR20180085184A/ko
Priority to US15/642,795 priority patent/US10248340B2/en
Priority to CN201710841017.3A priority patent/CN108320764B/zh
Priority to TW106140548A priority patent/TWI724254B/zh
Publication of KR20180085184A publication Critical patent/KR20180085184A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 모듈은 노멀 메모리 장치, 스패어 메모리 장치, 경로 선택 회로 및 로우 해머링 판단 회로를 포함할 수 있다. 상기 경로 선택 회로는 경로 선택 신호에 기초하여 상기 노멀 메모리 장치 및 상기 스패어 메모리 장치 중 하나와 연결될 수 있다. 상기 로우 해머링 판단 회로는 로우 해머링 상황이 발생하였는지 여부에 기초하여 상기 경로 선택 신호를 생성할 수 있다.

Description

로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법 {MEMORY MODULE CAPABLE OF IMPROVING ROW HAMMERING AND OPERATION METHOD THEREOF}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 메모리 장치 및 메모리 모듈에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치 중 프로세서 또는 메모리 컨트롤러와 같은 호스트는 메모리 장치와 데이터 통신을 수행할 수 있다. 상기 메모리 장치는 워드라인과 비트라인으로 특정될 수 있는 복수의 메모리 셀을 포함하여 데이터를 저장할 수 있다. 상기 메모리 장치를 제어하는 호스트는 상기 메모리 장치가 데이터 입출력 동작을 할 수 있도록 상기 메모리 장치를 억세스할 수 있다. 상기 메모리 장치를 접근하기 위해, 상기 호스트는 특정 메모리 셀을 선택하기 위해 어드레스 신호를 제공하고, 메모리 장치가 데이터를 저장하거나 메모리 장치에 저장된 데이터를 출력하도록 커맨드 신호를 제공할 수 있다. 이 때, 특정 워드라인 또는 비트라인에 대해 연속적인 접근 요청이 있을 때, 특정 워드라인 및 비트라인과 연결되는 메모리 셀 주변의 메모리 셀에 해머링이 발생하여 주변 메모리 셀에 저장된 데이터가 유실될 수 있다. 이를 일반적으로 로우 해머링이라고 한다. 최근에는 이러한 로우 해머링을 개선하기 위한 다양한 방법이 연구되고 있다.
본 발명의 실시예는 로우 해머링이 발생하였을 때 노멀 메모리 장치 대신에 스패어 메모리 장치가 데이터의 입출력 동작을 수행할 수 있도록 하는 메모리 모듈을 제공할 수 있다.
본 발명의 실시예에 따른 메모리 모듈은 노멀 메모리 장치; 스패어 메모리 장치; 경로 선택 신호에 기초하여 상기 노멀 메모리 장치 및 상기 스패어 메모리 장치 중 하나와 연결되는 경로 선택 회로; 및 어드레스 신호를 모니터링하여 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었는지 여부에 기초하여 히트 신호 및 상기 경로 선택 신호를 생성하는 로우 해머링 판단 회로를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 모듈의 동작 방법은 어드레스 신호를 모니터링하여 로우 해머링 상황이 발생되었는지 여부를 판단하는 단계; 상기 로우 해머링 상황이 발생한 후, 로우 해머링 어드레스가 입력되었을 때 상기 노멀 메모리 장치를 상기 스패어 메모리 장치와 연결시키는 단계; 및 상기 스패어 메모리 장치가 데이터 입출력 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예는 메모리 장치 및 메모리 모듈의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 모듈의 구성을 보여주는 도면,
도 2는 도 1에 도시된 어드레스 판단 회로의 구성을 보여주는 도면,
도 3은 도 2에 도시된 어드레스 테이블 로직에 저장되는 로우 해머링 정보를 예시적으로 보여주는 도면,
도 4는 본 발명의 실시예에 따른 메모리 모듈의 동작을 보여주는 흐름도,
도 5는 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 메모리 모듈(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 메모리 모듈(1)은 호스트(101)와 같은 외부 장치와 통신하여 데이터의 입출력 동작을 수행할 수 있다. 상기 호스트(101)는 상기 메모리 모듈(1)이 데이터의 입출력 동작을 수행할 수 있도록 상기 메모리 모듈(1)을 억세스할 수 있다. 상기 호스트(101)는 상기 메모리 모듈(1)로 다양한 제어신호를 제공하여 상기 메모리 모듈(1)의 데이터 입출력 동작을 제어할 수 있다. 예를 들어, 상기 호스트(101)는 상기 메모리 모듈(1)로 커맨드 신호(CMD), 어드레스 신호(ADD), 클럭 신호(CLK) 및 데이터(DQ)를 제공하여 상기 메모리 모듈(1)로 상기 데이터(DQ)를 저장시킬 수 있다. 상기 호스트(101)가 메모리 모듈(1)로 상기 데이터(DQ)를 전송하고, 상기 메모리 모듈(1)이 상기 데이터(DQ)를 저장하는 동작은 라이트 동작일 수 있다. 상기 호스트(101)는 상기 메모리 모듈(1)로 커맨드 신호(CMD), 어드레스 신호(ADD), 클럭 신호(CLK)를 제공하여 상기 메모리 모듈(1)에 저장된 데이터(DQ)를 수신할 수 있다. 상기 메모리 모듈(1)이 저장된 데이터를 상기 호스트(101)로 출력하는 동작은 리드 동작일 수 있다.
상기 메모리 모듈(1)은 하나 이상의 노멀 메모리 장치(111, 112, 113, 114), 하나 이상의 스패어 메모리 장치(120), 하나 이상의 경로 선택 회로(131, 132, 133, 134) 및 로우 해머링 판단 회로(140)를 포함할 수 있다. 도 1에서, 상기 노멀 메모리 장치는 4개이고, 상기 스패어 메모리 장치는 1개인 것을 예시하였으나, 이에 한정하는 것은 아니며, 상기 노멀 메모리 장치 및 상기 스패어 메모리 장치의 개수는 필요에 따라 변경될 수 있다. 제 1 내지 제 4 노멀 메모리 장치(111, 112, 113, 114)는 상기 스패어 메모리 장치(120)와 각각 연결될 수 있다. 상기 노멀 메모리 장치(111, 112, 113, 114)는 휘발성 메모리 장치 및 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다. 상기 스패어 메모리 장치(120)는 상기 노멀 메모리 장치와 다른 종류의 메모리 장치일 수 있다. 예를 들어, 상기 스패어 메모리 장치(120)는 SRAM (Static RAM)일 수 있다.
제 1 내지 제 4 경로 선택 회로(131, 132, 133, 134)는 각각 할당된 경로 선택 신호(SEL<0:3>)를 수신하고, 각각 상기 제 1 내지 제 4 노멀 메모리 장치(111, 112, 113, 114)와 연결되며, 상기 스패어 메모리 장치(120)와 공통 연결될 수 있다. 상기 경로 선택 회로(131, 132, 133, 134)의 개수는 상기 노멀 메모리 장치(111, 112, 113, 114)의 개수에 맞춰 구비될 수 있다. 상기 경로 선택 회로(131, 132, 133, 134)는 모듈 핀(11)을 통해 상기 호스트(101)로부터 전송된 커맨드 신호(CMD), 어드레스 신호(ADD), 클럭 신호(CLK) 및 데이터(DQ)를 수신하고, 상기 신호들을 상기 제 1 내지 제 4 메모리 장치(111, 112, 113, 114), 상기 스패어 메모리 장치(120)로 전송할 수 있다. 또한, 상기 경로 선택 회로(131, 132, 133, 134)는 상기 제 1 내지 제 4 노멀 메모리 장치(111, 112, 113, 114), 상기 스패어 메모리 장치(120)로부터 출력되는 데이터를 수신하고, 상기 모듈 핀(11)을 통해 상기 호스트(101)로 상기 데이터(DQ)를 전송할 수 있다. 상기 제 1 경로 선택 회로(131)는 상기 경로 선택 신호(SEL<0>)에 기초하여 상기 제 1 노멀 메모리 장치(111)와 상기 스패어 메모리 장치(120) 중 하나와 연결될 수 있다. 상기 제 2 경로 선택 회로(132)는 상기 경로 선택 신호(SEL<1>)에 기초하여 상기 제 2 노멀 메모리 장치(112)와 상기 스패어 메모리 장치(120) 중 하나와 연결될 수 있다. 상기 제 3 경로 선택 회로(133)는 상기 경로 선택 신호(SEL<2>)에 기초하여 상기 제 3 노멀 메모리 장치(113)와 상기 스패어 메모리 장치(120) 중 하나와 연결될 수 있다. 상기 제 4 경로 선택 회로(134)는 상기 경로 선택 신호(SEL<3>)에 기초하여 상기 제 4 노멀 메모리 장치(114)와 상기 스패어 메모리 장치(120) 중 하나와 연결될 수 있다.
상기 로우 해머링 판단 회로(140)는 모듈 핀을 통해 상기 어드레스 신호(ADD) 및 상기 커맨드 신호(CMD)를 수신할 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 어드레스 신호(ADD)를 수신하고, 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었는지 여부를 판단할 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 판단 결과에 따라 히트 신호를 생성할 수 있다. 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었을 때 로우 해머링 상황이 발생될 수 있으며, 이하에서 로우 해머링 상황이 발생된 어드레스 신호는 로우 해머링 어드레스 신호라고 지칭될 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 히트 신호를 생성한 이후에, 입력되는 어드레스 신호(ADD)가 상기 로우 해머링 어드레스 신호일 때 경로 선택 신호(SEL<0:3>)를 인에이블시킬 수 있다. 예를 들어, 상기 로우 해머링 판단 회로(140)는 상기 제 1 노멀 메모리 장치(111)와 관련된 특정 어드레스 신호를 상기 호스트(101)로부터 임계 값 이상의 횟수로 연속적으로 수신하였을 때, 상기 히트 신호를 생성할 수 있고, 상기 특정 어드레스 신호가 다시 입력되면 상기 경로 선택 신호(SEL<0>)를 인에이블시킬 수 있다. 상기 경로 선택 신호(SEL<0:3>)가 디스에이블 상태일 때, 상기 경로 선택 회로(131, 132, 133, 134)는 각각 상기 노멀 메모리 장치(111, 112, 113, 114)와 연결될 수 있다. 따라서, 상기 노멀 메모리 장치(111, 112, 113, 114)가 데이터 입출력 동작을 수행할 수 있다. 상기 경로 선택 신호(SEL<0:3>)가 인에이블 상태일 때, 상기 경로 선택 회로(131, 132, 133, 134)는 상기 스패어 메모리 장치(120)와 연결될 수 있다. 따라서, 상기 스패어 메모리 장치(120)가 데이터 입출력 동작을 수행할 수 있다. 상기 로우 해머링 판단 회로(140)는 로우 해머링 상황이 발생된 노멀 메모리 장치 대신에 스패어 메모리 장치(120)가 데이터 입출력 동작을 수행하도록 하여 상기 메모리 모듈(1)의 신뢰성을 향상시킬 수 있다.
상기 로우 해머링 판단 회로(140)는 상기 히트 신호가 생성되면, 데이터 백업 동작을 수행할 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 히트 신호가 생성되면, 로우 해머링 상황이 발생된 노멀 메모리 장치에 저장된 데이터를 상기 스패어 메모리 장치(120)로 이전 및 저장시킬 수 있다. 일 실시예에서, 상기 로우 해머링 판단 회로(140)는 상기 히트 신호를 생성한 이후에 입력되는 어드레스 신호(ADD)가 상기 로우 해머링 어드레스 신호일 때, 상기 로우 해머링 어드레스 신호에 대응하는 커맨드 신호(CMD)에 기초하여 상기 데이터 백업 동작을 수행할 수 있다. 예를 들어, 상기 커맨드 신호(CMD)가 라이트 동작을 위한 라이트 신호일 때 상기 로우 해머링 판단 회로(140)는 상기 데이터 백업 동작을 수행하지 않을 수 있다. 상기 커맨드 신호(CMD)가 라이트 동작을 위한 라이트 신호가 아닐 때, 상기 로우 해머링 판단 회로(140)는 상기 로우 해머링 상황이 발생된 노멀 메모리 장치에 저장된 데이터를 상기 스패어 메모리 장치(120)로 이전 및 저장할 수 있다. 예를 들어, 상기 커맨드 신호(CMD)가 리드 동작을 위한 리드 신호일 때, 상기 로우 해머링 판단 회로(140)는 상기 로우 해머링 상황이 발생된 노멀 메모리 장치에 저장된 데이터를 상기 스패어 메모리 장치(120)로 이전 및 저장할 수 있다.
상기 로우 해머링 판단 회로(140)는 상기 히트 신호가 생성된 후, 소정 시간이 경과하면 리셋될 수 있다. 상기 소정 시간은 히트 신호가 생성된 후, 리프레쉬 동작이 완료될 때까지의 시간일 수 있다. 상기 리프레쉬 동작이 수행되면, 상기 노멀 메모리 장치(111, 112, 113, 114)에 저장된 데이터가 리프레쉬되기 때문에, 상기 로우 해머링 발생으로 인해 데이터가 손실될 문제가 해소될 수 있다. 따라서, 상기 로우 해머링 판단 회로(140)는 상기 리프레쉬 동작이 완료되면, 상기 경로 선택 신호(SEL<0:3>)를 디스에이블시켜 상기 경로 선택 회로(131, 132, 133, 134)를 다시 상기 노멀 메모리 장치(111, 112, 113, 114)와 연결시킬 수 있다. 이 때, 상기 로우 해머링 판단 회로(140)는 데이터 복원 동작을 수행할 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 소정 시간이 경과하면 상기 스패어 메모리 장치(120)에 저장된 데이터를 상기 노멀 메모리 장치(111, 112, 113, 114)로 이전 및 저장할 수 있다. 상기 로우 해머링 판단 회로(140)는 상기 히트 신호가 생성된 후에, 로우 해머링 어드레스 신호에 대응하여 수신된 커맨드 신호(CMD)에 관한 정보를 저장할 수 있다. 일 실시예에서, 상기 로우 해머링 판단 회로(140)는 상기 로우 해머링 어드레스 신호에 대응하여 수신된 커맨드 신호(CMD)에 관한 정보에 기초하여 상기 데이터 복원 동작을 수행할 수 있다. 예를 들어, 상기 수신된 커맨드 신호(CMD) 중 라이트 신호가 한번이라도 포함되었던 경우, 상기 로우 해머링 판단 회로(140)는 상기 스패어 메모리(120)에 저장된 데이터를 상기 노멀 메모리 장치(111, 112, 113, 114)로 이전 및 저장시킬 수 있다. 라이트 신호에 따라 상기 스패어 메모리 장치(120)로 한번이라도 데이터가 저장된 경우, 상기 스패어 메모리 장치(120)에 저장된 데이터와 상기 노멀 메모리 장치(111, 112, 113, 114)에 저장된 데이터가 상이할 수 있으므로, 상기 데이터 복원 동작이 수행되어야 한다. 상기 수신된 커맨드 신호(CMD) 중 라이트 신호가 포함되지 않는 경우, 상기 로우 해머링 판단 회로(140)는 상기 복원 동작을 수행하지 않을 수 있다. 상기 스패어 메모리 장치(120)로 데이터가 저장되지 않은 경우, 예를 들어, 스패어 메모리 장치(120)가 데이터 출력 동작만을 수행한 경우, 상기 스패어 메모리 장치(120)에 저장된 데이터와 상기 노멀 메모리 장치(111, 112, 113, 114)에 저장된 데이터는 일치할 수 있고, 데이터 복원 동작은 필요 없을 수 있다.
상기 메모리 모듈(1)은 정보 저장 영역(150)을 더 포함할 수 있다. 상기 정보 저장 영역(150)은 상기 임계 값(THR)에 관한 정보를 저장할 수 있고, 상기 로우 해머링 판단 회로(140)로 상기 임계 값(THR)을 제공할 수 있다. 상기 정보 저장 영역(150)은 직렬 프레즌스 검출 정보를 저장하는 전기적으로 소거 및 프로그램 가능한 읽기 전용 메모리 (Serial Presence Detect Electrically Erasable and Programmable Read Only Memory, SPD EEPROM)일 수 있다.
도 2는 도 1에 도시된 로우 해머링 판단 회로(140)의 구성을 보여주는 도면이다. 도 2에서, 상기 로우 해머링 판단 회로(140)는 어드레스 분석 회로(210)와 백업 및 복원 제어 회로(220)를 포함할 수 있다. 상기 어드레스 분석 회로(210)는 상기 호스트(101)로부터 수신되는 어드레스 신호(ADD) 및 커맨드 신호(CMD)를 수신할 수 있다. 상기 어드레스 분석 회로(210)는 상기 정보 저장 영역(150)으로부터 임계 값(THR)을 수신할 수 있다. 상기 어드레스 분석 회로(210)는 상기 어드레스 신호(ADD)를 모니터링하고, 특정 어드레스 신호가 상기 임계 값 이상의 횟수로 연속적으로 입력될 때, 상기 히트 신호(HIT)를 생성할 수 있다. 여기서, 상기 임계 값 이상의 횟수로 연속적으로 입력된 특정 어드레스 신호는 로우 해머링 어드레스 신호로서 로우 해머링 정보(RH) 중 하나일 수 있다. 상기 어드레스 분석 회로(210)는 어드레스 테이블 로직(211)을 포함할 수 있다. 상기 어드레스 분석 회로(210)는 상기 로우 해머링 정보(RH)를 상기 어드레스 테이블 로직(211)에 저장할 수 있다. 상기 어드레스 분석 회로(210)는 상기 히트 신호(HIT)가 생성된 이후, 상기 호스트(101)로부터 입력된 어드레스 신호(ADD)가 로우 해머링 어드레스 신호에 대응할 때, 상기 경로 선택 신호(SEL<0:3>)를 인에이블시킬 수 있다. 상기 어드레스 분석 회로(210)는 상기 커맨드 신호(CMD)로서 리프레쉬 커맨드 신호를 수신할 수 있다. 상기 어드레스 분석 회로(210)는 상기 리프레쉬 커맨드 신호가 입력된 후 리프레쉬 동작이 수행되면 리셋 신호(RST)를 생성할 수 있다.
상기 어드레스 테이블 로직(211)은 상기 어드레스 분석 회로(210)에서 생성된 로우 해머링 정보(RH)를 저장할 수 있다. 상기 어드레스 테이블 로직(211)은 상기 리셋 신호(RST)에 기초하여 리셋될 수 있다. 상기 로우 해머링 정보(RH)에 대해서는 후술하기로 한다.
상기 백업 및 복원 제어 회로(220)는 상기 히트 신호(HIT), 상기 리셋 신호(RST), 로우 해머링 정보(RH) 및 커맨드 신호(CMD)를 수신할 수 있다. 상기 백업 및 복원 제어 회로(220)는 상기 히트 신호(HIT), 상기 리셋 신호(RST), 상기 로우 해머링 정보(RH) 및 상기 커맨드 신호(CMD)에 기초하여 노멀 메모리 장치(111, 112, 113, 114)를 제어하기 위한 노멀 라이트 신호(NWT) 및 노멀 리드 신호(NRD)와, 상기 스패어 메모리 장치(120)를 제어하기 위한 스패어 라이트 신호(SWT) 및 스패어 리드 신호(SRD)를 생성할 수 있다. 상기 데이터 백업 동작을 위해, 상기 백업 및 복원 제어 회로(220)는 상기 히트 신호(HIT), 상기 로우 해머링 정보(RH) 및 상기 커맨드 신호(CMD)에 기초하여 상기 노멀 리드 신호(NRD) 및 상기 스패어 라이트 신호(SWT)를 생성할 수 있다. 상기 노멀 메모리 장치(111, 112, 113, 114)는 상기 노멀 리드 신호(NRD)에 기초하여 저장된 데이터를 출력하고, 상기 스패어 메모리 장치(120)는 상기 스패어 라이트 신호(SWT)에 기초하여 상기 노멀 메모리 장치(111, 112, 113, 114)로부터 출력된 데이터를 저장할 수 있다. 상기 데이터 복원 동작을 위해, 상기 백업 및 복원 제어 회로(220)는 상기 리셋 신호(RST) 및 상기 로우 해머링 정보(RH)에 기초하여 스패어 리드 신호(SRD) 및 노멀 라이트 신호(NWT)를 생성할 수 있다. 상기 스패어 메모리 장치(120)는 상기 스패어 리드 신호(SRD)에 기초하여 상기 스패어 메모리 장치(120)에 저장된 데이터를 출력할 수 있다. 상기 노멀 메모리 장치(111, 112, 113, 114)는 상기 노멀 라이트 신호(NWT)에 기초하여 상기 스패어 메모리 장치(120)로부터 출력된 데이터를 저장할 수 있다.
도 3은 도 2에 도시된 어드레스 테이블 로직(211)에 저장된 로우 해머링 정보(RH)를 예시적으로 보여주는 도면이다. 도 2 및 도 3을 참조하면 상기 어드레스 분석 회로(210)는 상기 어드레스 신호(ADD)를 수신하면 상기 어드레스 신호(ADD)에 관한 정보를 상기 어드레스 테이블 로직(211)에 저장할 수 있다. 상기 어드레스 신호(ADD)에 관한 정보는 랭크 정보, 뱅크 정보 및 로우 어드레스 정보를 포함할 수 있다. 상기 랭크 정보는 메모리 모듈(1)의 랭크에 관한 정보일 수 있다. 상기 메모리 모듈(1)은 복수의 메모리 장치를 구비하고, 상기 복수의 메모리 장치는 복수의 랭크로 동작할 수 있다. 상기 어드레스 테이블 로직(211)은 상기 어드레스 신호(ADD)에 대응하는 랭크 정보를 저장할 수 있다. 예를 들어, 상기 어드레스 신호(ADD)에 대응하는 랭크가 제 1 랭크일 때 "0"을 랭크 정보로서 저장할 수 있고, 상기 어드레스 신호(ADD)에 대응하는 랭크가 제 2 랭크에 속하는 경우 "1"을 랭크 정보로서 저장할 수 있다. 상기 어드레스 테이블 로직(211)은 상기 어드레스 신호(ADD)에 대응하는 뱅크 정보 및 로우 어드레스 정보를 저장할 수 있다.
상기 어드레스 테이블 로직(211)은 히트 정보를 저장할 수 있다. 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었을 때 상기 어드레스 분석 회로(210)는 히트 신호(HIT)를 생성할 수 있다. 상기 어드레스 테이블 로직(211)은 상기 히트 신호(HIT)에 기초하여 상기 로우 해머링 상황이 발생된 어드레스 정보에 관한 히트 정보를 "1"로 업데이트할 수 있다. 예를 들어, 제 1 랭크의 제 1 메모리 뱅크의 0X2332에 대응하는 로우 어드레스 정보에 로우 해머링 상황이 발생할 경우, 상기 어드레스 정보에 대한 히트 정보를 "1"로 업데이트할 수 있다.
상기 어드레스 테이블 로직(211)은 또한 더티 라이트 정보를 저장할 수 있다. 상기 어드레스 테이블 로직(211)은 히트 정보가 "1"로 업데이트된 로우 어드레스 정보와 일치하는 어드레스 신호(ADD)가 입력되는 경우, 상기 어드레스 신호(ADD)에 대응하는 커맨드 신호(CMD) 중 라이트 신호가 하나라도 포함되어 있는 경우, 이를 더티 라이트로 정의하고, 더티 라이트 정보를 "1"로 업데이트할 수 있다. 상기 더티 라이트 정보는 앞서 설명한 데이터 복원 동작에 필요한 정보일 수 있다. 상기 백업 및 복원 제어회로(220)는 상기 더티 라이트 정보에 기초하여 데이터 복원 동작이 수행되도록 상기 스패어 리드 신호(SRD) 및 상기 노멀 라이트 신호(NWT)를 생성할 수 있다. 상기 어드레스 테이블 로직(211)은 상기 어드레스 분석 회로(210)로부터 상기 리셋 신호(RST)가 생성되고, 상기 데이터 복원 동작이 완료되면 상기 저장된 정보를 모두 리셋시킬 수 있다.
도 4는 본 발명의 실시예에 따른 메모리 모듈의 동작을 보여주는 흐름도이다. 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 메모리 모듈(1)의 동작을 설명하면 다음과 같다. 상기 로우 해머링 판단 회로(140)는 상기 호스트로부터 수신되는 어드레스 신호(ADD)를 모니터링할 수 있다(S1). 상기 로우 해머링 판단 회로(140)는 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었는지 여부를 판단할 수 있다(S2). 임계 값 이상의 횟수로 연속적으로 입력된 어드레스 신호(ADD)가 존재하지 않는 경우, 노멀 메모리 장치(111, 112, 113, 114)가 데이터 입출력 동작을 수행할 수 있다(S10). 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력된 것이 감지되면, 상기 어드레스 분석 회로(210)는 상기 히트 신호(HIT)를 생성할 수 있다. 이후, 상기 로우 해머링 어드레스 신호가 입력되면 상기 어드레스 분석 회로(210)는 로우 해머링 상황이 발생된 노멀 메모리 장치와 연결된 경로 선택 회로(131, 132, 133, 134)로 할당된 상기 경로 선택 신호(SEL<0:3>)를 인에이블시킬 수 있고, 상기 경로 선택 회로(131, 132, 133, 134)는 상기 노멀 메모리 장치(111, 112, 113, 114) 대신에 상기 스패어 메모리 장치(120)와 연결될 수 있다(S3).
상기 백업 및 복원 제어회로(220)는 상기 어드레스 분석 회로(210)로부터 상기 로우 해머링 정보(RH)를 수신하고, 로우 해머링 어드레스 신호에 대응하는 커맨드 신호(CMD)가 라이트 신호인지 여부를 판단할 수 있다(S4). 상기 로우 해머링 어드레스 신호에 대응하는 커맨드 신호(CMD)가 라이트 신호가 아닐 때, 상기 백업 및 복원 제어회로(220)는 데이터 백업 동작이 수행되도록 한다. 상기 백업 및 복원 제어회로(220)는 상기 로우 헤머링 정보(RH)에 기초하여 노멀 리드 신호(NRD) 및 스패어 라이트 신호(SWT)를 생성할 수 있다. 따라서, 로우 해머링 상황이 발생된 노멀 메모리 장치에 저장된 데이터가 출력되고, 상기 스패어 메모리 장치(120)는 상기 노멀 메모리 장치로부터 출력된 데이터를 저장할 수 있다(S5). 상기 데이터 백업 동작이 완료되면, 상기 스패어 메모리 장치는 이후 상기 로우 해머링 어드레스 신호에 대응하는 데이터 입출력 동작을 수행할 수 있다(S6). 상기 로우 해머링 어드레스 신호에 대응하는 커맨드 신호(CMD)가 라이트 신호일 때, 상기 스패어 메모리 장치(120)는 상기 데이터 입력 동작을 수행하고, 이후 상기 로우 해머링 어드레스 신호에 대응하는 데이터 입출력 동작을 수행할 수 있다(S6).
이후, 리프레쉬 동작이 수행되면(S7), 데이터 복원 동작이 수행될 수 있다. 상기 어드레스 분석 회로(210)는 리프레쉬 동작이 완료되면, 리셋 신호(RST)를 생성하고 로우 해머링 어드레스 신호에 대응하는 커맨드 신호(CMD) 중 라이트 신호가 한번이라도 있었는지 여부를 판단할 수 있다(S8). 즉, 상기 어드레스 분석 회로(210)는 상기 어드레스 테이블 로직(211)에서 상기 더티 라이트 정보를 확인하고, 상기 더티 라이트 정보를 포함하는 로우 해머링 정보(RH)를 상기 백업 및 복원 제어 회로(220)로 제공할 수 있다. 상기 라이트 신호가 없었다면, 상기 어드레스 테이블 로직(211)을 리셋시킬 수 있다. 이후, 상기 노멀 메모리 장치(111, 112, 113, 114)가 데이터 입출력 동작을 수행할 수 있다(S10). 만약, 라이트 신호가 한번이라도 있었다면, 상기 백업 및 복원 제어 회로(220)는 상기 리셋 신호(RST) 및 로우 해머링 정보(RH)에 기초하여 상기 스패어 리드 신호(SRD) 및 노멀 라이트 신호(NWT)를 생성할 수 있다. 따라서, 상기 스패어 메모리 장치(120)는 상기 스패어 메모리 장치(120)에 저장된 데이터를 출력하고, 상기 노멀 메모리 장치(111, 112, 113, 114)는 상기 스패어 메모리 장치(120)로부터 출력된 데이터를 저장할 수 있다. 상기 데이터 복원 동작이 완료되면 상기 어드레스 분석 회로(210)는 어드레스 테이블 로직(211)을 리셋 시키고, 노멀 메모리 장치(111, 112, 113, 114)가 데이터 입출력 동작을 수행할 수 있다.
도 5는 본 발명의 실시예에 따른 시스템(5)의 구성을 보여주는 도면이다. 상기 시스템(5)은 메인 보드(501), 프로세서(510) 및 메모리 모듈(520)을 포함할 수 있다. 상기 메인 보드(501)는 시스템을 구성하는 부품을 장착하기 위한 기판으로서, 마더 보드(Mother Board)로 언급될 수 있다. 상기 메인 보드(501)는 상기 프로세서(510)가 장착될 수 있는 슬롯(도시하지 않음) 및 상기 메모리 모듈(520)이 장착될 수 있는 슬롯(502)을 포함할 수 있다. 상기 메인 보드(501)는 상기 프로세서(510)와 상기 메모리 모듈(520)을 전기적으로 연결하기 위한 배선(503)을 포함할 수 있다. 상기 프로세서(510)는 상기 메인 보드(501) 상에 장착될 수 있다. 상기 프로세서는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 어플리케이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다.
상기 메모리 모듈(520)은 상기 메인 보드(501)의 슬롯(502)을 통해 상기 메인 보드(501) 상에 장착될 수 있다. 상기 메모리 모듈(520)은 모듈 기판에 형성된 모듈 핀 및 상기 슬롯(502)을 통해 상기 메인 보드(501)의 배선(503)과 연결될 수 있다. 상기 메모리 모듈(520)은 예를 들어, UDIMM, DIMM, RDIMM, LRDIMM, SODIMM, NVDIMM 등을 포함할 수 있다. 도 1에 도시된 메모리 모듈(1)은 상기 메모리 모듈(520)로 적용될 수 있다. 상기 메모리 모듈(520)은 각각 복수의 메모리 장치(521)를 포함할 수 있다. 상기 복수의 메모리 장치(521)는 각각 휘발성 메모리 장치 및 비휘발성 메모리 장치 중 하나 이상을 포함할 수 있다. 상기 휘발성 메모리 장치는 SRAM, DRAM, SDRAM 등을 포함할 수 있고, 상기 비휘발성 메모리 장치는 ROM, PROM, EEPROM, EPROM, 플래시 메모리, PRAM, MRAM, RRAM 및 FRAM 등을 포함할 수 있다. 또한, 상기 메모리 장치(521)는 복수의 칩이 적층되어 형성되는 적층 메모리 장치 또는 멀티 칩 패키지를 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 시스템(6)의 구성을 보여주는 도면이다. 도 6에서, 상기 시스템(6)은 프로세서(610), 메모리 컨트롤러(620) 및 메모리 장치(630)를 포함한다. 상기 프로세서(610)는 칩 셋(640)을 통해 상기 메모리 컨트롤러(620)와 연결될 수 있고, 상기 메모리 컨트롤러(620)는 복수의 버스를 통해 상기 메모리 장치(630)와 연결될 수 있다. 도 5에서, 상기 프로세서(610)는 하나인 것으로 예시되었으나, 이에 한정하는 것은 아니고, 물리적 또는 논리적으로 복수의 프로세서가 구비될 수 있다. 상기 칩 셋(640)은 상기 프로세서(610) 및 상기 메모리 컨트롤러(620) 사이에서 신호가 전송되는 통신 경로를 제공할 수 있다. 상기 프로세서(610)는 연산 동작을 수행하고, 원하는 데이터를 입출력 시키기 위해 상기 칩 셋(640)을 통해 상기 메모리 컨트롤러(620)로 리퀘스트 및 데이터를 전송할 수 있다.
상기 메모리 컨트롤러(620)는 상기 복수의 버스를 통해 커맨드 신호, 어드레스 신호, 클럭 신호 및 데이터를 전송할 수 있다. 상기 메모리 장치(630)는 상기 메모리 컨트롤러(620)로부터 상기 신호들을 수신하여 데이터를 저장할 수 있고, 저장하고 있는 데이터를 상기 메모리 컨트롤러(620)로 출력할 수 있다. 상기 메모리 장치(630)는 하나 이상의 메모리 모듈을 포함할 수 있고, 도 1에 도시된 메모리 모듈(1)을 채용할 수 있다.
도 6에서, 상기 시스템(6)은 입출력 버스(710), 입출력 장치(720, 730, 740), 디스크 드라이버 컨트롤러(650) 및 디스크 드라이브(660)를 더 포함할 수 있다. 상기 칩 셋(640)은 입출력 버스(710)와 연결될 수 있다. 상기 입출력 버스(710)는 상기 칩 셋(640)으로부터 입출력 장치(720, 730, 740)까지의 신호 전송을 위한 통신 경로를 제공할 수 있다. 상기 입출력 장치는 마우스(720), 비디오 디스플레이(730), 또는 키보드(740)를 포함할 수 있다. 상기 입출력 버스(710)는 상기 입출력 장치(720, 730, 740)와 통신하는 어떠한 통신 프로토콜이라도 포함할 수 있다. 또한, 상기 입출력 버스(710)는 상기 칩 셋(640) 내부로 집적될 수 있다.
상기 디스크 드라이버 컨트롤러(650)는 상기 칩 셋(640)과 연결되어 동작할 수 있다. 상기 디스크 드라이버 컨트롤러(650)는 상기 칩 셋(640)과 하나 또는 그 이상의 디스크 드라이브(660) 사이의 통신 경로를 제공할 수 있다. 상기 디스크 드라이브(660)는 명령과 데이터를 저장함으로써 외부 데이터 저장 장치로 활용될 수 있다. 상기 디스크 드라이버 컨트롤러(650) 및 상기 디스크 드라이브(660)는 입출력 버스(710)를 포함하는 어떠한 통신 프로토콜을 사용하여 서로 또는 상기 칩 셋(640)과 통신할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 메모리 모듈 101: 호스트
111/112/113/114: 노멀 메모리 장치 120: 스패어 메모리 장치
131/132/133/134: 경로 선택 회로 140: 로우 해머링 판단 회로
150: 정보 저장 영역 210: 어드레스 분석 회로
211: 어드레스 테이블 로직 220: 백업 및 복원 제어회로

Claims (18)

  1. 노멀 메모리 장치;
    스패어 메모리 장치;
    경로 선택 신호에 기초하여 상기 노멀 메모리 장치 및 상기 스패어 메모리 장치 중 하나와 연결되는 경로 선택 회로; 및
    어드레스 신호를 모니터링하여 동일한 어드레스 신호가 임계 값 이상의 횟수로 연속적으로 입력되었는지 여부에 기초하여 히트 신호 및 상기 경로 선택 신호를 생성하는 로우 해머링 판단 회로를 포함하는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 스패어 메모리 장치는 상기 노멀 메모리 장치와 다른 종류의 메모리 장치인 메모리 모듈.
  3. 제 1 항에 있어서,
    상기 경로 선택 회로는 상기 경로 선택 신호가 디스에이블되었을 때 상기 노멀 메모리 장치와 연결되고, 상기 노멀 메모리 장치가 데이터 입출력 동작을 수행하는 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 경로 선택 회로는 상기 경로 선택 신호가 인에이블되었을 때 상기 스패어 메모리 장치와 연결되고, 상기 스패어 메모리 장치가 데이터 입출력 동작을 수행하는 메모리 모듈.
  5. 제 1 항에 있어서,
    상기 로우 해머링 판단 회로는 동일한 어드레스 신호가 임계 값 이상의 회수로 연속적으로 입력되었을 때 상기 히트 신호를 생성하고, 상기 히트 신호가 생성된 이후에 로우 해머링 어드레스 신호가 입력되었을 때 상기 경로 선택 신호를 인에이블시키는 메모리 모듈.
  6. 제 1 항에 있어서,
    상기 로우 해머링 판단 회로는 상기 히트 신호가 생성된 이후에, 상기 로우 해머링 어드레스 신호와 관련된 커맨드 신호에 기초하여 상기 노멀 메모리 장치에 저장된 데이터를 상기 스패어 메모리 장치로 백업시키는 메모리 모듈.
  7. 제 6 항에 있어서,
    상기 로우 해머링 판단 회로는 상기 로우 해머링 어드레스 신호와 관련된 커맨드 신호가 라이트 신호일 때 상기 백업 동작을 수행하지 않는 메모리 모듈.
  8. 제 1 항에 있어서,
    상기 로우 해머링 판단 회로는 소정 시간 경과 후 상기 스패어 메모리 장치에 저장된 데이터를 상기 노멀 메모리 장치로 복원시키고, 상기 소정 시간은 상기 히트 신호가 생성된 시점부터 상기 노멀 메모리 장치의 리프레쉬 동작이 완료될 때까지의 시간에 대응하는 메모리 모듈.
  9. 제 8 항에 있어서,
    상기 로우 해머링 판단 회로는 상기 히트 신호가 생성된 이후에 입력된 상기 로우 해머링 어드레스 신호와 관련된 커맨드 신호가 라이트 신호를 포함하지 않았을 때 상기 복원 동작을 수행하지 않는 메모리 모듈.
  10. 제 1 항에 있어서,
    상기 로우 해머링 판단 회로는 어드레스 신호를 수신하여 동일한 어드레스신호의 연속적인 입력 횟수를 카운팅하여 상기 히트 신호, 로우 해머링 정보 및 상기 경로 선택 신호를 인에이블시키는 어드레스 분석 회로;
    상기 어드레스 신호에 관한 정보, 히트 정보 및 더티 라이트 정보를 저장하는 어드레스 테이블 로직; 및
    데이터 백업 및 복원 동작을 위해 상기 로우 해머링 정보 및 커맨드 신호에 기초하여 상기 노멀 메모리 장치를 제어하기 위한 노멀 라이트 신호 및 노멀 리드 신호를 생성하고, 상기 스패어 메모리 장치를 제어하기 위한 스패어 라이트 신호 및 스패어 리드 신호를 생성하는 백업 및 복원 제어회로를 포함하는 메모리 모듈.
  11. 제 1 항에 있어서,
    상기 메모리 모듈은 정보 저장 영역을 더 포함하고, 상기 정보 저장 영역은 상기 임계 값을 저장하고, 상기 임계 값을 상기 로우 해머링 판단 회로로 제공하는 메모리 모듈.
  12. 노멀 메모리 장치 및 스패어 메모리 장치를 포함하는 메모리 모듈의 동작 방법으로서,
    어드레스 신호를 모니터링하여 로우 해머링 상황이 발생되었는지 여부를 판단하는 단계;
    상기 로우 해머링 상황이 발생한 후, 로우 해머링 어드레스가 입력되었을 때 상기 노멀 메모리 장치를 상기 스패어 메모리 장치와 연결시키는 단계; 및
    상기 스패어 메모리 장치가 데이터 입출력 동작을 수행하는 단계를 포함하는 메모리 모듈의 동작 방법.
  13. 제 12 항에 있어서,
    상기 로우 해머링 상황이 발생되지 않았을 때, 상기 노멀 메모리 장치가 데이터 입출력 동작을 수행하는 단계를 더 포함하는 메모리 모듈의 동작 방법.
  14. 제 12 항에 있어서,
    상기 노멀 메모리 장치를 상기 스패어 메모리 장치와 연결시키는 단계 이후에, 상기 로우 해머링 어드레스 신호에 관련된 커맨드 신호가 라이트 신호가 아닐 때 상기 노멀 메모리 장치에 저장된 데이터를 상기 스패어 메모리 장치로 이전 및 저장하는 단계를 더 포함하는 메모리 모듈의 동작 방법.
  15. 제 12 항에 있어서,
    상기 노멀 메모리 장치에 대한 리프레쉬 동작이 수행되면, 상기 스패어 메모리 장치에 저장된 데이터를 상기 노멀 메모리 장치로 이전 및 저장하는 단계를 더 포함하는 메모리 모듈의 동작 방법.
  16. 제 15 항에 있어서,
    상기 이전 및 저장하는 단계 이전에, 상기 로우 해머링 어드레스 신호에 관련된 커맨드 신호 중 라이트 신호가 한번이라도 포함되어 있었는지 여부를 판단하는 단계를 더 포함하는 메모리 모듈의 동작 방법.
  17. 제 16 항에 있어서,
    상기 로우 해머링 어드레스 신호에 관련된 커맨드 신호 중 라이트 신호가 포함되지 않았을 때, 상기 이전 및 저장하는 단계를 수행하지 않는 메모리 모듈의 동작 방법.
  18. 제 15 항에 있어서,
    상기 이전 및 저장하는 단계 이후에, 상기 노멀 메모리 장치가 데이터 입출력 동작을 수행하는 단계를 더 포함하는 메모리 모듈의 동작 방법.
KR1020170008507A 2017-01-18 2017-01-18 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법 KR20180085184A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170008507A KR20180085184A (ko) 2017-01-18 2017-01-18 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US15/642,795 US10248340B2 (en) 2017-01-18 2017-07-06 Semiconductor apparatus, memory module and operation method thereof
CN201710841017.3A CN108320764B (zh) 2017-01-18 2017-09-18 半导体设备、存储器模块及其操作方法
TW106140548A TWI724254B (zh) 2017-01-18 2017-11-22 半導體設備、記憶體模組及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170008507A KR20180085184A (ko) 2017-01-18 2017-01-18 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180085184A true KR20180085184A (ko) 2018-07-26

Family

ID=62840832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170008507A KR20180085184A (ko) 2017-01-18 2017-01-18 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법

Country Status (4)

Country Link
US (1) US10248340B2 (ko)
KR (1) KR20180085184A (ko)
CN (1) CN108320764B (ko)
TW (1) TWI724254B (ko)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861519B2 (en) 2013-02-04 2020-12-08 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US10867660B2 (en) 2014-05-21 2020-12-15 Micron Technology, Inc. Apparatus and methods for controlling refresh operations
WO2021003085A1 (en) * 2019-07-01 2021-01-07 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10930335B2 (en) 2013-08-26 2021-02-23 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10950289B2 (en) 2016-03-31 2021-03-16 Micron Technology, Inc. Semiconductor device
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11257535B2 (en) 2019-02-06 2022-02-22 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
KR20220037937A (ko) * 2020-09-18 2022-03-25 한양대학교 에리카산학협력단 행 해머링을 이용한 dram의 성능 분석 방법 및 오류 검출 방법
US11322192B2 (en) 2018-01-22 2022-05-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US11424005B2 (en) 2019-07-01 2022-08-23 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746927B (zh) 2019-01-24 2021-11-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI769100B (zh) * 2019-01-24 2022-06-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
CN113378587B (zh) * 2021-05-19 2023-07-21 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
US20230244793A1 (en) * 2022-01-27 2023-08-03 Micron Technology, Inc. Row access strobe (ras) clobber and row hammer failures using a deterministic protocol

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259972B1 (ko) * 1997-01-21 2000-06-15 윤종용 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치
WO2005024844A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体メモリ
JP4566621B2 (ja) * 2004-05-14 2010-10-20 富士通セミコンダクター株式会社 半導体メモリ
KR101906409B1 (ko) 2011-09-06 2018-12-07 삼성전자주식회사 메모리 시스템
US8570063B2 (en) * 2011-10-25 2013-10-29 Micron Technology, Inc. Methods and apparatuses including an adjustable termination impedance ratio
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
US9478263B2 (en) * 2014-01-17 2016-10-25 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861519B2 (en) 2013-02-04 2020-12-08 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US11361808B2 (en) 2013-08-26 2022-06-14 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10930335B2 (en) 2013-08-26 2021-02-23 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10867660B2 (en) 2014-05-21 2020-12-15 Micron Technology, Inc. Apparatus and methods for controlling refresh operations
US10950289B2 (en) 2016-03-31 2021-03-16 Micron Technology, Inc. Semiconductor device
US11322192B2 (en) 2018-01-22 2022-05-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11694738B2 (en) 2018-06-19 2023-07-04 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11257535B2 (en) 2019-02-06 2022-02-22 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11521669B2 (en) 2019-03-19 2022-12-06 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11600326B2 (en) 2019-05-14 2023-03-07 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell and associated comparison operation
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11984148B2 (en) 2019-05-31 2024-05-14 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11854618B2 (en) 2019-06-11 2023-12-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
WO2021003085A1 (en) * 2019-07-01 2021-01-07 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11424005B2 (en) 2019-07-01 2022-08-23 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11699476B2 (en) 2019-07-01 2023-07-11 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US11398265B2 (en) 2019-08-20 2022-07-26 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11568918B2 (en) 2019-08-22 2023-01-31 Micron Technology, Inc. Apparatuses, systems, and methods for analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
KR20220037937A (ko) * 2020-09-18 2022-03-25 한양대학교 에리카산학협력단 행 해머링을 이용한 dram의 성능 분석 방법 및 오류 검출 방법
WO2022239935A1 (ko) * 2020-09-18 2022-11-17 한양대학교 에리카산학협력단 행 해머링을 이용한 dram의 성능 분석 방법 및 오류 검출 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Also Published As

Publication number Publication date
TW201828294A (zh) 2018-08-01
US20180203621A1 (en) 2018-07-19
US10248340B2 (en) 2019-04-02
TWI724254B (zh) 2021-04-11
CN108320764A (zh) 2018-07-24
CN108320764B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
TWI724254B (zh) 半導體設備、記憶體模組及其操作方法
JP7456083B2 (ja) ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御
US11640955B2 (en) Method and device for controlling operation using temperature deviation in multi-chip
US10636476B2 (en) Row hammer mitigation with randomization of target row selection
US10002668B2 (en) Memory device, memory module, and memory system
JP2020166832A5 (ko)
US20180203816A1 (en) System including hot plug module and memory module
TW201712690A (zh) 修復電路、使用其的半導體裝置和半導體系統
US20220293162A1 (en) Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US11556440B2 (en) Memory module, memory system including the same and operation method thereof
US10976368B2 (en) Memory apparatus relating to determination of a failed region and test method thereof, memory module and system using the same
US9176906B2 (en) Memory controller and memory system including the same
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
KR20190127143A (ko) 반도체 장치
KR20180083082A (ko) 정정 및 방어가 가능한 메모리 장치 및 메모리 모듈
US11625343B2 (en) Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods
US20090175115A1 (en) Memory device, method for accessing a memory device and method for its manufacturing
US20230153018A1 (en) Memory module and memory system including the same
US20240118970A1 (en) Techniques for memory scrubbing associated with reliability availability and serviceability features
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal