CN111833958B - 测试板 - Google Patents

测试板 Download PDF

Info

Publication number
CN111833958B
CN111833958B CN201911249002.3A CN201911249002A CN111833958B CN 111833958 B CN111833958 B CN 111833958B CN 201911249002 A CN201911249002 A CN 201911249002A CN 111833958 B CN111833958 B CN 111833958B
Authority
CN
China
Prior art keywords
board
storage device
host
main board
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911249002.3A
Other languages
English (en)
Other versions
CN111833958A (zh
Inventor
刘明涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111833958A publication Critical patent/CN111833958A/zh
Application granted granted Critical
Publication of CN111833958B publication Critical patent/CN111833958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1417—Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G06F13/4095—Mechanical coupling in incremental bus architectures, e.g. bus stacks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1485—Servers; Data center rooms, e.g. 19-inch computer racks
    • H05K7/1488—Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开涉及一种电子装置。根据本公开的具有改善的可靠性的测试板包括：主板；存储装置连接器，位于主板的上部并且被配置为将主板和存储装置彼此垂直地组合；分析信号输出端子，位于主板的上部并且被配置为输出分析信号，该分析信号用于测试存储装置或存储装置与主机之间的通信；主机连接器，连接到主板的第一侧部并且被配置为将主板和主机彼此组合；以及第一子板，可拆卸地连接到主板的第二侧部。

Description

测试板
相关申请的交叉引用
本申请要求于2019年4月22日提交的申请号为10-2019-0046909的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开涉及一种测试衬底，更具体地，本公开涉及一种能够与存储装置垂直的组合的测试板。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括其中存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置可以分为易失性存储器装置和非易失性存储器装置。
易失性存储装置是仅在供应电力时才存储数据并且在切断电力供应时丢失所存储的数据的装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使在电力中断也不丢失数据的装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。
发明内容
本公开的实施例提供了一种具有改善的可靠性的测试板。
根据本公开的实施例的测试板包括：主板、存储装置连接器、分析信号输出端子、主机连接器和第一子板。存储装置连接器位于主板的上部并且被配置为将主板和存储装置彼此垂直地组合。分析信号输出端子位于主板的上部并且被配置为输出分析信号，该分析信号用于测试存储装置或存储装置与主机之间的通信。主机连接器连接到主板的第一侧部并且被配置为将主板和主机彼此组合。第一子板可拆卸地连接到主板的第二侧部。
根据本公开的实施例的测试板包括：主板、存储装置连接器、分析信号输出端子、主机连接器以及一个或多个子板。存储装置连接器设置在主板的上部，以将主板和存储装置垂直地联接。主机连接器设置在主板的第一侧部，以将主板水平地联接到主机。分析信号输出端子设置在主板的上部，以在存储装置联接到存储装置连接器时输出向存储装置连接器传送的信号或从存储装置连接器传送的信号。一个或多个子板彼此串联联接并串联联接到主板的第二侧部。其中子板根据存储装置的形状因子(form factor)被联接以被选择性地拆卸。
附图说明
图1是描述存储装置的示图。
图2是描述根据本公开的实施例的测试板的示图。
图3是描述图2的测试板的结构的示图。
图4是描述根据本公开的实施例的选择性分离的测试板的结构的示图。
图5是描述存储装置和测试板的组合操作的示图。
图6是连接到存储装置的测试板的立体图。
图7是连接到存储装置的测试板的侧视图。
图8是图4的分析信号输出端子的立体图。
图9是图4的分析信号输出端子的侧视图。
图10是描述图2的测试板的特性的示图。
具体实施方式
图1是描述存储装置的示图。
参照图1，存储装置50可包括存储器装置100和控制存储器装置100的操作的存储器控制器200。存储装置50是在诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统的主机300的控制下存储数据的装置。
根据作为与主机300的通信方法的主机接口，可以将存储装置50制造为各种类型的存储装置中的一个。例如，存储装置50可以被配置为诸如以下的各种类型的存储装置中的任意一种：SSD，以MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，以SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡，和记忆棒。
存储装置50可以通过各种类型的封装中的任意一种来制造。例如，存储装置50可以通过诸如以下的各种类型的封装类型中的任意一种来制造：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制来操作。存储器装置100可包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。
每个存储单元可以配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列可包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可包括多个页面。在实施例中，页面可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。
在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。为了描述方便，假设存储器装置100是NAND闪速存储器。
存储器装置100被配置为从存储器控制器200接收命令和地址，并访问存储器单元阵列中的由地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域执行作为命令的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以利用数据对由地址选择的区域进行编程。在读取操作期间，存储器装置100可从由地址选择的区域中读取数据。在擦除操作期间，存储器装置100可以从由地址选择的区域擦除数据。
存储器控制器200可以控制存储装置50的全部操作。
当向存储装置50供应电力时，存储器控制器200可执行固件FW。当存储器装置100是闪速存储器装置时，存储器控制器200可以操作诸如闪速转换层(FTL)的固件，以控制主机300和存储器装置100之间的通信。
在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将逻辑块地址LBA转换成物理块地址(PBA)，物理块地址指示数据待被存储在存储装置100中包括的存储器单元的地址。
存储器控制器200可以控制存储器装置100，使得可以响应于来自主机300的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。
在实施例中，存储器控制器200可以生成编程命令、地址和数据并将其传送到存储器装置100，而不管来自主机300的请求。例如，存储器控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损均衡的编程操作和用于垃圾收集的编程操作的后台操作。
在实施例中，存储器控制器200可以控制至少两个存储器装置100。在这种情况下，存储器控制器200可以根据交织方案控制存储器装置100，以便提高操作性能。交织方案可以是用于至少两个存储器装置100的重叠操作时段的操作方案。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。
图2是用于描述根据本公开的实施例的测试板的示图。
参照图2，测试板400可以连接在参照图1描述的主机装置300和存储装置50之间。测试板400可以用作存储装置50与主机300之间的连接的桥梁。也就是说，存储装置50和主机300通过测试板400彼此电连接。
测试板400可以包括将测试板400和主机300彼此连接的主机连接器。测试板400可以包括存储装置连接器，该存储装置连接器将测试板400和存储装置50彼此连接。在实施例中，测试板400可以通过存储装置连接器与存储装置50垂直地组合。
在实施例中，测试板400可以包括主板和多个子板。
主板可以连接到主机连接器和存储装置连接器。具体地，主机连接器可以位于主板的第一侧部。存储装置连接器可以位于主板的上部。
主板可拆卸地连接到一个子板。一个子板可拆卸地连接到另一个子板。每个子板可根据连接到测试板400的存储装置50的形状因子(物理特征)被选择性地分离。因此，测试板的400的大小可根据存储装置50的形状因子(物理特征)被可变地控制。被控制为与存储装置50具有相同形状因子的测试板400替代存储装置50被连接到主机300的连接部。在一个实施例中，每个子板的大小可以不同。在另一个实施例中，每个子板的大小可以相同。
主板和多个子板中的每个可包括接地端子。主板可通过每个板的任意一个接地端子与主机300组合。
例如，当连接到主板的第一子板与主板分离时，主板可以通过主板的接地端子与主机组合。当连接到第一子板的第二子板与第一子板分离时，主板可以通过第一子板的接地端子与主机300组合。
当接地端子与主机组合时，可以减小从分析信号输出端子输出的分析信号的噪声。例如，接地端子可以与主机组合以减少电磁干扰(EMI)或射频(RF)噪声。
测试板400可以包括连接到主板的分析信号输出端子。分析信号输出端子可以位于主板的上部。分析信号输出端子可以输出用于测试存储装置或存储装置与主机之间的通信的分析信号。
分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(UART)信号，用于故障分析的信号等。
分析信号输出端子可以包括分别连接到将存储装置连接器和主机连接器彼此连接的连接线的多个输出端子。分析信号输出端子可以通过多个输出端子输出通过存储装置与主机之间的连接线传送的分析信号。
即使存储装置50和主机300通过测试板400彼此连接，分析信号输出端子也可以被配置为输出处于预定目标范围内的分析信号。这类似于存储装置50和主机300直接彼此连接的情况。
图3是描述图2的测试板的结构的示图。
参照图3，测试板400可以包括主板410和第一至第三子板450a至450c。主板410可以串联连接到第一至第三子板450a至450c。连接到主板410的子板的数量不限于本实施例。
主板410的侧部和第一至第三子板450a至450c可以可拆卸地连接到另一衬底的侧部。例如，主板410可以可拆卸地连接到第一子板450a。第二子板450b可以可拆卸地连接到第一子板450a。第三子板450c可以可拆卸地连接到第二子板450b。
第一至第三子板450a至450c中的每个的尺寸可以不同。在各个实施例中，第一至第三子板450a至450c中的每个的尺寸可以相同。
每个子板450可以根据连接到主板410的存储装置的形状因子(物理特征)选择性地分离。因此，可以根据存储装置的形状因子(物理特征)来可变地控制测试板400的尺寸。
例如，当存储装置的物理特征是第一尺寸时，第一子板450a可以与主板410分离。当存储装置的物理特征是第二尺寸时，第二子板450b可以与第一子板450a分离。当存储装置的物理特征是第三尺寸时，第三子板450c可以与第二子板450b分离。当存储装置的物理特征为第四尺寸时，第一至第三子板450a至450c可以串联连接到主板410。
被控制为具有与存储装置相同的形状因子的主板410可以替代存储装置连接到主机的连接部分。
在实施例中，主板410和第一至第三子板450a至450c中的每一个可以包括接地端子GND。主板410可以包括主接地端子GND。第一子板450a可以包括第一接地端子GND。第二子板450b可以包括第二接地端子GND。第三子板450c可以包括第三接地端子GND。
主板410可以通过主接地端子和第一至第三接地端子GND中的任意一个接地端子与主机组合。
例如，当第一子板450a与主板410分离时，主板410可以通过主接地端子GND与主机组合。当第二子板450b与第一子板450a分离时，主板410可以通过第一接地端子GND与主机组合。当第三子板450c与第二子板450b分离时，主板410可以通过第二接地端子GND与主机组合。当主板410连接到第一至第三子板450a至450c时，主板410可以通过第三接地端子GND与主机组合。
当接地端子GND与主机组合时，可以减小从分析信号输出端子412输出的分析信号的噪声。例如，接地端子GND可以与主机组合以减少电磁干扰(EMI)或射频(RF)噪声。
主板410可以连接到存储装置连接器411、分析信号输出端子412和主机连接器413。具体地，主机连接器413可以位于主板410的第一侧部。存储装置连接器411和分析信号输出端子412可以位于主板410的上部。
存储装置连接器411可以将主板410与参照图1描述的存储装置垂直地组合。
分析信号输出端子412可以输出用于测试存储装置以及存储装置与主机之间的通信的分析信号。
分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(UART)信号，用于故障分析的信号等。
分析信号输出端子412可以包括分别连接到将存储装置连接器411和主机连接器413彼此连接的连接线的多个输出端子。分析信号输出端子可以通过多个输出端子输出通过存储装置与主机之间的连接线传送的分析信号。
输出端子可以以各种形式配置。在实施例中，输出端子可以被配置为引脚的形式。在另一实施例中，输出端子可以构造成用于插入销的孔的形式。
分析信号输出端子412可以被配置为即使存储装置通过主板410连接到主机，仍输出处于预定目标范围内的分析信号。这类似于存储装置和主机直接相互连接的情况。
目标可以是输出分析信号的特征。例如，目标可以是分析信号的电压电平、电流电平、信号强度、响应时间、频带等。分析信号输出端子可以包括用于防止分析信号的功率下降或信号损失的电路。
主机连接器413可以将参照图1描述的主机和主板410彼此组合。
图4是描述根据本公开的实施例的选择性分离的测试板的结构的示图。
参照图4，测试板400可以包括主板410和第一子板450a。
参照图3描述的主板410和子板450a至450c可以根据组合到存储装置连接器411的存储装置的物理特征而选择性地分离。组合到存储装置连接器411的存储装置的物理特征可以具有第二尺寸。因此，图4的测试板400可以是图3的测试板400中的第二子板450b与第一子板450a物理分离的测试板。也就是说，先前可拆卸地连接的第一子板450a和第二子板450b被彼此分离。
参照图3所述，测试板400的主板410可以通过连接到主板410的第一子板450a的接地端子GND与主机组合。例如，第一子板450a的接地端子GND和主机可以通过组合工具彼此连接。组合工具可以被不同地构造为螺钉、螺栓、螺母等。
当主板410通过第一子板450a的接地端子GND与主机组合时，可以减小从分析信号输出端子412输出的分析信号的噪声。
图5是描述存储装置和测试板的组合操作的示图。
参照图5，存储装置连接器411可以位于测试板中包括的主板410的上部。存储装置连接器411可以具有用于接收存储装置组合部分51的配置。
存储装置50可以包括具有与存储装置连接器411相同的形状因子的存储装置组合部分51。存储装置组合部分51可以具有用于插入存储装置连接器411中的配置。
存储装置组合部分51可以垂直地插入存储装置连接器411中。存储装置50可以通过在主板410的上部的存储装置连接器411垂直于测试板组合。
在各个实施例中，存储装置连接器411可以具有用于接收存储装置组合部分51的配置。存储装置组合部分51可以具有用于插入存储装置连接器411中的配置。
图6是与存储装置组合的测试板的立体图。
参照图6，存储装置50可以与包括主板410的测试板垂直地组合。存储装置50通过存储装置连接器411与主板410组合，因此参照图3描述的从存储装置50传送的信号和传送到存储装置50的信号可以通过主板410传送。
图7是组合到存储装置的测试板的侧视图。
参照图7，存储装置连接器411可以位于主板410的上部。存储装置组合部分51可以插入到存储装置连接器411中。因此，存储装置50可以与包括主板410的测试板垂直地组合。
图8是图4的分析信号输出端子的立体图。
参照图8，分析信号输出端子412可以连接到将存储装置连接器411和主机连接器413彼此连接的多条连接线CL1至CL4。分析信号输出端子412可以包括分别连接到连接线CL1至CL4的多个输出端子。在图8中，多个输出端子可以是多个引脚Pin1至Pin4。输出端子可以以各种形式配置。
分析信号输出端子412可以通过多个引脚Pin1至Pin4输出通过连接线CL1至CL4在存储装置和主机之间传送的分析信号。例如，通过存储装置连接器411和主机连接器413之间的第一连接线CL1传送的信号可以通过第一引脚Pin1输出到外部。通过存储装置连接器411和主机连接器413之间的第二连接线CL2传送的信号可以通过第二引脚Pin2输出到外部。通过存储装置连接器411和主机连接器413之间的第三连接线CL3传送的信号可以通过第三引脚Pin3输出到外部。通过存储装置连接器411和主机连接器413之间的第四连接线CL4传送的信号可以通过第四引脚Pin4输出到外部。
即使存储装置50和主机300是通过主板410彼此连接，分析信号输出端子412也可以被配置为类似于在存储装置50和主机300彼此直接连接的情况的输出处于预定目标范围内的分析信号。
分析信号可以包括在主机与存储装置之间传送的信号，主机的物理层与存储装置的物理层之间的通信信号，用于测量存储装置的功耗的信号，主机和存储装置之间的异步通信(UART)信号，用于故障分析的信号等。
目标可以是输出分析信号的特征。例如，目标可以是分析信号的电压电平、电流电平、信号强度、响应时间、频带等。
分析信号输出端子412可以包括用于防止分析信号的功率下降或信号损失的电路。因此，即使外部装置连接到第一至第四引脚Pin1至Pin4并因此改变内部阻抗，分析信号输出端子412也可以输出位于目标范围内的分析信号。
图9是图4的分析信号输出端子的侧视图。
参照图9，存储装置连接器411可以位于主板410的上部。
分析信号输出端子412可以位于主板410的上部。分析信号输出端子412可以包括用于将分析信号输出到外部的输出端子。在实施例中，输出端子可以具有引脚的结构。
该引脚可以连接到连接线。连接线可以是用于在与存储装置50垂直地组合的存储装置连接器411与主机连接器413之间传送信号的路径。当参照图5描述的存储装置组合部分51插入存储装置连接器411中时，存储装置组合部分51可以与存储装置连接器411组合。
主机连接器413可以连接到主板410的侧部。
图10是描述图2的测试板的特性的示图。
参照图10，测试板400可以包括主板410、存储装置连接器411、分析信号输出端子412、主机连接器413和电源端子414。
存储装置连接器411、分析信号输出端子412和电源端子414可以位于主板410的上部。主机连接器413可以连接到主板410的第一侧部。
主机连接器413可以包括通过在主机和存储装置之间传送信号的线。接收线Rx可以通过存储装置连接器411将信号从主机传送到存储装置。传输线TX可以通过存储装置连接器411将信号从存储装置传送到主机。时钟信号REF_CLK可以是用于分析存储装置的操作的参考时钟。
电源端子414可以从外部接收电力Vin，并输出内部电力Vout，以用于存储装置的操作和分析信号输出端子的操作。
在实施例中，从外部输入的电力Vin可以是3.3V。在由电源端子414输出的内部电力Vout中，与输入电力Vin相比可能出现大约0.2％的电压降。因此，在测试操作中，测试板400可以满足电源完整性特性。
可以将通过传输线TX传送的信号与通过接收线RX传送的信号的比率定义为散射(S)参数。插入损耗可以在信号的特定频率下以分贝(dB)单位表示。例如，低损耗基板在特定频率下的插入损耗可以为-4dB至-11.5dB。中损耗基板在特定频率下的插入损耗可能为-12dB至-19.5dB。高损耗基板在特定频率下的插入损耗可能为-20dB至-27.5dB。
特定频率可以是8GHz。插入损耗的带宽和每个衬底的特定频率的值不限于本实施例。
在实施例中，通过存储装置连接器411连接到存储装置的测试板400在大约6GHz至8GHz的范围内可以具有大约-6dB至-10dB的插入损耗。
在各个实施例中，测试板400在大约7.5GHz可以具有大约-6dB的插入损耗。因此，测试板400是低损耗板，并且可以满足信号完整性特性。
时域反射计(TDR)可以指示从通过其传送信号的传输线反射/响应的阻抗值。当考虑TDR时，存储装置、存储装置连接器411和测试板400的TDR可以具有大约80欧姆至85欧姆。测试板400和存储装置连接器411的TDR的值不限于本实施例。

Claims (16)

1.一种测试板，包括：
主板；
存储装置连接器，位于所述主板的上部并且将所述主板和存储装置彼此垂直地组合；
分析信号输出端子，位于所述主板的上部并且输出分析信号，所述分析信号用于测试所述存储装置或所述存储装置与主机之间的通信；
主机连接器，连接到所述主板的第一侧部并且将所述主板和所述主机彼此组合；以及
第一子板，可拆卸地连接到所述主板的第二侧部。
2.根据权利要求1所述的测试板，进一步包括：
第二子板，可拆卸地连接到所述第一子板的第一侧部。
3.根据权利要求2所述的测试板，其中根据与所述存储装置相对应的物理尺寸，将所述第一子板联接，以与所述主板选择性地分离。
4.根据权利要求2所述的测试板，其中根据与所述存储装置相对应的物理尺寸，将所述第二子板联接，以与所述第一子板选择性地分离。
5.根据权利要求2所述的测试板，其中所述第一子板和所述第二子板具有不同的尺寸。
6.根据权利要求2所述的测试板，其中所述主板包括主接地端子，所述第一子板包括第一接地端子，并且所述第二子板包括第二接地端子。
7.根据权利要求6所述的测试板，其中所述主板通过所述主接地端子、所述第一接地端子和所述第二接地端子中的任意一个与所述主机组合，以减小所述分析信号的电噪声。
8.根据权利要求7所述的测试板，其中当所述主板与所述第一子板和所述第二子板彼此串联连接时，所述主板通过所述第二接地端子与所述主机组合。
9.根据权利要求7所述的测试板，其中当所述第一子板与所述主板分离时，所述主板通过所述主接地端子与所述主机组合。
10.根据权利要求7所述的测试板，其中当所述第二子板与所述第一子板分离时，所述主板通过所述第一接地端子与所述主机组合。
11.根据权利要求2所述的测试板，其中所述分析信号输出端子包括多个输出端子，所述多个输出端子分别连接到将所述存储装置连接器和所述主机连接器彼此连接的线，并且通过所述多个输出端子将所述分析信号输出到所述主板的外部。
12.根据权利要求11所述的测试板，其中所述分析信号输出端子输出处于预定目标范围内的所述分析信号。
13.根据权利要求2所述的测试板，其中所述分析信号包括以下至少一种：在所述主机与所述存储装置之间传送的信号，在所述主机的物理层与所述存储装置的物理层之间的通信信号，用于测量所述存储装置的功耗的信号，以及所述主机与所述存储装置之间的异步通信信号。
14.根据权利要求1所述的测试板，其中所述主机连接器的形状因子与所述存储装置连接器相同，并且连接到所述主机。
15.根据权利要求1所述的测试板，其中所述分析信号输出端子包括防止所述分析信号的功率下降或信号损失的电路。
16.一种测试板，包括：
主板；
存储装置连接器，设置在所述主板的上部，以将所述主板和存储装置垂直地联接；
主机连接器，设置在所述主板的第一侧部，以将所述主板水平地联接到主机；
分析信号输出端子，设置在所述主板的上部，以在所述存储装置联接到所述存储装置连接器时输出向所述存储装置连接器传送的信号或从所述存储装置连接器传送的信号；以及
一个或多个子板，每个子板彼此串联联接并串联联接到所述主板的第二侧部，
其中所述子板根据所述存储装置的形状因子被联接以被选择性地拆卸。
CN201911249002.3A 2019-04-22 2019-12-09 测试板 Active CN111833958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190046909A KR20200123680A (ko) 2019-04-22 2019-04-22 테스트 기판
KR10-2019-0046909 2019-04-22

Publications (2)

Publication Number Publication Date
CN111833958A CN111833958A (zh) 2020-10-27
CN111833958B true CN111833958B (zh) 2023-11-17

Family

ID=72290186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911249002.3A Active CN111833958B (zh) 2019-04-22 2019-12-09 测试板

Country Status (3)

Country Link
US (1) US10772230B1 (zh)
KR (1) KR20200123680A (zh)
CN (1) CN111833958B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282439B (zh) * 2021-05-08 2023-05-23 成都佰维存储科技有限公司 eMMC测试方法、装置、可读存储介质及电子设备
CN117632611B (zh) * 2023-12-05 2024-05-14 北京中天星控科技开发有限公司 一种微处理器芯片的通用测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714296A (zh) * 2001-10-15 2005-12-28 株式会社爱德万测试 有针对性应用的基于事件的半导体存储器测试系统
CN101859607A (zh) * 2009-04-01 2010-10-13 三星电子株式会社 用于存储器安装测试的主板和系统
CN107688516A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 存储设备、用于测试该存储设备的测试系统及方法
CN108376555A (zh) * 2017-01-31 2018-08-07 爱思开海力士有限公司 存储器设备及其测试方法以及存储器模块及使用其的系统
CN109087686A (zh) * 2018-08-30 2018-12-25 武汉精鸿电子技术有限公司 一种半导体存储器老化测试系统及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611057A (en) * 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
KR19990058717A (ko) 1997-12-30 1999-07-15 윤종용 확장기판을 갖는 검사기판
US6414505B1 (en) * 1999-11-03 2002-07-02 Compaq Information Technologies Group, L.P. Multiboard run-in tester for PCI expansions
TW468927U (en) * 1999-12-23 2001-12-11 Asustek Comp Inc Computer motherboard and its expanding plate for increasing the expanding slots
TW561263B (en) * 2001-03-10 2003-11-11 Samsung Electronics Co Ltd Parallel test board used in testing semiconductor memory devices
US6865086B2 (en) * 2002-07-09 2005-03-08 Micron Technology, Inc. Apparatus and method to secure an adaptor to a reduced-sized memory card
US7020815B2 (en) * 2002-08-29 2006-03-28 Micron Technology, Inc. Memory technology test apparatus
US20050086413A1 (en) * 2003-10-15 2005-04-21 Super Talent Electronics Inc. Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub
US7814377B2 (en) * 2004-07-09 2010-10-12 Sandisk Corporation Non-volatile memory system with self test capability
TWI257583B (en) 2004-07-28 2006-07-01 C One Technology Corp Expandable reduced-size memory card and corresponding extended memory card
KR20070025994A (ko) 2005-08-29 2007-03-08 윤동구 칩 검증 및 테스트 모듈 및 이를 위한 연결 장치
KR100729027B1 (ko) 2005-09-22 2007-06-14 앰코 테크놀로지 코리아 주식회사 메모리카드
KR20070050592A (ko) 2005-11-11 2007-05-16 주식회사 세지 전자부품 실장 테스트용 접속장치
JP2009294187A (ja) * 2008-06-09 2009-12-17 Fujitsu Microelectronics Ltd 電子部品の試験装置用部品及び試験方法
KR20140035590A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 전자장치와 그 제어방법
US9286948B2 (en) * 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
WO2015049333A1 (en) * 2013-10-02 2015-04-09 Tyco Electronics Uk Ltd. Automated high frequency test station
US9684578B2 (en) * 2014-10-30 2017-06-20 Qualcomm Incorporated Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714296A (zh) * 2001-10-15 2005-12-28 株式会社爱德万测试 有针对性应用的基于事件的半导体存储器测试系统
CN101859607A (zh) * 2009-04-01 2010-10-13 三星电子株式会社 用于存储器安装测试的主板和系统
CN107688516A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 存储设备、用于测试该存储设备的测试系统及方法
CN108376555A (zh) * 2017-01-31 2018-08-07 爱思开海力士有限公司 存储器设备及其测试方法以及存储器模块及使用其的系统
CN109087686A (zh) * 2018-08-30 2018-12-25 武汉精鸿电子技术有限公司 一种半导体存储器老化测试系统及方法

Also Published As

Publication number Publication date
KR20200123680A (ko) 2020-10-30
CN111833958A (zh) 2020-10-27
US10772230B1 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US20210173774A1 (en) Memory devices having selectively-activated termination devices
US10283200B2 (en) Impedance tuning between packaging and dies
US10643676B2 (en) Series resistance in transmission lines for die-to-die communication
US9009436B2 (en) Flushed data alignment with physical structures
CN109783008B (zh) 数据存储装置及其操作方法
CN111833958B (zh) 测试板
US10878924B2 (en) Data storage device intergrating host read commands and method of operating the same
CN113196403B (zh) 存储器件中的多模式兼容zq校准电路
CN113921061A (zh) 存储器控制器、存储设备和存储器系统
US20050132093A1 (en) Memory system and method for setting data transmission speed between host and memory card
US10637533B2 (en) Dedicated termination dies for memory systems
CN111752469A (zh) 控制器、存储器系统及其操作方法
CN113741602B (zh) 校准电路和该校准电路的操作方法
CN111506515A (zh) 存储器控制器及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US9811265B2 (en) Buffer memory devices, memory modules and solid state disks with non-uniform memory device connections
CN108335710B (zh) 切换器模块、存储器存储装置及多路复用器
CN104572518A (zh) 一种存储装置
US9665298B2 (en) Method and system to reduce power usage on an I/O interface
US20230389171A1 (en) Circuit board
US20240036746A1 (en) Memory controller, memory device and storage device including the same
CN112395219A (zh) 数据存储装置、数据处理系统及数据存储装置的操作方法
CN118265971A (zh) 存储器系统及存储器系统的操作
CN112309444A (zh) 存储器接口电路、存储器存储装置及设定状态检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right