CN108335710B - 切换器模块、存储器存储装置及多路复用器 - Google Patents

Abstract

本发明的一范例实施例提供一种切换器模块。所述切换器模块包括第一导电单元、第一开关单元及第一静电防护模块。所述第一静电防护模块连接至所述第一导电单元与所述第一开关单元之间。所述第一静电防护模块包括第一防护电路与第一电感电路。所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间。藉此，可提升切换器(或多路复用器)对高速信号的传输效率。

Description

切换器模块、存储器存储装置及多路复用器

技术领域

本发明涉及一种切换器电路，且特别涉及一种切换器模块、存储器存储装置及多路复用器。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

静电放电(Electrostatic Discharge,ESD)是许多电子系统遭受到电性过度应力(Electrical Overstress,EOS)而受损的主因。因此，用于传输高速信号的切换器中普遍会设置有静电放电防护电路，以降低高速信号传输过程中的静电放电干扰。但是，切换器本身也会受到静电放电防护电路的寄生电容(parasitic capacitance)影响，使得信号的传输频宽在经过切换器时降低。

发明内容

本发明提供一种切换器模块、存储器存储装置及多路复用器，可提升切换器模块对高速信号的传输效率。

本发明的一范例实施例提供一种切换器模块，其包括第一导电单元、第一开关单元及第一静电防护模块。所述第一静电防护模块连接至所述第一导电单元与所述第一开关单元之间。所述第一静电防护模块包括第一防护电路与第一电感电路。所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间。

本发明的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述连接接口单元包括第一切换器模块。所述第一切换器模块包括第一导电单元、第一开关单元及第一静电防护模块。所述第一静电防护模块连接至所述第一导电单元与所述第一开关单元之间。所述第一静电防护模块包括第一防护电路与第一电感电路。所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间。

在本发明的一范例实施例中，所述第一切换器模块还包括第二导电单元与第二静电防护模块。所述第二静电防护模块连接至所述第二导电单元与所述第一开关单元之间。所述第二静电防护模块包括第二防护电路与第二电感电路。所述第二电感电路包括第三电感单元，并且所述第二电感电路连接至所述第二防护电路与所述第二导电单元之间。

在本发明的一范例实施例中，所述第一切换器模块还包括第三导电单元、第二开关单元及第三静电防护模块。所述第三静电防护模块连接至所述第三导电单元与所述第二开关单元之间的第三导电路径。所述第三静电防护模块包括第三防护电路与第三电感电路。所述第三电感电路包括第四电感单元，并且所述第三电感电路连接至所述第三防护电路与所述第三导电单元之间。所述第二开关单元是用以导通所述第一导电路径与所述第三导电路径，以在所述第一导电单元与所述第三导电单元之间传输信号。

在本发明的一范例实施例中，所述第一切换器模块的第一端连接至所述存储器控制电路单元。所述第一切换器模块的第二端连接至所述连接接口单元的第一类接口。所述第一切换器模块的第三端连接至所述连接接口单元的第二类接口。所述第一导电单元设置于所述第一切换器模块的所述第一端、所述第二端及所述第三端的其中之一。

在本发明的一范例实施例中，所述连接接口单元还包括第二切换器模块。所述第二切换器模块的第一端连接至所述存储器控制电路单元。所述第二切换器模块的第二端连接至所述连接接口单元的所述第一类接口。所述第二切换器模块的第三端连接至所述连接接口单元的所述第二类接口。

在本发明的一范例实施例中，所述第二切换器模块包括第四导电单元、第三开关单元及第四静电防护模块。所述第四静电防护模块连接至所述第四导电单元与所述第三开关单元之间。所述第四静电防护模块包括第四防护电路与第四电感电路。所述第四电感电路包括第五电感单元，并且所述第四电感电路连接至所述第四防护电路与所述第四导电单元之间。

在本发明的一范例实施例中，所述第四导电单元设置于所述第二切换器模块的所述第一端、所述第二端及所述第三端的其中之一。

本发明的另一范例实施例提供一种多路复用器，其包括第一端点、第二端点、第三端点、控制端点及切换器模块。所述切换器模块连接至所述第一端点、所述第二端点、所述第三端点及所述控制端点并且用以根据所述控制端点的选择信号导通所述第一端点与所述第二端点之间或所述第一端点与所述第三端点之间的导电路径。所述切换器模块包括第一导电单元、第一开关单元及第一静电防护模块。所述第一静电防护模块连接至所述第一导电单元与所述第一开关单元之间。所述第一静电防护模块包括第一防护电路与第一电感电路。所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间。

在本发明的一范例实施例中，所述第一电感电路还包括一第二电感单元。所述第一电感单元的第一端连接至所述第一导电单元。所述第二电感单元的第一端连接至所述第一电感单元的第二端。所述第二电感单元的第二端连接至所述第一开关单元。所述第一防护电路连接至所述第一电感单元的所述第二端与所述第二电感单元的所述第一端之间。

在本发明的一范例实施例中，所述切换器模块还包括第二导电单元与第二静电防护模块。所述第二静电防护模块连接至所述第二导电单元与所述第一开关单元之间。所述第二静电防护模块包括第二防护电路与第二电感电路。所述第二电感电路包括第三电感单元，并且所述第二电感电路连接至所述第二防护电路与所述第二导电单元之间。

在本发明的一范例实施例中，所述第一静电防护模块是连接至所述第一导电单元与所述第一开关单元之间的第一导电路径。所述第二静电防护模块是连接至所述第二导电单元与所述第一开关单元之间的第二导电路径。所述第一开关单元是用以导通所述第一导电路径与所述第二导电路径，以在所述第一导电单元与所述第二导电单元之间传输信号。

在本发明的一范例实施例中，所述切换器模块还包括第三导电单元、第二开关单元及第三静电防护模块。所述第三静电防护模块连接至所述第三导电单元与所述第二开关单元之间的第三导电路径。所述第三静电防护模块包括第三防护电路与第三电感电路。所述第三电感电路包括第四电感单元，并且所述第三电感电路连接至所述第三防护电路与所述第三导电单元之间。所述第二开关单元是用以导通所述第一导电路径与所述第三导电路径，以在所述第一导电单元与所述第三导电单元之间传输信号。

在本发明的一范例实施例中，当所述第一开关单元导通所述第一导电路径与所述第二导电路径时，所述第二开关单元不导通所述第一导电路径与所述第三导电路径。当所述第二开关单元导通所述第一导电路径与所述第三导电路径时，所述第一开关单元不导通所述第一导电路径与所述第二导电路径。

在本发明的一范例实施例中，所述第一导电单元连接至所述多路复用器的所述第一端点、所述第二端点或所述第三端点。

基于上述，本发明的切换器模块包括导电单元、开关单元及静电防护模块。静电防护模块连接至导电单元与第一开关单元之间并且包括防护电路与电感电路。特别是，所述电感电路包括至少一个电感单元并且被连接至所述防护电路与所述导电单元之间。藉此，可提升切换器模块对高速信号的传输效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明的一范例实施例所显示的切换器模块的示意图；

图1B是根据本发明的一范例实施例所显示的切换器的示意图；

图2A至图2D是根据本发明的多个范例实施例所显示的设置于第一位置的静电防护模块的多种样态的示意图；

图3A至图3D是根据本发明的多个范例实施例所显示的设置于第二位置的静电防护模块的多种样态的示意图；

图4A至图4D是根据本发明的多个范例实施例所显示的设置于第三位置的静电防护模块的多种样态的示意图；

图5是根据本发明的一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图6是根据本发明的另一范例实施例所显示的主机系统、存储器存储装置及I/O装置的示意图；

图7是根据本发明的另一范例实施例所显示的主机系统与存储器存储装置的示意图；

图8是根据本发明的一范例实施例所显示的存储器存储装置的概要方块图；

图9是根据本发明的一范例实施例所显示的连接接口单元的示意图；

图10是根据本发明的一范例实施例所显示的存储器控制电路单元的概要方块图；

图11是根据本发明的一范例实施例所显示的主机接口的示意图。

附图标记说明：

10：切换器模块；

101～103：导电单元；

111、112：开关单元；

121～123：静电防护模块；

1211、1221、1231：电感电路；

1212、1222、1232：防护电路；

11、910、920、1110、1120：切换器；

L1～L6：电感单元；

C1～C3：电容单元；

510：存储器存储装置；

511：主机系统；

5110：系统总线；

5111：处理器；

5112：随机存取存储器；

5113：只读存储器；

5114：信息传输接口；

512：输入/输出(I/O)装置；

620：主机板；

6201：随身盘；

6202：存储卡；

6203：固态硬盘；

6204：无线存储器存储装置；

6205：全球定位系统模块；

6206：网络接口卡；

6207：无线传输装置；

6208：键盘；

6209：荧幕；

6210：喇叭；

732：SD卡；

733：CF卡；

734：嵌入式存储装置；

7341：嵌入式多媒体卡；

7342：嵌入式多芯片封装存储装置；

8402：连接接口单元；

8404：存储器控制电路单元；

8406：可复写式非易失性存储器模块；

931、941、1131、1141：信号发射端；

932、942、1132、1142：信号接收端；

10502：存储器管理电路；

10504：主机接口；

10506：存储器接口；

10508：错误检查与校正电路；

10510：缓冲存储器；

10512：电源管理电路。

具体实施方式

以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括申请专利范围)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图1A是根据本发明的一范例实施例所显示的切换器模块的示意图。

请参照图1A，切换器模块10包括导电单元101～103、开关单元111与112及静电(electrostatic)防护模块121～123。导电单元101～103都具有导电性并且其材质可为金属或非金属。开关单元111连接在导电单元101与导电单元102之间并且用以导通导电单元101与开关单元111之间的导电路径(也称为信号路径)以及开关单元111与导电单元102之间的导电路径。开关单元112连接在导电单元101与导电单元103之间并且用以导通导电单元101与开关单元112之间的导电路径以及开关单元112与导电单元103之间的导电路径。

在切换器模块10运作中，开关单元111与112是择一被导通，而不会同时被导通。若开关单元111处于导通状态且开关单元112处于切断状态，信号可从导电单元101接收并经由开关单元111传送至导电单元102或从导电单元102接收并经由开关单元111传送至导电单元101。此外，若开关单元111处于切断状态且开关单元112处于导通状态，则信号可从导电单元101接收并经由开关单元112送至导电单元103或从导电单元103接收并经由开关单元112传送至导电单元101。

图1B是根据本发明的一范例实施例所显示的切换器的示意图。

请参照图1B，在一范例实施例中，图1A中的切换器模块10可设置于切换器(也称为多路复用器)11中。例如，导电单元101可设置于切换器11的端点(也称为第一端点)Vin，导电单元102可设置于切换器11的端点(也称为第二端点)Vout_1，并且导电单元103可设置于切换器11的端点(也称为第三端点)Vout_2，如图1B所示。切换器11可接收控制端点Ctrl上的选择信号SEL并根据选择信号SEL来导通端点Vin与端点Vout_1之间或者端点Vin与端点Vout_2之间的导电路径。

请回到图1A，静电防护模块121连接至导电单元101与开关单元111之间。静电防护模块122连接至导电单元102与开关单元111之间。静电防护模块123连接至导电单元103与开关单元112之间。静电防护模块121与122是用以提供信号在导电单元101与102之间的导电路径上的静电防护。此外，静电防护模块121与123则是用以提供信号在导电单元101与103之间的导电路径上的静电防护。须注意的是，所述静电防护泛指对于经由某一导电单元(例如，导电单元101～103的至少其中之一)接入的信号的静电放电(ElectrostaticDischarge,ESD)防护，从而可避免特定电子元件受到电性过度应力(ElectricalOverstress,EOS)等不良影响而受损。

静电防护模块121包括防护电路1212，静电防护模块122包括防护电路1222，并且静电防护模块123包括防护电路1232。防护电路1212连接至导电单元101与开关单元111之间，防护电路1222连接至导电单元102与开关单元111之间，并且防护电路1232连接至导电单元103与开关单元112之间，如图1A所示。例如，防护电路1212、1222及1232可分别包括至少一个电容元件，以在所连接的信号路径上提供相应的静电防护。在一范例实施例中，防护电路1212、1222及1232也可分别称为静电放电(防护)电路。

在本范例实施例中，静电防护模块121还包括电感电路1211，静电防护模块122还包括电感电路1221，并且静电防护模块123还包括电感电路1231。电感电路1211连接至防护电路1212与导电单元101之间，电感电路1221连接至防护电路1222与导电单元102之间，并且电感电路1231连接至防护电路1232与导电单元103之间，如图1A所示。

电感电路1211、1221及1231分别包括至少一个电感单元。例如，一个电感单元可以是指单一个电感元件或由多个电感元件组成。一般来说，当信号通过如图1B的切换器时，信号会受到切换器中静电放电防护电路的影响而对信号产生信号强度衰减和/或频宽下降等不良影响。特别是，高速信号受到静电放电防护电路的影响更为显著。在一范例实施例中，所述高速信号是指频率高于5GHz的信号(或，信息信号)。然而，在另一范例实施例中，用来区别高速信号与非高速信号的频率(或，频率门槛值)也可以是更高(例如，10GHz)或更低(例如，4GHz)，本发明不加以限制。

然而，以图1A为例，若设置电感电路1211、1221及1231，当高速信号从导电单元101～103中的任一个接入切换器模块10之后，用来传输此高速信号的导电路径上的电感电路会至少部分地遮蔽相应的静电放电防护电路。例如，当高速信号在导电单元101与102之间传输时，电感电路1211会遮蔽防护电路1212并且电感电路1221会遮蔽防护电路1222。或者，当高速信号在导电单元101与103之间传输时，电感电路1211会遮蔽防护电路1212并且电感电路1231会遮蔽防护电路1232。藉此，除了可维持静电放电防护电路的正常运作(例如，过滤人体静电)外，静电放电防护电路对高速信号造成的影响也可被减少。

须注意的是，虽然图1A及上述描述都是以电感电路1211、1221及1231同时设置在切换器模块10中作为范例进行说明，然而，在其他范例实施例中，也可以只设置电感电路1211、1221及1231的至少其中之一于切换器模块10中，本发明不加以限制。此外，为了说明方便，在以下范例实施例中，将以设置于第一位置的静电防护模块来表示静电防护模块121，以设置于第二位置的静电防护模块来表示静电防护模块122，并且以设置于第三位置的静电防护模块来表示静电防护模块123。

图2A至图2D是根据本发明的多个范例实施例所显示的设置于第一位置的静电防护模块的多种样态的示意图。须注意的是，在以下范例实施例中，开关单元111与112分别是以一个可作为开关的晶体管(transistor)作为范例，但不以此为限。例如，所述晶体管可以是N型金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)。

请参照图2A，在本范例实施例中，电感电路1211包括电感单元L1，并且防护电路1212包括电容单元C1。电感单元L1的第一端连接至导电单元101。电感单元L1的第二端连接至电容单元C1的第一端。电容单元C1的第二端接地。此外，在本范例实施例中，电感单元L1的第二端与电容单元C1的第一端都连接至开关单元111的第一端与开关单元112的第一端。

请参照图2B，在本范例实施例中，电感电路1211包括电感单元L1，并且防护电路1212包括电容单元C1。电感单元L1的第一端连接至导电单元101、开关单元111的第一端及开关单元112的第一端。电感单元L1的第二端连接至电容单元C1的第一端。电容单元C1的第二端接地。

请参照图2C，在本范例实施例中，电感电路1211包括电感单元L1与L2，并且防护电路1212包括电容单元C1，其中防护电路1212连接至电感单元L1与L2之间。更具体来看，电感单元L1的第一端连接至导电单元101。电感单元L1的第二端连接至电感单元L2的第一端与电容单元C1的第一端。电感单元L2的第二端连接至开关单元111的第一端与开关单元112的第一端。电容单元C1的第二端接地。须注意的是，如图2C设置电感单元L1与L2的电感电路1211也称为T线圈(T-coil)电路。

请参照图2D，相对于图2A至图2C的范例实施例，在本范例实施例中，静电防护模块121中不额外设置电感电路1211。藉此，电容单元C1的第一端连接至导电单元101、开关单元111的第一端及开关单元112的第一端。须注意的是，在图1A的一范例实施例中，若静电防护模块121是以不包含电感电路1211的方式来实施，则静电防护模块122会包括电感电路1221和/或静电防护模块123会包括电感电路1231。

图3A至图3D是根据本发明的多个范例实施例所显示的设置于第二位置的静电防护模块的多种样态的示意图。

请参照图3A，在本范例实施例中，电感电路1221包括电感单元L3，并且防护电路1222包括电容单元C2。电感单元L3的第一端连接至导电单元102。电感单元L3的第二端连接至电容单元C2的第一端。电容单元C2的第二端接地。此外，在本范例实施例中，电感单元L3的第二端与电容单元C2的第一端都连接至开关单元111的第二端。

请参照图3B，在本范例实施例中，电感电路1221包括电感单元L3，并且防护电路1222包括电容单元C2。电感单元L3的第一端连接至导电单元102与开关单元111的第二端。电感单元L3的第二端连接至电容单元C2的第一端。电容单元C2的第二端接地。

请参照图3C，在本范例实施例中，电感电路1221包括电感单元L3与L4，并且防护电路1222包括电容单元C2，其中防护电路1222连接至电感单元L3与L4之间。更具体来看，电感单元L3的第一端连接至导电单元102。电感单元L3的第二端连接至电感单元L4的第一端与电容单元C2的第一端。电感单元L4的第二端连接至开关单元111的第二端。电容单元C2的第二端接地。须注意的是，如图3C设置电感单元L3与L4的电感电路1221也称为T线圈电路。

请参照图3D，相对于图3A至图3C的范例实施例，在本范例实施例中，静电防护模块122中不额外设置电感电路1221。藉此，电容单元C2的第一端连接至导电单元102与开关单元111的第二端。须注意的是，在图1A的一范例实施例中，若静电防护模块122是以不包含电感电路1221的方式来实施，则静电防护模块121会包括电感电路1211和/或静电防护模块123会包括电感电路1231。

图4A至图4D是根据本发明的多个范例实施例所显示的设置于第三位置的静电防护模块的多种样态的示意图。

请参照图4A，在本范例实施例中，电感电路1231包括电感单元L5，并且防护电路1232包括电容单元C3。电感单元L5的第一端连接至导电单元103。电感单元L5的第二端连接至电容单元C3的第一端。电容单元C3的第二端接地。此外，在本范例实施例中，电感单元L5的第二端与电容单元C3的第一端都连接至开关单元112的第二端。

请参照图4B，在本范例实施例中，电感电路1231包括电感单元L5，并且防护电路1232包括电容单元C3。电感单元L5的第一端连接至导电单元103与开关单元112的第二端。电感单元L5的第二端连接至电容单元C3的第一端。电容单元C3的第二端接地。

请参照图4C，在本范例实施例中，电感电路1231包括电感单元L5与L6，并且防护电路1232包括电容单元C3，其中防护电路1232连接至电感单元L5与L6之间。更具体来看，电感单元L5的第一端连接至导电单元103。电感单元L5的第二端连接至电感单元L6的第一端与电容单元C3的第一端。电感单元L6的第二端连接至开关单元112的第二端。电容单元C3的第二端接地。须注意的是，如图4C设置电感单元L5与L6的电感电路1231也称为T线圈电路。

请参照图4D，相对于图4A至图4C的范例实施例，在本范例实施例中，静电防护模块123中不额外设置电感电路1231。藉此，电容单元C3的第一端连接至导电单元103与开关单元112的第二端。须注意的是，在图1A的一范例实施例中，若静电防护模块123是以不包含电感电路1231的方式来实施，则静电防护模块121会包括电感电路1211和/或静电防护模块122会包括电感电路1221。

在一范例实施例中，图1A的切换器模块10可以设置于任意的电子装置或电子系统中，以传输特定信号。然而，在另一范例实施例中，图1A的切换器模块10则是设置于存储器存储装置中。一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将信息写入至存储器存储装置或从存储器存储装置中读取信息。

图5是根据本发明的一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图6是根据本发明的另一范例实施例所显示的主机系统、存储器存储装置及I/O装置的示意图。

请参照图5与图6，主机系统511一般包括处理器5111、随机存取存储器(randomaccess memory,RAM)5112、只读存储器(read only memory,ROM)5113及信息传输接口5114。处理器5111、随机存取存储器5112、只读存储器5113及信息传输接口5114都连接至系统总线(system bus)5110。

在本范例实施例中，主机系统511是通过信息传输接口5114与存储器存储装置510连接。例如，主机系统511可经由信息传输接口5114将信息存储至存储器存储装置510或从存储器存储装置510中读取信息。此外，主机系统511是通过系统总线5110与I/O装置512连接。例如，主机系统511可经由系统总线5110将输出信号传送至I/O装置512或从I/O装置512接收输入信号。

在本范例实施例中，处理器5111、随机存取存储器5112、只读存储器5113及信息传输接口5114可设置在主机系统511的主机板620上。信息传输接口5114的数目可以是一或多个。通过信息传输接口5114，主机板620可以经由有线或无线方式连接至存储器存储装置510。存储器存储装置510可例如是随身盘6201、存储卡6202、固态硬盘(Solid StateDrive,SSD)6203或无线存储器存储装置6204。无线存储器存储装置6204可例如是近距离无线通讯(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板620也可以通过系统总线5110连接至全球定位系统(Global Positioning System,GPS)模块6205、网络接口卡6206、无线传输装置6207、键盘6208、荧幕6209、喇叭6210等各式I/O装置。例如，在一范例实施例中，主机板620可通过无线传输装置6207存取无线存储器存储装置6204。

在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储信息的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图7是根据本发明的另一范例实施例所显示的主机系统与存储器存储装置的示意图。请参照图7，在另一范例实施例中，主机系统731也可以是数码相机、摄像机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置730可为其所使用的安全数码(SecureDigital,SD)卡732、小型快闪(Compact Flash,CF)卡733或嵌入式存储装置734等各式非挥发性存储器存储装置。嵌入式存储装置734包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)7341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置7342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图8是根据本发明的一范例实施例所显示的存储器存储装置的概要方块图。

请参照图8，存储器存储装置510包括连接接口单元8402、存储器控制电路单元8404与可复写式非易失性存储器模块8406。

连接接口单元8402用以将存储器存储装置510连接至主机系统511。在本范例实施例中，连接接口单元8402是相容于串行总线先进附件(Serial Advanced TechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元8402也可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、记忆棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元8402可与存储器控制电路单元8404封装在一个芯片中，或者连接接口单元8402是布设于一包含存储器控制电路单元8404的芯片外。

存储器控制电路单元8404用以执行以硬体型式或韧体型式实作的多个逻辑闸或控制指令并且根据主机系统511的指令在可复写式非易失性存储器模块8406中进行信息的写入、读取与抹除等运作。

可复写式非易失性存储器模块8406是连接至存储器控制电路单元8404并且用以存储主机系统511所写入的信息。可复写式非易失性存储器模块8406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位元的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位元的快闪存储器模块)、复数阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块8406中的每一个存储单元是以电压(以下也称为临界电压)的改变来存储一或多个位元。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作也称为“把信息写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块8406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个位元。

在本范例实施例中，可复写式非易失性存储器模块8406的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字元线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的位元，则同一条字元线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位元(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效位元(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入信息的最小单元。例如，实体程序化单元为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元通常包括信息位元区与冗余(redundancy)位元区。信息位元区包含多个实体扇，用以存储使用者信息，而冗余位元区用以存储系统信息(例如，错误更正码等管理信息)。在本范例实施例中，信息位元区包含32个实体扇，且一个实体扇的大小为512位元组(byte,B)。然而，在其他范例实施例中，信息位元区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

在一范例实施例中，图1A的切换器模块10(或，图1B的切换器11)是设置于连接接口单元8402中。藉此，切换器模块10可用以在存储器控制电路单元8404与不同类型的连接接口之间传输信号。例如，在图1A的一范例实施例中，导电单元101连接至存储器控制电路单元8404；导电单元102连接至连接接口单元8402中的第一类接口并且用以在存储器控制电路单元8404与第一类接口之间传输信号；而导电单元103则连接至连接接口单元8402中的第二类接口并且用以在存储器控制电路单元8404与第二类接口之间传输信号。其中，第一类接口例如是符合USB type-c标准的连接接口，并且第二类接口例如是符合USB type-a标准的连接接口。此外，在另一范例实施例中，第一类接口与第二类接口还可以是任意两种规格不同的连接接口，而不限于上述。

图9是根据本发明的一范例实施例所显示的连接接口单元的示意图。

请参照图9，在本范例实施例中，连接接口单元8402包括切换器910、切换器920、信号发射端(Tx_1)931、信号发射端(Tx_2)941、信号接收(Rx_1)端932及信号接收(Rx_2)端942。切换器910的第一端(Vin)连接至存储器控制电路单元8404。切换器910的第二端(Vout_1)连接至信号发射端931。切换器910的第三端(Vout_2)连接至信号发射端941。切换器920的第一端(Vin)连接至存储器控制电路单元8404。切换器920的第二端(Vout_1)连接至信号接收端932。切换器920的第三端(Vout_2)连接至信号接收端942。此外，切换器910与切换器920可分别接收于控制端点Ctrl上的选择信号SEL以根据选择信号SEL来导通端点Vin与端点Vout_1之间或导通端点Vin与端点Vout_2之间的导电路径(或信号传递路径)。须注意的是，切换器910与切换器920都具有与图1A的切换器模块10(或，图1B的切换器11)相同或相似的电路结构，故在此便不重复赘述。

在本范例实施例中，信号发射端931与信号接收端932是连接至连接接口单元8402中的第一类接口，并且信号发射端941与信号接收端942是连接至连接接口单元8402中的第二类接口。其中，第一类接口例如是符合USB type-c标准的连接接口，并且第二类接口例如是符合USB type-a标准的连接接口，但本发明不限于此。存储器控制电路单元8404可经由切换器910将信号从信号发射端931传送至所述第一类接口或从信号发射端941传送至所述第二类接口。另一方面，存储器控制电路单元8404可经由切换器920从信号接收端932接收来自于所述第一类接口的信号或从信号接收端942接收来自于所述第二类接口的信号。

图10是根据本发明的一范例实施例所显示的存储器控制电路单元的概要方块图。

请参照图10，存储器控制电路单元8404包括存储器管理电路10502、主机接口10504及存储器接口10506。

存储器管理电路10502用以控制存储器控制电路单元8404的整体运作。具体来说，存储器管理电路10502具有多个控制指令，并且在存储器存储装置510运作时，此些控制指令会被执行以进行信息的写入、读取与抹除等运作。以下说明存储器管理电路10502的操作时，等同于说明存储器控制电路单元8404的操作。

在本范例实施例中，存储器管理电路10502的控制指令是以韧体型式来实作。例如，存储器管理电路10502具有微处理器单元(未显示)与只读存储器(未显示)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置510运作时，此些控制指令会由微处理器单元来执行以进行信息的写入、读取与抹除等运作。

在另一范例实施例中，存储器管理电路10502的控制指令也可以程式码型式存储于可复写式非易失性存储器模块8406的特定区域(例如，存储器模块中专用于存放系统信息的系统区)中。此外，存储器管理电路10502具有微处理器单元(未显示)、只读存储器(未显示)及随机存取存储器(未显示)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元8404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块8406中的控制指令载入至存储器管理电路10502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行信息的写入、读取与抹除等运作。

此外，在另一范例实施例中，存储器管理电路10502的控制指令也可以一硬体型式来实作。例如，存储器管理电路10502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与信息处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与信息处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块8406的存储单元或其群组。存储器写入电路用以对可复写式非易失性存储器模块8406下达写入指令串行总线以将信息写入至可复写式非易失性存储器模块8406中。存储器读取电路用以对可复写式非易失性存储器模块8406下达读取指令串行总线以从可复写式非易失性存储器模块8406中读取信息。存储器抹除电路用以对可复写式非易失性存储器模块8406下达抹除指令串行总线以将信息从可复写式非易失性存储器模块8406中抹除。信息处理电路用以处理欲写入至可复写式非易失性存储器模块8406的信息以及从可复写式非易失性存储器模块8406中读取的信息。写入指令串行总线、读取指令串行总线及抹除指令串行总线可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块8406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路10502还可以下达其他类型的指令串行总线给可复写式非易失性存储器模块8406以指示执行相对应的操作。

主机接口10504是连接至存储器管理电路10502并且用以接收与识别主机系统511所传送的指令与信息。也就是说，主机系统511所传送的指令与信息会通过主机接口10504来传送至存储器管理电路10502。在本范例实施例中，主机接口10504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口10504也可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的信息传输标准。

存储器接口10506是连接至存储器管理电路10502并且用以存取可复写式非易失性存储器模块8406。也就是说，欲写入至可复写式非易失性存储器模块8406的信息会经由存储器接口10506转换为可复写式非易失性存储器模块8406所能接受的格式。具体来说，若存储器管理电路10502要存取可复写式非易失性存储器模块8406，存储器接口10506会传送对应的指令串行总线。例如，这些指令串行总线可包括指示写入信息的写入指令串行总线、指示读取信息的读取指令串行总线、指示抹除信息的抹除指令串行总线、以及用以指示各种存储器操作(例如，改变读取电压准位或执行垃圾回收操作等等)的相对应的指令串行总线。这些指令串行总线例如是由存储器管理电路10502产生并且通过存储器接口10506传送至可复写式非易失性存储器模块8406。这些指令串行总线可包括一或多个信号，或是在总线上的信息。这些信号或信息可包括指令码或程序码。例如，在读取指令串行总线中，会包括读取的辨识码、存储器位址等资讯。

在一范例实施例中，存储器控制电路单元8404还包括错误检查与校正电路10508、缓冲存储器10510与电源管理电路10512。

错误检查与校正电路10508是连接至存储器管理电路10502并且用以执行错误检查与校正操作以确保信息的正确性。具体来说，当存储器管理电路10502从主机系统511中接收到写入指令时，错误检查与校正电路10508会为对应此写入指令的信息产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路10502会将对应此写入指令的信息与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块8406中。之后，当存储器管理电路10502从可复写式非易失性存储器模块8406中读取信息时会同时读取此信息对应的错误更正码和/或错误检查码，并且错误检查与校正电路10508会依据此错误更正码和/或错误检查码对所读取的信息执行错误检查与校正操作。

缓冲存储器10510是连接至存储器管理电路10502并且用以暂存来自于主机系统511的信息与指令或来自于可复写式非易失性存储器模块8406的信息。电源管理电路10512是连接至存储器管理电路10502并且用以控制存储器存储装置510的电源。

在一范例实施例中，图1A的切换器模块10是设置于主机接口10504中。藉此，切换器模块10可用以在存储器管理电路10502与不同类型的连接接口之间传输信号。例如，在图1A的一范例实施例中，导电单元101连接至存储器管理电路10502；导电单元102连接至连接接口单元8402中的第一类接口并且用以在存储器管理电路10502与第一类接口之间传输信号；而导电单元103则连接至连接接口单元8402中的第二类接口并且用以在存储器管理电路10502与第二类接口之间传输信号。其中，第一类接口例如是符合USB type-c标准的连接接口，并且第二类接口例如是符合USB type-a标准的连接接口，但不限以此为限。

图11是根据本发明的一范例实施例所显示的主机接口的示意图。

请参照图11，在本范例实施例中，主机接口10504包括切换器1110、切换器1120、信号发射端(Tx_1)1131、信号发射端(Tx_2)1141、信号接收(Rx_1)端1132及信号接收(Rx_2)端1142。存储器管理电路10502可经由切换器1110将信号从信号发射端1131传送至第一类接口或从信号发射端1141传送至第二类接口。另一方面，存储器管理电路10502可经由切换器1120从信号接收端1132接收来自于第一类接口的信号或从信号接收端1142接收来自于第二类接口的信号。须注意的是，在本范例实施例中，切换器1110、切换器1120、信号发射端1131、信号发射端1141、信号接收端1132及信号接收端1142分别相同或相似于图9的范例实施例中的切换器910、切换器920、信号发射端931、信号发射端941、信号接收端932及信号接收端942，故在此便不重复赘述。

综上所述，本发明提出的切换器模块包括导电单元、开关单元及静电防护模块。静电防护模块连接至导电单元与第一开关单元之间并且包括防护电路与电感电路。特别是，所述电感电路包括至少一个电感单元并且被连接至所述防护电路与所述导电单元之间。藉此，当高速信号通过时，所述电感电路可用于遮蔽可能会对所述高速信号造成不良影响的防护电路，从而提升切换器对高速信号的传输效率。此外，在一范例实施例中，所述切换器模块可单独或成对设置在存储器存储装置中并且用以传输来自不同类型的连接接口的信号。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。

Claims (20)

1.一种切换器模块，其特征在于，包括：

第一导电单元；

第一开关单元；

第一静电防护模块，其连接至所述第一导电单元与所述第一开关单元之间，

第二导电单元；以及

第二静电防护模块，其连接至所述第二导电单元与所述第一开关单元之间，

其中所述第一静电防护模块包括第一防护电路与第一电感电路，

其中所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间，

其中所述第二静电防护模块包括第二防护电路与第二电感电路，

其中所述第二电感电路包括第三电感单元，并且所述第二电感电路连接至所述第二防护电路与所述第二导电单元之间。

2.根据权利要求1所述的切换器模块，其特征在于，所述第一电感电路还包括第二电感单元，

其中所述第一电感单元的第一端连接至所述第一导电单元，

其中所述第二电感单元的第一端连接至所述第一电感单元的第二端，

其中所述第二电感单元的第二端连接至所述第一开关单元，

其中所述第一防护电路连接至所述第一电感单元的所述第二端与所述第二电感单元的所述第一端之间。

3.根据权利要求1所述的切换器模块，其特征在于，所述第一静电防护模块是连接至所述第一导电单元与所述第一开关单元之间的第一导电路径，

其中所述第二静电防护模块是连接至所述第二导电单元与所述第一开关单元之间的第二导电路径，

其中所述第一开关单元是用以导通所述第一导电路径与所述第二导电路径，以在所述第一导电单元与所述第二导电单元之间传输信号。

4.根据权利要求3所述的切换器模块，其特征在于，还包括：

第三导电单元；

第二开关单元；以及

第三静电防护模块，连接至所述第三导电单元与所述第二开关单元之间的第三导电路径，

其中所述第三静电防护模块包括第三防护电路与第三电感电路，

其中所述第三电感电路包括第四电感单元，并且所述第三电感电路连接至所述第三防护电路与所述第三导电单元之间，

其中所述第二开关单元是用以导通所述第一导电路径与所述第三导电路径，以在所述第一导电单元与所述第三导电单元之间传输信号。

5.根据权利要求4所述的切换器模块，其特征在于，当所述第一开关单元导通所述第一导电路径与所述第二导电路径时，所述第二开关单元不导通所述第一导电路径与所述第三导电路径，

其中当所述第二开关单元导通所述第一导电路径与所述第三导电路径时，所述第一开关单元不导通所述第一导电路径与所述第二导电路径。

6.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块；以及

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述连接接口单元包括第一切换器模块，

其中所述第一切换器模块包括：

第一导电单元；

第一开关单元；

第一静电防护模块，其连接至所述第一导电单元与所述第一开关单元之间，

第二导电单元；以及

第二静电防护模块，其连接至所述第二导电单元与所述第一开关单元之间，

其中所述第一静电防护模块包括第一防护电路与第一电感电路，

其中所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间，

其中所述第二静电防护模块包括第二防护电路与第二电感电路，

其中所述第二电感电路包括第三电感单元，并且所述第二电感电路连接至所述第二防护电路与所述第二导电单元之间。

7.根据权利要求6所述的存储器存储装置，其特征在于，所述第一电感电路还包括第二电感单元，

其中所述第一电感单元的第一端连接至所述第一导电单元，

其中所述第二电感单元的第一端连接至所述第一电感单元的第二端，

其中所述第二电感单元的第二端连接至所述第一开关单元，

其中所述第一防护电路连接至所述第一电感单元的所述第二端与所述第二电感单元的所述第一端之间。

8.根据权利要求6所述的存储器存储装置，其特征在于，所述第一静电防护模块是连接至所述第一导电单元与所述第一开关单元之间的第一导电路径，

其中所述第二静电防护模块是连接至所述第二导电单元与所述第一开关单元之间的第二导电路径，

其中所述第一开关单元是用以导通所述第一导电路径与所述第二导电路径，以在所述第一导电单元与所述第二导电单元之间传输信号。

9.根据权利要求8所述的存储器存储装置，其特征在于，所述第一切换器模块还包括：

第三导电单元；

第二开关单元；以及

第三静电防护模块，连接至所述第三导电单元与所述第二开关单元之间的第三导电路径，

其中所述第三静电防护模块包括第三防护电路与第三电感电路，

其中所述第三电感电路包括第四电感单元，并且所述第三电感电路连接至所述第三防护电路与所述第三导电单元之间，

其中所述第二开关单元是用以导通所述第一导电路径与所述第三导电路径，以在所述第一导电单元与所述第三导电单元之间传输信号。

10.根据权利要求9所述的存储器存储装置，其特征在于，当所述第一开关单元导通所述第一导电路径与所述第二导电路径时，所述第二开关单元不导通所述第一导电路径与所述第三导电路径，

其中当所述第二开关单元导通所述第一导电路径与所述第三导电路径时，所述第一开关单元不导通所述第一导电路径与所述第二导电路径。

11.根据权利要求6所述的存储器存储装置，其特征在于，所述第一切换器模块的第一端连接至所述存储器控制电路单元，

其中所述第一切换器模块的第二端连接至所述连接接口单元的第一类接口，

其中所述第一切换器模块的第三端连接至所述连接接口单元的第二类接口，

其中所述第一导电单元设置于所述第一切换器模块的所述第一端、所述第二端及所述第三端的其中之一。

12.根据权利要求11所述的存储器存储装置，其特征在于，所述连接接口单元还包括第二切换器模块，

其中所述第二切换器模块的第一端连接至所述存储器控制电路单元，

其中所述第二切换器模块的第二端连接至所述连接接口单元的所述第一类接口，

其中所述第二切换器模块的第三端连接至所述连接接口单元的所述第二类接口。

13.根据权利要求12所述的存储器存储装置，其特征在于，所述第二切换器模块包括：

第四导电单元，

第三开关单元；以及

第四静电防护模块，其连接至所述第四导电单元与所述第三开关单元之间，

其中所述第四静电防护模块包括第四防护电路与第四电感电路，

其中所述第四电感电路包括第五电感单元，并且所述第四电感电路连接至所述第四防护电路与所述第四导电单元之间。

14.根据权利要求13所述的存储器存储装置，其特征在于，所述第四导电单元设置于所述第二切换器模块的所述第一端、所述第二端及所述第三端的其中之一。

15.一种多路复用器，其特征在于，包括：

第一端点；

第二端点；

第三端点；

控制端点；以及

切换器模块，连接至所述第一端点、所述第二端点、所述第三端点及所述控制端点并且用以根据所述控制端点的选择信号导通所述第一端点与所述第二端点之间或所述第一端点与所述第三端点之间的导电路径，

其中所述切换器模块包括：

第一导电单元；

第一开关单元；

第一静电防护模块，连接至所述第一导电单元与所述第一开关单元之间，

第二导电单元；以及

第二静电防护模块，其连接至所述第二导电单元与所述第一开关单元之间，

其中所述第一静电防护模块包括第一防护电路与第一电感电路，

其中所述第一电感电路包括第一电感单元，并且所述第一电感电路连接至所述第一防护电路与所述第一导电单元之间，

其中所述第二静电防护模块包括第二防护电路与第二电感电路，

其中所述第二电感电路包括第三电感单元，并且所述第二电感电路连接至所述第二防护电路与所述第二导电单元之间。

16.根据权利要求15所述的多路复用器，其特征在于，所述第一电感电路还包括第二电感单元，

其中所述第一电感单元的第一端连接至所述第一导电单元，

其中所述第二电感单元的第一端连接至所述第一电感单元的第二端，

其中所述第二电感单元的第二端连接至所述第一开关单元，

其中所述第一防护电路连接至所述第一电感单元的所述第二端与所述第二电感单元的所述第一端之间。

17.根据权利要求15所述的多路复用器，其特征在于，所述第一静电防护模块是连接至所述第一导电单元与所述第一开关单元之间的第一导电路径，

其中所述第二静电防护模块是连接至所述第二导电单元与所述第一开关单元之间的第二导电路径，

其中所述第一开关单元是用以导通所述第一导电路径与所述第二导电路径，以在所述第一导电单元与所述第二导电单元之间传输信号。

18.根据权利要求17所述的多路复用器，其特征在于，所述切换器模块还包括：

第三导电单元；

第二开关单元；以及

第三静电防护模块，连接至所述第三导电单元与所述第二开关单元之间的第三导电路径，

其中所述第三静电防护模块包括第三防护电路与第三电感电路，

其中所述第三电感电路包括第四电感单元，并且所述第三电感电路连接至所述第三防护电路与所述第三导电单元之间，

其中所述第二开关单元是用以导通所述第一导电路径与所述第三导电路径，以在所述第一导电单元与所述第三导电单元之间传输信号。

19.根据权利要求18所述的多路复用器，其特征在于，当所述第一开关单元导通所述第一导电路径与所述第二导电路径时，所述第二开关单元不导通所述第一导电路径与所述第三导电路径，

其中当所述第二开关单元导通所述第一导电路径与所述第三导电路径时，所述第一开关单元不导通所述第一导电路径与所述第二导电路径。

20.根据权利要求15所述的多路复用器，其特征在于，所述第一导电单元连接至所述多路复用器的所述第一端点、所述第二端点或所述第三端点。

Images