CN101859607A - 用于存储器安装测试的主板和系统 - Google Patents

Abstract

本发明公开了一种用于存储器安装测试的主板和系统。根据示例性实施例的主板可包括基板和至少一个插座。所述至少一个插座可在与基板平行的方向上将存储器模块连接到基板。包括主板的存储器安装测试系统可占用较小的空间，这是因为所述存储器模块在与主板平行的方向上连接到主板。

Description

用于存储器安装测试的主板和系统

本申请要求于2009年4月1日在韩国知识产权局(KIPO)提交的第2009-0028027号韩国专利申请的优先权，该申请的内容通过引用完全包含于此。

技术领域

示例性实施例涉及一种存储器测试系统，例如，一种用于存储器安装测试的主板和具有所述主板的存储器安装测试系统。

背景技术

可通过将半导体装置连接到自动测试装备(ATE)，将预定信号模式施加到半导体装置，并分析半导体装置的输出信号，来执行半导体装置的测试。随着半导体装置的容量和运行速度的增加，用于测试半导体装置的成本也增加。因为不是在真实使用条件下执行所述测试，而是在特殊设计的测试条件下执行所述测试，所以半导体装置的精确测试相对困难。

为了在真实使用条件下执行存储器模块的安装测试，可在存储器模块安装在主板或母板上的同时对存储器模块进行测试。在存储器模块的安装测试中，可将在个人计算机中使用的动态随机存取存储器(DRAM)模块安装在主板上，并可执行考虑到真实运行条件而设计的测试程序。当个人计算机正常运行时，可确定存储器模块没有失效。另一方面，当个人计算机异常运行时，可确定存储器模块失效。然而，这种在系统层面中对于相对高容量的存储器模块的安装测试需要增加的时间和成本。

发明内容

示例性实施例涉及一种用于存储器安装测试的主板和包括所述主板的存储器安装测试系统。根据示例性实施例的主板可包括基板和至少一个插座。所述至少一个插座可在与基板平行的方向上将存储器模块连接到基板。所述至少一个插座可连接到基板的尾部。

所述主板还可包括中央处理单元、存储器控制器以及/或输入和输出控制电路。中央处理单元、存储器控制器以及/或输入和输出控制电路可在基板的前表面上。所述至少一个插座可连接到基板的前表面。或者，所述至少一个插座可连接到基板的后表面，所述后表面与所述前表面相对。所述至少一个插座还可包括第一插座和第二插座。第一插座可连接到基板的前表面，第二插座可连接到基板的后表面，所述后表面与所述前表面相对。

主板还可包括中央处理单元、存储器控制器、输入和输出控制电路以及/或接口电路，所述接口电路与外部装置接口连接，基板可包括第一基板部分和第二基板部分。所述第一基板部分可包括所述至少一个插座、中央处理单元、存储器控制器以及输入和输出控制电路，所述第二基板部分可包括与外部装置接口连接的接口电路。

根据示例性实施例的存储器安装测试系统可包括多个主板和测试电路。多个主板中的每一个可包括基板和插座，所述插座可在与基板平行的方向上将存储器模块连接到基板。所述测试电路可电连接到所述多个主板，并通过将寻址信号、控制信号和/或数据信号施加到所述多个主板来执行安装测试。

所述存储器模块可具有两排或更多排，且在安装测试期间可被配置为具有一排。存储器模块可包括第一输入、第二输入、第三输入和第四输入。在排平行测试板(PTB)模式期间，第一输入和第二输入可彼此连接，第三输入和第四输入可彼此连接。在正常模式期间，第一输入可连接到第一排，并接收用于第一排的芯片选择信号，第二输入可连接到第二排，并接收用于第二排的芯片选择信号，第三输入可连接到第一排，并接收用于第一排的时钟使能信号，第四输入可连接到第二排，并接收用于第二排的时钟使能信号。

存储器模块还可包括第五输入和第六输入。在排PTB模式期间，第五输入和第六输入可彼此连接。在正常模式期间，第五输入可连接到第一排，并接收用于第一排的芯片上终止信号，第六输入可连接到第二排，并接收用于第二排的芯片上终止信号。

在排PTB模式期间，第五输入和第六输入中的一个可接地。在正常模式期间，第五输入可连接到第一排，并接收用于第一排的芯片上终止信号，第六输入可连接到第二排，并接收用于第二排的芯片上终止信号。

根据示例性实施例的另一存储器安装测试系统可包括多个主板和多个电源。所述多个主板中的每一个可包括基板、连接器和插座，所述插座在与基板平行的方向上将存储器模块连接到基板。所述连接器可从外部装置接收寻址信号、控制信号和/或数据信号用于对存储器模块执行安装测试。所述多个电源可向所述多个主板供电。所述电源中的每一个可连接到所述多个主板中的至少一个(例如，两个或更多个)。

存储器模块可具有两排或更多排，且在安装测试期间被配置为具有一排。存储器模块可包括第一输入、第二输入、第三输入和第四输入。在排PTB模式期间，第一输入和第二输入可彼此连接，第三输入和第四输入可彼此连接。在正常模式期间，第一输入可连接到第一排，并接收用于第一排的芯片选择信号，第二输入可连接到第二排，并接收用于第二排的芯片选择信号，第三输入可连接到第一排，并接收用于第一排的时钟使能信号，第四输入可连接到第二排，并接收用于第二排的时钟使能信号。

存储器模块还可包括第五输入和第六输入。在排PTB模式期间，第五输入和第六输入可彼此连接。在正常模式期间，第五输入可连接到第一排，并接收用于第一排的芯片上终止信号，第六输入可连接到第二排，并接收用于第二排的芯片上终止信号。

在排PTB模式期间，第五输入和第六输入中的一个可接地。在正常模式期间，第五输入可连接到第一排，并接收用于第一排的芯片上终止信号，第六输入可连接到第二排，并接收用于第二排的芯片上终止信号。

附图说明

当结合附图阅读下面的详细描述时，可更清楚地理解示出性、非限制性的示例性实施例。

图1是示出根据示例性实施例的存储器安装测试系统的示图。

图2是可包括在图1的存储器安装测试系统中的主板的侧视图。

图3是可包括在图1的存储器安装测试系统中的另一主板的侧视图。

图4是可包括在图1的存储器安装测试系统中的另一主板的侧视图。

图5是可包括在图1的存储器安装测试系统中的主板的正视图。

图6是可包括在图1的存储器安装测试系统中的另一主板的正视图。

图7是示出根据示例性实施例的存储器安装测试系统的示图。

图8和图9是示出根据示例性实施例的具有3行2列的存储器安装测试系统的示图。

图10A、图10B、图11A、图11B、图12A、图12B、图12C和图12D是示出根据示例性实施例的为了更有效的安装测试在存储器控制器和具有两排(rank)的存储器模块之间的电连接的示图。

具体实施方式

以下将参照附图更全面地描述各种示例性实施例。然而，应该理解，本发明构思可以以许多不同形式实现，不应该被解释为限于这里阐述的实施例。此外，仅仅提供了非限制性的实施例以保证公开的彻底和完整，并将本发明构思的范围更全面地传达给本领域的技术人员。在本申请中，相同的标号始终表示相同的元件。

将理解，尽管这里可使用术语第一、第二等来描述各种元件，但这些元件不应该由这些术语限制。使用这些术语以将一个元件与另一个元件区分开来。例如，在不脱离本发明构思的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括一个或多个相关列出项的任何组合和所有组合。

将理解，当元件被称为“连接”或“结合”到另一元件时，该元件可直接连接或结合到其他元件，或者可存在居间元件。相反，当元件被称为“直接连接，，或“直接结合”到另一元件时，不存在居间元件。应该以类似方式解释用于描述元件间的关系的其他词语(例如，“在...之间”与“直接在...之间”、“邻近”与“直接相邻”等)。

这里使用的术语是为了描述特定实施例的目的，没有意图限制发明构思的范围。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在这里使用术语“包含”和/或“包括”时，特定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。

除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相同的意思，而不是理想地或者过于正式地解释它们的意思。

图1是示出根据示例性实施例的存储器安装测试系统的示图。参照图1，存储器安装测试系统100可包括多个主板110和测试电路150。如将在下面所描述的，多个主板110中的每个可包括插座(socket)，所述插座用于在与基板平行的方向将存储器模块直接连接到基板。测试电路150可向电连接有存储器模块的多个主板110提供寻址信号、控制信号和/或数据信号，并测试存储器模块以确定存储器模块是否失效。图1的存储器安装测试系统100可占用相对小的空间，这是因为存储器模块在与主板平行的方向上分别连接到多个主板110。

图2是可包括在图1的存储器安装测试系统中的主板的侧视图。参照图2，主板110a可包括第一基板111和第一插座112，所述第一插座112在与第一基板111平行的方向上将第一存储器模块116直接连接到第一基板111。第一基板111可包括印刷电路板。可通过第一金属线113将第一插座112电连接到第一基板111。第一存储器模块116可包括第二基板117以及被置于第二基板117的每一侧上的存储器芯片118和119。主板110a还可在第一基板111的前表面上包括存储器控制器MCH 114和中央处理单元CPU 115。第一插座112可连接到第一基板111的前表面。第一插座112还可连接到第一基板111的上部，以使第一存储器模块116可更容易连接到第一插座112用于安装测试。尽管没有显示，但是主板110a还可包括附加电路，例如，输入和输出控制电路以及/或接口电路。

图3是可包括在图1的存储器安装测试系统中的另一主板的侧视图。参照图3，主板110b可包括第一基板111和第二插座122，所述第二插座122在与第一基板111平行的方向上将第二存储器模块126直接连接到第一基板111。第一基板111可包括印刷电路板。可通过第二金属线123将第二插座122电连接到第一基板111。第二存储器模块126可包括第三基板127以及被置于第三基板127的每一侧上的存储器芯片128和129。主板110b还可在第一基板111的前表面上包括存储器控制器MCH 114和中央处理单元CPU 115。第二插座122可连接到第一基板111的后表面，所述后表面是与前表面相对的表面。第二插座122还可连接到第一基板111的上部，以使第二存储器模块126可更容易连接到第二插座122用于安装测试。虽然图3中没有示出，但是主板110b还可包括附加电路，例如，输入和输出控制电路以及/或接口电路。

图4是可包括在图1的存储器安装测试系统中的另一主板的侧视图。参照图4，主板110c可包括第一基板111、第一插座112和第二插座122，所述第一插座112在与第一基板111平行的方向上将第一存储器模块116直接连接到第一基板111，所述第二插座122在与第一基板111平行的方向上将第二存储器模块126直接连接到第一基板111。第一基板111可包括印刷电路板。可通过第一金属线113将第一插座112电连接到第一基板111，并可通过第二金属线123将第二插座122电连接到第一基板111。第一存储器模块116可包括第二基板117以及被置于第二基板117的每一侧上的存储器芯片118和119，第二存储器模块126可包括第三基板127以及被置于第三基板127的每一侧上的存储器芯片128和129。主板110c还可在第一基板111的前表面上包括存储器控制器MCH 114和中央处理单元CPU 115。第一插座112可连接到第一基板111的前表面，第二插座122还可连接到第一基板111的后表面，所述后表面是与前表面相对的表面。第一插座112和第二插座122还可连接到第一基板111的上部，以使第一存储器模块116和第二存储器模块126可更容易地分别连接到第一插座112和第二插座122，用于安装测试。尽管没有显示，但是主板110c还可包括附加电路，例如，输入和输出控制电路以及/或接口电路。

图5是可包括在图1的存储器安装测试系统中的主板的正视图。参照图5，主板200可包括基板210、插座220、中央处理单元CPU 230、存储器控制器MCH 240、输入和输出控制电路ICH 250以及接口电路260。基板210可包括印刷电路板。插座220可连接到基板210的上部，以使存储器模块可更容易地连接到插座220用于安装测试。主板200上的从中央处理单元CPU230到存储器控制器MCH 240的距离D1、从存储器控制器MCH 240到插座220的距离D2、从存储器控制器MCH 240到输入和输出控制电路ICH 250的距离D3可依据标准设计指南。因此，当将插座220连接到基板210的上部以使存储器模块可更容易地连接到插座220用于安装测试时，可按距离D1、D2和D3满足标准设计指南的方式在基板210上布置中央处理单元CPU 230、存储器控制器MCH 240以及输入和输出控制电路ICH 250。可在基板210的下部上设置与外部接口连接的接口电路260。

图6是可包括在图1的存储器安装测试系统中的另一主板的正视图。参照图6，主板300可包括第一基板部分310、第二基板部分315、插座320、中央处理单元CPU 330、存储器控制器MCH340、输入和输出控制电路ICH350以及接口电路360。可将插座320、中央处理单元CPU 330、存储器控制器MCH340、输入和输出控制电路ICH 350置于第一基板部分310上，并可将接口电路360置于第二基板部分315上。第一基板部分310和第二基板部分315可包括印刷电路板。第一基板部分310和第二基板部分315还可通过连接器317和318电连接。第一基板部分310和第二基板部分315可在物理上彼此分开。插座320可连接到第一基板310的上部，以使存储器模块可更容易地连接到插座320用于安装测试。主板300上的从中央处理单元CPU330到存储器控制器MCH340的距离D1、从存储器控制器MCH 340到插座320的距离D2、从存储器控制器MCH 340到输入和输出控制电路ICH 350的距离D3可依据标准设计指南。因此，当将插座320连接到第一基板部分310的上部以使存储器模块可更容易地连接到插座320用于安装测试时，可按距离D1、D2和D3满足标准设计指南的方式在第一基板部分310上布置中央处理单元CPU 330、存储器控制器MCH 340以及输入和输出控制电路ICH 350。可在第二基板部分315上布置与外部接口连接的接口电路360。

图7是示出根据示例性实施例的存储器安装测试系统的示图。参照图7，存储器安装测试系统400可包括多个主板，每个主板可具有基板410、连接器420、中央处理单元425和用于连接存储器模块的插座430。可按规则间隔垂直布置所述多个主板。插座430可在与基板410平行的方向上将存储器模块直接连接到基板410。连接器420可从外部装置接收在对连接到所述多个主板的存储器模块执行安装测试中使用的寻址信号、控制信号和/或数据信号。存储器安装测试系统400可将通过连接器420接收的寻址信号、控制信号和/或数据信号提供给存储器模块。存储器安装测试系统400还可包括多个电源PS 440。多个电源440中的每一个可分别连接到多个主板中的每一个。或者，多个电源440中的每一个可连接到多个主板中的两个或更多个。

图8示出根据示例性实施例的具有3行2列的存储器安装测试系统的前视图。图9示出图8的存储器安装测试系统的侧视图。具体地讲，图9表示图8的从I到I’的示图。参照图8和图9，存储器安装测试系统500可包括第一行510、第二行520、第三行530、第一列540和第二列550。行510、520、530中的每一行都可包括第一站和第二站。例如，可在每一站中布置20个主板。在这种示例中，可在行510、520、530中的每一行的第一列540中布置40个主板。可以在第一行510和第三行530的第二列550中布置40个主板。可在第二行520的第二列550中不布置主板。相反，可在第二行520的第二列550中布置托盘(tray)522和523。因此，可在第一行510和第三行530中布置80个主板，而可在第二行520中总共布置40个主板。可在第一行510的第一列540中布置主板511，可在第二行520的第一列540中布置主板521，可在第三行530的第一列540中布置主板531，可在第一行510的第二列550中布置主板512，可在第二行520的第二列550中布置托盘522和和523，可在第三行530的第二列550中布置主板532。每个主板可包括用于连接存储器模块的插座513。如图8和图9所示，包括多个主板的存储器安装测试系统500可占用相对小的空间，这是因为多个主板中的每一个具有在与主板平行的方向将存储器模块直接连接到各个主板的插座513。

图10A、图10B、图11A、图11B、图12A、图12B、图12C和图12D是示出根据示例性实施例的为了更有效的安装测试在存储器控制器和具有两排的存储器模块之间的电连接的示图。根据示例性实施例的存储器安装测试系统可采用排平行测试板(PTB)特征。排PTB特征表示通过将具有两排或更多排的存储器模块视为具有一排的存储器模块来测试存储器模块的方法。

参照图10A，存储器控制器MCH可产生用于存储器模块MO的第一排的第一芯片选择信号CS0和用于存储器模块MO的第二排的第二芯片选择信号CS1。存储器模块MO可包括：第一输入I_CS0，连接到存储器模块MO的第一排，并被配置在正常模式下接收第一芯片选择信号CS0；和第二输入I_CS1，连接到存储器模块MO的第二排，并被配置在正常模式下接收第二芯片选择信号CS1。如图10A所示，在使用排PTB特征对存储器模块MO执行安装测试的排PTB模式下，第一输入I_CS0和第二输入I_CS1可彼此电连接，以使第一输入I_CS0和第二输入I_CS1接收第一芯片选择信号CS0。

参照图10B，当主板在主板的前表面上包括第一插座并在主板的后表面上包括第二插座，并且将第一存储器模块MO1连接到第一插座，将第二存储器模块MO2连接到第二插座(例如，如图4所示)时，存储器管理器MCH可产生用于第一存储器模块MO1的第一排的第一芯片选择信号A_CS0、用于第一存储器模块MO1的第二排的第二芯片选择信号A_CS1、用于第二存储器模块MO2的第一排的第三芯片选择信号B_CS0、用于第二存储器模块MO2的第二排的第四芯片选择信号B_CS1。第一存储器模块MO1可包括：第一输入I_A_CS0，连接到第一存储器模块MO1的第一排，并被配置在正常模式下接收第一芯片选择信号A_CS0；第二输入I_A_CS1，连接到第一存储器模块MO1的第二排，并被配置在正常模式下接收第二芯片选择信号A_CS1。第二存储器模块MO2可包括：第三输入I_B_CS0，连接到第二存储器模块MO2的第一排，并被配置在正常模式下接收第三芯片选择信号B_CS0；第四输入I_B_CS1，连接到第二存储器模块MO2的第二排，并被配置在正常模式下接收第四芯片选择信号B_CS1。如图10B所示，在使用排PTB特征对第一存储器模块MO1和第二存储器模块MO2执行安装测试的排PTB模式下，第一存储器模块MO1的第一输入I_A_CS0和第二输入I_A_CS1可彼此电连接，以使第一输入I_A_CS0和第二输入I_A_CS1接收第一芯片选择信号A_CS0，第二存储器模块MO2的第三输入I_B_CS0和第四输入I_B_CS1可彼此电连接，以使第三输入I_B_CS0和第四输入I_B_CS1接收第三芯片选择信号B_CS0。

参照图11A，存储器控制器MCH可产生用于存储器模块MO的第一排的第一时钟使能信号CKE0和用于存储器模块MO的第二排的第二时钟使能信号CKE1。存储器模块MO可包括：第一输入I_CKE0，连接到存储器模块MO的第一排，并被配置在正常模式下接收第一时钟使能信号CKE0；和第二输入I_CKE1，连接到存储器模块MO的第二排，并被配置在正常模式下接收第二时钟使能信号CKE1。如图11A所示，在使用排PTB特征对存储器模块MO执行安装测试的排PTB模式下，第一输入I_CKE0和第二输入I_CKE1可彼此电连接，以使第一输入I_CKE0和第二输入I_CKE1接收第一时钟使能信号CKE0。

参照图11B，当主板在主板的前表面上包括第一插座并在主板的后表面上包括第二插座，并且将第一存储器模块MO1连接到第一插座，将第二存储器模块MO2连接到第二插座(例如，如图4所示)时，存储器管理器MCH可产生用于第一存储器模块MO1的第一排的第一时钟使能信号A_CKE0、用于第一存储器模块MO1的第二排的第二时钟使能信号A_CKE1、用于第二存储器模块MO2的第一排的第三时钟使能信号B_CKE0、用于第二存储器模块MO2的第二排的第四时钟使能信号B_CKE1。第一存储器模块MO1可包括：第一输入I_A_CKE0，连接到第一存储器模块MO1的第一排，并被配置在正常模式下接收第一时钟使能信号A_CKE0；第二输入I_A_CKE1，连接到第一存储器模块MO1的第二排，并被配置在正常模式下接收第二时钟使能信号A_CKE1。第二存储器模块MO2可包括：第三输入I_B_CKE0，连接到第二存储器模块MO2的第一排，并被配置在正常模式下接收第三时钟使能信号B_CKE0；第四输入I_B_CKE1，连接到第二存储器模块MO2的第二排，并被配置在正常模式下接收第四时钟使能信号B_CKE1。如图11B所示，在使用排PTB特性对第一存储器模块MO1和第二存储器模块MO2执行安装测试的排PTB模式下，第一存储器模块MO1的第一输入I_A_CKE0和第二输入I_A_CKE1可彼此电连接，以使第一输入I_A_CKE0和第二输入I_A_CKE1接收第一时钟使能信号A_CKE0，第二存储器模块MO2的第三输入I_B_CKE0和第四输入I_B_CKE1可彼此电连接，以使第三输入I_B_CKE0和第四输入I_B_CKE1接收第三时钟使能信号B_CKE0。

参照图12A和图12B，存储器控制器MCH可产生用于存储器模块MO的第一排的第一芯片上终止(on die termination)信号ODT0和用于存储器模块MO的第二排的第二芯片上终止信号ODT1。存储器模块MO可包括：第一输入I_ODT0，连接到存储器模块MO的第一排，并被配置在正常模式下接收第一芯片上终止信号ODT0；和第二输入I_ODT1，连接到存储器模块MO的第二排，并被配置在正常模式下接收第二芯片上终止信号ODT1。如图12A所示，在使用排PTB特征对存储器模块MO执行安装测试的排PTB模式下，第一输入I_ODT0和第二输入I_ODT1可彼此电连接，以使第一输入I_ODT0和第二输入I_ODT1接收第一芯片上终止信号ODT0。或者，如图12B所示，在使用排PTB特征对存储器模块MO执行安装测试的排PTB模式下，第一输入I_ODT0可接收第一芯片上终止信号ODT0，第二输入I_ODT1可接地。

参照图12C和图12D，当主板在主板的前表面上包括第一插座并在主板的后表面上包括第二插座，并且将第一存储器模块MO1连接到第一插座，将第二存储器模块MO2连接到第二插座(例如，如图4所示)时，存储器控制器MCH可产生用于第一存储器模块MO1的第一排的第一芯片上终止信号A_ODT0、用于第一存储器模块MO1的第二排的第二芯片上终止信号A_ODT1、用于第二存储器模块MO2的第一排的第三芯片上终止信号B_ODT0、用于第二存储器模块MO2的第二排的第四芯片上终止信号B_ODT1。第一存储器模块MO1可包括：第一输入I_A_ODT0，连接到第一存储器模块MO1的第一排，并被配置在正常模式下接收第一芯片上终止信号A_ODT0；第二输入I_A_ODT1，连接到第一存储器模块MO1的第二排，并被配置在正常模式下接收第二芯片上终止信号A_ODT1。第二存储器模块MO2可包括：第三输入I_B_ODT0，连接到第二存储器模块MO2的第一排，并被配置在正常模式下接收第三芯片上终止信号B_ODT0；第四输入I_B_ODT1，连接到第二存储器模块MO2的第二排，并被配置在正常模式下接收第四芯片上终止信号B_ODT1。

如图12C所示，在使用排PTB特征对第一存储器模块MO1和第二存储器模块MO2执行安装测试的排PTB模式下，第一存储器模块MO1的第一输入I_A_ODT0和第二输入I_A_ODT1可彼此电连接，以使第一输入I_A_ODT0和第二输入I_A_ODT1接收第一芯片上终止信号A_ODT0，第二存储器模块MO2的第三输入I_B_ODT0和第四输入I_B_ODT1可彼此电连接，以使第三输入I_B_ODT0和第四输入I_B_ODT1接收第三芯片上终止信号B_ODT0。或者，如图12D所示，在使用排PTB特征对第一存储器模块MO1和第二存储器模块MO2执行安装测试的排PTB模式下，第一输入I_A_ODT0可接收第一芯片上终止信号A_ODT0，第二输入I_A_ODT1可接地，第三输入I_B_ODT0可接收第三芯片上终止信号B_ODT0，第四输入I_B_ODT1可接地。

可使用输入和输出控制电路ICH的未使用管脚(即，NC管脚)来在正常模式和排PTB模式之间进行选择。包括存储器安装测试系统的计算机系统的BIOS可通过使用当启动计算机时输入和输出控制电路ICH的未使用管脚来确定选择正常模式还是选择排PTB模式。与正常模式下的具有两排的存储器模块的安装测试时间相比，排PTB模式下的具有两排的存储器模块的安装测试时间可减半，这是因为在排PTB模式下可将具有两排的存储器模块视为具有一排的存储器模块。

如上所述，根据示例性实施例的主板可包括插座，所述插座在与基板平行的方向上将存储器模块直接连接到基板。可将所述插座连接到基板的前表面、基板的后表面、或基板的前表面和后表面。根据示例性实施例的包括多个主板的存储器安装测试系统可占用较小的空间，这是因为多个存储器模块在与主板平行的方向上连接到多个主板。根据示例性实施例的包括多个主板的存储器安装测试系统可通过将具有两排或更多排的存储器模块视为具有一排的存储器模块来执行安装测试。因此，可减少安装测试时间。可在使用主板的存储器安装测试系统中使用本发明构思的示例性实施例。

以上示出了本发明构思，但不应该解释是限制性的。尽管已描述了各种示例性实施例，但是本领域的技术人员将容易理解，在本质上不脱离本发明构思的新颖教导和优点的情况下，可进行多种修改和变型。因此，所有这种修改和变型意在被包括在权利要求限定的本发明构思的范围内。因此，应该理解，以上仅为各种实施例的说明，而不应该被解释为限于这里公开的特定示例，对公开的示例性实施例的修改以及其他合适的实施例意在被包括在权利要求的范围内。

Claims (18)

1.一种主板，包括：

基板；和

至少一个插座，在与基板平行的方向上将存储器模块连接到基板。

2.如权利要求1所述的主板，其中，所述至少一个插座连接到基板的端部。

3.如权利要求1所述的主板，所述主板还包括：

中央处理单元；

存储器控制器；和

输入和输出控制电路，

其中，中央处理单元、存储器控制器以及输入和输出控制电路在基板的前表面上。

4.如权利要求3所述的主板，其中，所述至少一个插座连接到基板的前表面。

5.如权利要求3所述的主板，其中，所述至少一个插座连接到基板的后表面，所述后表面与所述前表面相对。

6.如权利要求3所述的主板，其中，所述至少一个插座包括第一插座和第二插座，第一插座连接到基板的前表面，第二插座连接到基板的后表面，所述后表面与所述前表面相对。

7.如权利要求1所述的主板，所述主板还包括：

中央处理单元；

存储器控制器；

输入和输出控制电路；以及

接口电路，与外部装置接口连接，

其中，基板包括第一基板部分和第二基板部分，所述第一基板部分包括所述至少一个插座、中央处理单元、存储器控制器以及输入和输出控制电路，所述第二基板部分包括接口电路。

8.一种存储器安装测试系统，包括：

根据权利要求1的多个主板；和

测试电路，电连接到所述多个主板，并通过将寻址信号、控制信号和数据信号施加到所述多个主板来执行安装测试。

9.如权利要求8所述的存储器安装测试系统，其中，所述存储器模块具有两排或两排以上，且在安装测试期间被配置为具有一排。

10.如权利要求9所述的存储器安装测试系统，其中，存储器模块包括第一输入、第二输入、第三输入和第四输入，在排平行测试板PTB模式期间，第一输入和第二输入彼此连接，第三输入和第四输入彼此连接，

在正常模式期间，第一输入连接到第一排，并接收用于第一排的芯片选择信号，第二输入连接到第二排，并接收用于第二排的芯片选择信号，第三输入连接到第一排，并接收用于第一排的时钟使能信号，第四输入连接到第二排，并接收用于第二排的时钟使能信号。

11.如权利要求10所述的存储器安装测试系统，其中，存储器模块还包括第五输入和第六输入，在排平行测试板模式期间，第五输入和第六输入彼此连接，

在正常模式期间，第五输入连接到第一排，并接收用于第一排的芯片上终止信号，第六输入连接到第二排，并接收用于第二排的芯片上终止信号。

12.如权利要求10所述的存储器安装测试系统，其中，存储器模块还包括第五输入和第六输入，在排平行测试板模式期间，第五输入和第六输入中的一个接地，

在正常模式期间，第五输入连接到第一排，并接收用于第一排的芯片上终止信号，第六输入连接到第二排，并接收用于第二排的芯片上终止信号。

13.一种存储器安装测试系统，包括：

根据权利要求1的多个主板，所述多个主板中的每一个还包括连接器，所述连接器从外部装置接收寻址信号、控制信号和数据信号用于执行安装测试；和

多个电源，向所述多个主板供电。

14.如权利要求13所述的存储器安装测试系统，其中，所述多个电源连接到所述多个主板中的至少一个。

15.如权利要求13所述的存储器安装测试系统，其中，存储器模块具有两排或两排以上，且在安装测试期间被配置为具有一排。

16.如权利要求15所述的存储器安装测试系统，其中，存储器模块具有第一输入、第二输入、第三输入和第四输入，在排平行测试板PTB模式期间，第一输入和第二输入彼此连接，第三输入和第四输入彼此连接，

在正常模式期间，第一输入连接到第一排，并接收用于第一排的芯片选择信号，第二输入连接到第二排，并接收用于第二排的芯片选择信号，第三输入连接到第一排，并接收用于第一排的时钟使能信号，第四输入连接到第二排，并接收用于第二排的时钟使能信号。

17.如权利要求16所述的存储器安装测试系统，其中，存储器模块还包括第五输入和第六输入，在排平行测试板模式期间，第五输入和第六输入彼此连接，

在正常模式期间，第五输入连接到第一排，并接收用于第一排的芯片上终止信号，第六输入连接到第二排，并接收用于第二排的芯片上终止信号。

18.如权利要求16所述的存储器安装测试系统，其中，存储器模块还包括第五输入和第六输入，在排平行测试板模式期间，第五输入和第六输入中的一个接地，

在正常模式期间，第五输入连接到第一排，并接收用于第一排的芯片上终止信号，第六输入连接到第二排，并接收用于第二排的芯片上终止信号。

Images