CN101095057A - 探针头阵列 - Google Patents

Abstract

用于测试半导体晶片上所形成的器件的探针头(12)包括多个探针DUT(被测器件)阵列(16)。各被测器件包括一些焊点，促使这些焊点与相对应的探针DUT阵列(16)中的探针(18、20)压接起来。探针阵列图形具有像凹入、凸出、岛和开口等不连续性，当探针(18、20)接触焊点时这些图形至少与一个器件相对。

Description

探针头阵列

发明领域

本发明涉及用于测试半导体晶片上的器件的探针头阵列。

相关领域的描述

像微处理器、DRAM和闪存等半导体器件都以公知的方式在半导体晶片上进行制造。根据晶片的尺寸以及其上所形成的各器件的尺寸，在单个晶片上可能只有几个或上千个器件。这些器件通常彼此完全一样，每个器件在其表面上都包括多个导电焊点，用于提供电源和作为器件的其它连接(比如输入信号、输出信号、控制信号等)。

测试晶片上的器件是需要的，以便于能确定哪些器件具有完全的功能并因此适合封装和销售以及哪些器件是不能工作的或只具有部分功能而因此不适合封装。为此，在器件仍在晶片上时，晶片测试机就将电源和输入信号施加到这些器件上并监控在预定的测试例程期间的输出。

因为各被测器件(DUT)基本上彼此完全一样，所以有多个完全一样的探针DUT阵列。各探针DUT阵列包括许多探针，这些探针与相对应的DUT上的各个焊点产生个别的压力连接。

这些探针DUT阵列构成安装在一个探针头或多个探针头上的单个探针阵列，这些探针头是晶片探针卡的一部分。晶片探针卡通常包括多个通道，每个通道对应于探针头上的一个DUT阵列。结果，多个DUT阵列同时接触晶片上的多个DUT。

很明显，可同时测试的DUT越多，整个晶片的测试便可以越快。但是可连接到DUT阵列的测试机通道的个数是有限制的。尽管一些测试机包含许多通道(例如，128个通道)，但是被测晶片上可能有几百个DUT。结果，测试过程包括：促使探针DUT阵列与第一相对应DUT组上的焊点压力接触(即第一次“触地(touchdown)”)，执行测试，将探针从DUT上提起，使探针相对于晶片进行移动，使探针与另一组DUT上的焊点接触(即第二次“触地”)，并且测试另一个DUT。重复该过程，直到晶片上所有的DUT均被测试完。

因测试期间相关的测试装备的成本，使上述测试过程对时间高度敏感。换句话说，如果测试可以加快速度，则完成的半导体器件的生产成本也可以减小。结果，人们期望使每个晶片的探针阵列触地次数最少，使每个DUT的多探针触地次数最少，并且使各次触地之间的步进距离最小。晶片上的触地总次数是随下列因素而变：探针头上有多少个DUT阵列(常常转而等价于测试装备具有多少个通道)；晶片上有多少个DUT；以及晶片DUT和DUT阵列的相对配置。因为各测试例程要花时间运行，所以使触地总次数下降便减小了晶片的测试时间。触地次数通常在低端1或2到高端大约9之间变化。

当探针DUT阵列与特定的DUT多次接触时，就会出现多次DUT触地。当探针DUT阵列与晶片进行第二次接触并且产生后续触地时，在已测试过的DUT和探针DUT阵列之间就可能出现一些重叠。人们希望将各DUT的触地次数限制到尽可能小，最好只有1次。这是因为当促使探针去接触焊点时，焊点便易刮伤。重复刮伤可能将焊点损坏到无法对DUT进行恰当封装的程度。很明显，人们不希望测试过程损坏具有完全功能的DUT。另外，测试效率也会随触地次数减小而增大。

最后，还期望使步进距离最小化，该步进距离是指在各次触地之间探针阵列和晶片之间相对横向移动的量。这样做能进一步减少完全测试晶片上所有DUT所需的时间。下文参照附图将更详细地描述各个晶片的触地次数、多次触地和步进距离。

探针头若能降低各个晶片的触地次数、降低各个DUT的触地次数并减小步进距离，则将是很有利的。

附图简述

图1是其上安装了探针头的探针卡的透视图。

图2是图1所示探针头上的探针DUT阵列的局部显著放大图。

图3示意性图示说明了探针头上的探针DUT阵列的现有技术配置。

图4示出了在具有多个DUT的晶片上第一次触地期间图3的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图5是与图4相似的图，示出了在第二次触地期间的探针DUT阵列。

图6是图4和5所示DUT配置的放大版本，示出了每个DUT的触地次数。

图7示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。

图8示出了在具有多个DUT的晶片上第一次触地期间图7的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图9是与图8相似的图，示出了在第二次触地期间的探针DUT阵列。

图10是示出了测试晶片上所有DUT所需的触地总次数的示意图。

图11是图8和9所示DUT配置的放大版本，示出了每个DUT的触地次数。

图12示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。

图13示出了在具有多个DUT的晶片上第一次触地期间图12的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图14是与图13相似的图，示出了在第二次触地期间的探针DUT阵列。

图15是示出了测试晶片上所有DUT所需的触地总次数的示意图。

图16是图13和14所示DUT配置的放大版本，示出了每个DUT的触地次数。

图17示意性图示说明了探针头上的探针DUT阵列的另一种现有技术配置。

图18示出了在具有多个DUT的晶片上第一次触地期间图17的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图19是与图18相似的图，示出了在第二次触地期间的探针DUT阵列。

图20是与图18和19相似的图，示出了在第三次触地期间的探针DUT阵列。

图21是与图18-20相似的图，示出了在第四次触地期间的探针DUT阵列。

图22是示出了测试晶片上所有DUT所需的触地总次数的示意图。

图23是图18-21所示DUT配置的放大版本，示出了每个DUT的触地次数。

图24示意性图示说明了根据本发明所构建的探针头上的探针DUT阵列。

图25示出了在具有多个DUT的晶片上第一次触地期间图24的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图26是示出了测试晶片上所有DUT所需的触地总次数的示意图。

图27是图25所示DUT配置的放大版本，示出了每个DUT的触地次数。

图28示意性图示说明了根据本发明第二实施方式所构建的探针头上的探针DUT阵列。

图29示出了在具有多个DUT的晶片上第一次触地期间图28的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图30是与图29相似的图，示出了在第二次触地期间的探针DUT阵列。

图31是图29和30所示DUT配置的放大版本，示出了每个DUT的触地次数。

图32示意性图示说明了根据本发明第三实施方式所构建的探针头上的探针DUT阵列。

图33示出了在具有多个DUT的晶片上第一次触地期间图32的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图34是与图33相似的图，示出了在第二次触地期间的探针DUT阵列。

图35是与图33和34相似的图，示出了在第三次触地期间的探针DUT阵列。

图36是图33-35所示DUT配置的放大版本，示出了每个DUT的触地次数。

图37示意性图示说明了根据本发明第四实施方式所构建的探针头上的探针DUT阵列。

图38示出了在具有多个DUT的晶片上第一次触地期间图37的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图39是与图38相似的图，示出了在第二次触地期间的探针DUT阵列。

图40是与图38和39相似的图，示出了在第三次触地期间的探针DUT阵列。

图41是图38-40所示DUT配置的放大版本，示出了每个DUT的触地次数。

图42示意性图示说明了根据本发明第五实施方式所构建的探针头上的探针DUT阵列。

图43示出了在具有多个DUT的晶片上第一次触地期间图42的探针DUT阵列，各DUT均由粗线内的正方形示意性地表示，粗线表示晶片上DUT的边界。

图44是与图43相似的图，示出了在第二次触地期间的探针DUT阵列。

图45是图43和44所示DUT配置的放大版本，示出了每个DUT的触地次数。

较佳实施方式的详细描述

现在看图1和2，图1中的10表示包括探针头12的探针卡。探针卡10可以用于承载现有技术探针头或根据本发明所构建的探针头。该探针头包括由多个探针DUT阵列(比如探针DUT阵列16)构成的探针阵列14，探针阵列14中所形成的正方形示意性表示探针DUT阵列16。

每个探针DUT阵列(比如探针DUT阵列16)包括探针图形，比如图2中的探针18、20。图2中的探针只构成探针DUT阵列16中的一部分探针。各个DUT阵列(比如DUT阵列16)可以包括60到80或更多个像图2所示的那种探针。因为被测晶片通常包括彼此完全一样的DUT(包括各DUT上的焊点配置)，所以构成探针阵列14的探针DUT阵列也是彼此完全一样。各探针包括尖端，比如探针18上的尖端22和探针20上的尖端24。如下文所描述的那样，在晶片测试期间，探针阵列14中的探针对着晶片放置，并且探针头和晶片一起移动直到探针尖端(比如尖端22、24)接触晶片上的DUT上的相应焊点。这些探针最好像美国专利5,974,662所描述的那样来制造，该专利引用在此作为参考。

探针阵列14安装在空间转换器(space transformer)26上。空间转换器包括多层陶瓷基板，该基板包括接地平面和电源平面，该供电平面连接到各探针DUT阵列中合适的探针以便在测试期间将电加到各个DUT上。阵列中的探针通过空间转换器中不同的层而连接到圆形印刷电路板28上的触点(不可见)。如本领域已知的，这种连接可以通过设置在空间转换器26和电路板28之间的内插器来实现。这样的连接可能有多达几千个。印刷电路板28上的触点可用于将各探针DUT阵列(比如探针DUT阵列16)连接到用于构成测试机(未示出)上的通道的那些触点。各晶片上的DUT配置可以随许多不同的因素而变化，例如不同的制造商、不同的产品、不同的测试机、不同的晶片尺寸等。结果，探针头必须根据这些因素所产生的晶片DUT图形来进行设计。在美国已公布的申请2004/0130312中可以找到有关晶片探测器测试设置的更详细的描述。

现在看图3-5，现有技术探针阵列配置30由阴影线表示。探针阵列30形成于空间转换器(图3中未示出)上，其形成方式与图1中探针阵列14形成于空间转换器26相同。探针阵列30所形成的形状内所包含的各个正方形对应于不同的探针DUT阵列(比如探针DUT阵列31)，所有探针DUT阵列一起构成了探针阵列30。在探针阵列30中总共有205个探针DUT阵列。在图4和5中，在半导体晶片上的DUT排列方式是由包含DUT图形32的粗线之内的正方形来示意性地表示的，DUT图形32中的各个正方形对应于晶片上所形成的不同的DUT。用于包含DUT图形32的晶片边界的圆形形状在附图中没有示出。如图4所示，许多探针DUT阵列与晶片上相对应的DUT对准。但是也有许多DUT没有与相对应的DUT阵列对准。另外，一些探针DUT阵列(比如探针DUT阵列34和若干个探针DUT阵列36)超出DUT图形32，因此没有对着DUT。在探针阵列30上总共有205个探针DUT阵列，而在晶片上的DUT图形32中总共有290个DUT。

为了操作具有图3所示配置的现有技术探针头，探针头和晶片首先像图4所示那样彼此相对定位，使得DUT阵列上的探针对着图形32中的DUT上相对应的焊点。晶片和探针朝着对方移动，直到探针与DUT上的焊点接触。各DUT是由合适的探针的来提供电源的，并且在与DUT阵列相对的图形32中各DUT上同时运行预定的测试程序。将各种输入信号提供给DUT，并且DUT输出得到监控以确认该DUT按设计工作。在运行测试程序并确定那些DUT具有完全功能的以及那些DUT是无法使用的之后，探针头和晶片彼此分开，并且探针头步进，即相对于晶片横向移动到图5的位置。随后，探针阵列30和晶片再次移动并彼此接触，使得该阵列中的探针尖端与DUT上相对应的焊点压接。再次提供电源并且运行相同的测试程序，由此测试阵列上剩余的DUT。通过比较图4和5可以看到，晶片中心部分的许多DUT在两次触地期间都与探针接触了。在本示例中，没有构建大探针头阵列使得无法在单次触地中接触晶片上所有DUT的原因包括：测试机通道数不够，空间转换器26(如图1所示)的制造过程中的尺寸限制，以及普及具有探针18、20的空间转换器26(如图2所示)时存在的产量问题。在特定的情况下，无法接触到图4所示晶片的最下面三行，因为目前可用的空间转换器26不够大。

图6图示说明量化了与探针DUT阵列进行过单次接触或触地的DUT的数目以及进行过两次触地的DUT的数目。DUT图形32中的正方形所代表的每个DUT包括数字1或2。作为图4和5所示探针阵列30的应用结果，标为1的DUT只经历一次触地，而标为2的DUT则经历两次触地。

图6中行38、40、42中的数字分别表示具有0次、1次和2次触地的DUT。

首先，因为不希望留下未测试的DUT，所以没有DUT具有零次触地。可以看到，例如，在左起第五列中，两次触地行中是7，而单次触地行中是11。在数字7上方的那一列中，两次触地的DUT的个数之和就是数字7。相似的是，同一列中单次触地的DUT的个数之和就是11。其它列的数字也是相似地获得的。结果，行42中所有的触地之和等于107，即晶片上有107个DUT经历两次触地。相似的是，行40中的数字之和等于183，即183个DUT经历单次触地。107和183之和等于290，这正是晶片上DUT的总数。

简言之，205个探针DUT阵列测试晶片上所有的DUT，被测的290个DUT中有107个经历两次触地。

现在参照图7-10，另一种现有技术探针阵列配置11由阴影线表示。像图3-5中那样，在图7-10中使用相同的示意性表示。换句话说，探针阵列11形成于空间转换器(图7-10中未示出)上，并且图8和9中的探针阵列11所形成的形状之内所包含的各个正方形对应于不同的探针DUT阵列，所有的探针DUT阵列一起构成了探针DUT阵列11。

相似的是，在图8和9中DUT在半导体晶片上的排列方式由包含DUT图形的粗线之内的正方形来示意性地表示，粗线之内的各个正方形对应于晶片上所形成的不同的DUT。从图8和9中可以看出，许多探针DUT阵列与晶片上相对应的DUT对准。但是也有许多DUT没有与相对应的DUT阵列对准。另外，一些探针DUT阵列超出探针DUT图形，由此没有与DUT对着。

为了操作具有图7所示配置的现有技术探针头，探针头和晶片首先像图8所示那样彼此相对定位，使得DUT阵列上的探针对着相对应的DUT焊点。晶片和探针朝着对方移动，直到探针接触焊点。测试像上文所描述的那样继续，并且当完成时，探针头和晶片彼此分开，以及探针头步进到图9的位置。接着，探针阵列11和晶片再次移动到彼此接触以便进行另一轮测试。

图8和9中所示的探针阵列11的触地由图10中的矩形13表示，其中数字1、2分别表示图8和9的触地。图10是完成晶片上所有DUT测试所需的各次附加触地的示意图。例如，在触地1、2之后(这测试了矩形13中所有的DUT)，探针头步进到图10中矩形15之内所示的位置3。探针头再次接触DUT以便进行测试。之后，探针阵列和晶片彼此分开，探针头向下步进一行DUT(这与图8和9之间的一行步进相似)从而完成矩形15之内所有的DUT的测试。

探针阵列11再次步进到标号为5、6的矩形，进行第五次和第六次触地，并且对该矩形内所有的DUT完成测试。如图10的多个矩形所示，进行其它步进和测试，直到所有DUT都测试好。如图10所示，这需要总共14次触地。

图11图示说明了图8和9所示晶片上DUT图形的放大版本，其中标有各DUT经历的触地次数。可以看到，当探针阵列11按所描述的步进图形使用时，其有利的特征是各DUT在测试期间仅经历单次触地。另一方面，测试晶片上所有DUT所需的触地总次数是14。这就导致测试使用DUT是时间相对较长。

现在参照图12-15，通过使用与图7-10中相同的示意性表示图示说明了另一种现有技术探针阵列17。图7-10可以被视为一种跳跃行方法，而图12-15包括一种相似但利用跳跃列的方法。例如，图13示出了晶片DUT上的第一次触地，而图14则示出了第二次触地。图13到图14的步进包括一列DUT的横向移动。图15中的矩形19示出了步进1、2。从图15中可以看出，探针阵列的其它步进(即先到触地3，接着横向移动一列到触地4，接下来到触地5，再横向移动等)导致对晶片上所有的DUT进行测试。如图15所示，该方法需要总共16次触地。

现在参照图16，晶片上的DUT图形的放大版本示出了各DUT上的触地次数。就像在跳跃行探针阵列中那样，各DUT只经历单次触地。但是测试晶片上所有494个DUT所需的总触地次数是16次。同样，这就导致测试所有DUT的时间相对较长。

现在参照图17-22，所示的是另一种现有技术探针阵列21以及测试方法。像先前关于现有技术的描述那样，图17-22使用了相同的示意性表示。此处图示说明的可以被视为棋盘方法。从图18-21中可以看出，探针阵列21在图18所示的第一位置触地。之后，它步进到右边，使得探针阵列11中的各DUT阵列处于第一次触地中所测试的那个DUT相邻的DUT之上。接着，从第二次触地到第三次触地，即从图19到图20，探针阵列21向下步进一个DUT和一个DUT阵列。最终，在图21中，探针阵列向左步进一列。

参照图22，矩形23图示说明了图18-21中全部四种触地。完成所有四种触地并在每次触地之后进行测试，结果，矩形23内所有的DUT都经历过测试。

接着，探针阵列21步进到相邻的矩形以便进行第五次、第六次、第七次和第八次触地，这都与图18-20所描述的触地相似并且导致该矩形内所有的DUT都经历了测试。测试继续到图22中下面的两个矩形，总共经历16次测试，最终晶片上所有的DUT都经历了测试。在图23中，像前两个实施方式那样，所有的DUT都经历了测试并且只经历单次触地，但是，同样，触地次数即16次还是较大，这就导致晶片的测试周期较长。

现在参照图24-26，其中图示说明了根据本发明所构建的探针阵列25。探针阵列25包括64个用于触摸晶片的DUT阵列，该DUT阵列具有与上述跳跃行、跳跃列和棋盘现有技术探针所示情况相同配置的相同数目的DUT。图26中每个菱形或钻石形图形(比如图形27)都表示探针阵列25的不同触地。从图26中可以看到，测试晶片上各个DUT需要总共9次触地，分别由相对应编号的图形(比如图形27)来表示。如图27所示，各DUT只经历单次触地。但是触地的总次数只有9次，这比上文的跳跃行、跳跃列或棋盘现有技术探针阵列都要少。对于图27所图示说明的晶片，由8×8DUT阵列(总共64个DUT阵列)所构成的正方形阵列(未示出)需要12次触地以测试图27所示晶片上所有的DUT，并且4×16DUT阵列(总共也是64)构成的矩形阵列(未示出)需要11次触地以完成测试。

现在参照图28，探针阵列44包括多个探针DUT阵列，并且是根据本发明而构建的。像上文描述的探针阵列那样，探针阵列44形成于图1所示的空间转换器上。探针阵列44被应用于其DUT图形与图4-6相同的晶片上的DUT，即相同数目的DUT按相同配置(即DUT图形32)定位。然而，探针阵列44的配置是不同的，这明显是开口46的结果。

就像现有技术探针头的情况那样，晶片上的DUT图形32中的DUT在两次触地中便全部被测试过了，第一次是图29所示的那样，第二次是图30所示的那样。从图29和30中可以看到，在这两次触地中，有两个DUT阵列位于图形32的外面。当DUT阵列处于边界以外时，它没有对着DUT因此没有被使用。就像从图4和5中可以看到的那样，第一次触地中共有四个DUT位于边界以外，第二次触地中共有三个DUT位于边界以外。

另外，从图31中可以看出，与现有技术图6所示的相比，经历两次触地的DUT少了很多。这是在使用更少的DUT阵列的情况下实现，即探针阵列44中只有161个DUT阵列，相比之下探针阵列30中则有205个DUT阵列。结果，使用测试机通道越少，则在每次触地时所使用的DUT阵列也就越少，并且经历两次触地的DUT也越少。这些改进提高了效率并减小了因多次触地而导致损坏的可能性。

现在参照图32-35，根据本发明所构建的另一种探针阵列48，并且它也与DUT图形32一起使用。但是因为探针头48只具有133个DUT阵列(相比之下探针阵列44具有161个DUT阵列)，所以需要三次触地。图33、34和35按顺序图示说明了三次触地，从而示出了DUT阵列和半导体晶片上的DUT的各自位置。从图36中可以看出，在所有290个DUT被测试的情况下，仅有4个DUT经历三次触地，75个经历两次触地，211个经历单次触地。尽管探针阵列48导致每个晶片有更多次触地并且形成四次触地，但是在测试机通道数目限于比161小时，这可能仍然是最佳解决方案。

现在参照图37-40，根据本发明所构建的探针阵列50。该探针阵列被设计成用于其DUT数目和配置皆与上述DUT图形不相同的晶片。DUT图形52包括总共169个DUT，而探针阵列50包括总共85个DUT阵列。图38-40中所图示说明的三次晶片触地被用于测试DUT图形52中的每个DUT。如图41上述，尽管使用了三次触地，但是没有DUT经历三次触地，并且只有31个DUT经历了两次触地，同时138个DUT只经历了单次触地。

在图42-44中，另一种探针阵列54(也是根据本发明所构建的)被用于测试与图38-41所示相同的DUT图形52。然而，此处，在探针阵列54中总共有95个DUT。与探针阵列50所使用的图38-40所示的三次触地相比，如图43和44所示，附加数目的DUT阵列准许在晶片上只用两次触地就测试了DUT图形52中全部的DUT。在图45中，可以看到，DUT图形52中只有6个DUT经历了两次触地，而其余DUT只经历单次触地。尽管对于相同DUT配置而言这些结果优于用探针阵列50所获得的结果，但是回想到探针阵列50只包括85个DUT阵列，因此如果像测试机通道数有限等限制使得无法使用像探针阵列54(它包括95个DUT阵列)这样的探针阵列，则探针阵列50可能是最佳的解决方案。

总之，上文所揭示的探针图形使每个晶片的触地次数更少，使每个DUT的触地次数更少，减少了所需测试机通道数，并且减小了各次触地之间的步进距离，由此减小了成本和处理时间并提高了所测半导体芯片的质量。在本发明的一个方面中，本发明的图形可以被视为一种或多种不连续(比如开口、凹凸和岛)的组合。例如，图28示出了开口46和凹入56，图32示出了凸出58，图42示出了岛60。注意到，图28所示图形44顶部的两个DUT阵列62不被视为凸出，因为它们只填满卵形图形44的顶部弓形部分。凸出和凹入的意思是局部不连续或与图形边界的一般形状有偏差。

其它有利的图形(未示出)可以包括多个岛，每个岛具有许多DUT阵列，在整个探针头图形中没有主要的或连贯的边界，一个或多个到具有其各自的开口、凹入和/或凸出。

在本发明的另一个方面中，对称图形(比如平行四边形)或其它对称图形可以包括成行的DUT阵列，这些行不与半导体晶片上任何水平或垂直的DUT行平行。

重要的是，要意识到所示图形可以由多个探针头来构建，美国专利5,806,181对此有描述，该专利全文引用在此作为参考。还有一种情况，探针卡或晶片接触器构造的其它方法包括使用钨针、曲折杆或像触点那样的“眼镜蛇”、MEMs结构、薄膜探针或其它合适的结构，都可以按相似的图形来排列，同时具有相似的好处。这些图形并不限于用在对硅晶片上的电子芯片进行测试的探针头，而是还可以应用于具有触点阵列以便因任何目的(比如“老化试验”或测试)而与器件进行可重复接触的任何接触器。

上文以较佳实施方式描述并示出了本发明的原理，显而易见的是本发明可以在不背离这种原理的情况下在排列方式和细节方面进行修改。我们要求所有的修改和变化都落入所附权利要求书的精神和范围之内。

Claims (30)

1.一种对半导体晶片上形成的器件进行测试的接触器，所述接触器包括用于与所述器件上形成的焊点相接触的探针阵列，所述探针阵列包括围绕着所述探针阵列中的开口而设置的多个相邻的DUT阵列，当所述探针阵列接触所述焊点时所述开口位于至少一个器件之上。

2.如权利要求1所述的接触器，其特征在于，所述探针阵列包括至少一个处于DUT阵列中的附加开口，当所述探针阵列接触所述焊点时所述附加开口对着至少一个器件。

3.如权利要求1所述的接触器，其特征在于，所述相邻的DUT阵列形成大致环形的图形。

4.如权利要求1所述的接触器，其特征在于，所述DUT阵列中的开口以4个DUT阵列为边界。

5.一种对半导体晶片上按大致均匀的栅格排列的器件进行测试的探针头，所述探针头包括：

形成于DUT阵列中的多个探针，所述探针大致按具有与器件栅格相同的配置的栅格来排列；以及

形成于DUT阵列中的空间，当所述探针接触所述器件时所述空间对着至少一个器件。

6.如权利要求5所述的探针头，其特征在于，所述探针头包括至少一个附加空间，当所述探针接触所述器件时所述附加空间对着至少一个器件。

7.如权利要求5所述的探针头，其特征在于，所述DUT阵列形成大致环形的图形。

8.如权利要求5所述的探针头，其特征在于，所述空间以4个DUT阵列为边界。

9.一种对半导体晶片上形成的器件进行测试的装置，所述装置包括按大致环形的图形排列的探针DUT阵列。

10.如权利要求9所述的装置，其特征在于，所述环形图形包括开口，并且所述图形包括至少一个附加开口。

11.一种对半导体晶片上形成的器件进行测试的装置，所述装置包括多个DUT阵列，所述多个DUT阵列所排列的图形包括至少一个处于该图形边界之内的开口，在所述开口中没有任何探针DUT阵列。

12.如权利要求11所述的装置，其特征在于，所述探针阵列图形包括至少一个处于该图形边界之内的附加开口，在所述附加开口中没有任何探针DUT阵列。

13.如权利要求11所述的装置，其特征在于，所述图形是大致环形的。

14.如权利要求11所述的装置，其特征在于，所述开口以4个DUT阵列为边界。

15.一种对半导体晶片上形成的器件进行测试的装置，所述装置包括按一种图形排列的多个探针DUT阵列，所述图形的边界具有至少一种局部不连续性。

16.如权利要求15所述的装置，其特征在于，所述局部不连续性是至少一个DUT阵列的凸出。

17.如权利要求16所述的装置，其特征在于，所述凸出是由单个DUT阵列形成的。

18.如权利要求16所述的装置，其特征在于，所述凸出具有最小宽度，并且从所述边界起向外延伸不超过最小宽度的两倍。

19.如权利要求16所述的装置，其特征在于，所述边界包括至少一个附加凸出。

20.如权利要求15所述的装置，其特征在于，所述局部不连续性是至少一个DUT阵列的凹入。

21.如权利要求20所述的装置，其特征在于，所述凹入是由单个DUT阵列构成的。

22.如权利要求20所述的装置，其特征在于，所述凹入具有最小宽度，并且从所述边界起向内延伸不超过最小宽度的两倍。

23.如权利要求20所述的装置，其特征在于，所述边界包括至少一个附加凹入。

24.如权利要求15所述的装置，其特征在于，所述图形是对称的。

25.如权利要求24所述的装置，其特征在于，所述图形大致是平行四边形的形状。

26.如权利要求25所述的装置，其特征在于，所述图形大致是菱形的形状。

27.一种对半导体晶片上排列的器件进行测试的装置，所述器件排列成的图形形成大致平行的水平线和大致平行的垂直线，所述装置包括按对称图形排列的探针DUT阵列，所述图形具有至少一个边界，当所述DUT阵列接触所述器件时所述边界不与器件的任何线条平行。

28.如权利要求27所述的装置，其特征在于，所述图形大致是平行四边形的形状。

29如权利要求28所述的装置，其特征在于，所述图形大致是菱形的形状。

30.一种对晶片上的半导体器件进行测试的方法，所述方法包括如下步骤：

提供具有至少一种不连续性的探针阵列；

使所述阵列与所述晶片接触，使得被测半导体器件的第一部分与一些探针接触，而被测半导体器件的第二部分不与所述探针接触而是处于与所述至少一种不连续性相对的位置；

移动所述晶片使其不再与所述探针阵列接触；

相对于所述探针阵列横向移动所述晶片；

使所述阵列与所述晶片接触，使得所述被测半导体器件的第二部分中的至少一些器件与一些探针接触。

Images