JPH0653299A - バーンイン装置 - Google Patents

バーンイン装置

Info

Publication number
JPH0653299A
JPH0653299A JP4225097A JP22509792A JPH0653299A JP H0653299 A JPH0653299 A JP H0653299A JP 4225097 A JP4225097 A JP 4225097A JP 22509792 A JP22509792 A JP 22509792A JP H0653299 A JPH0653299 A JP H0653299A
Authority
JP
Japan
Prior art keywords
chip
current
inspected
current detection
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4225097A
Other languages
English (en)
Inventor
Shinji Iino
伸治 飯野
Itaru Iida
到 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Yamanashi Ltd
Original Assignee
Tokyo Electron Yamanashi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Yamanashi Ltd filed Critical Tokyo Electron Yamanashi Ltd
Priority to JP4225097A priority Critical patent/JPH0653299A/ja
Priority to KR1019930014735A priority patent/KR100242532B1/ko
Publication of JPH0653299A publication Critical patent/JPH0653299A/ja
Priority to US08/444,888 priority patent/US5568054A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 ICチップのバーンインテストを簡単に行
い、またテスト中のICチップの焼損を防止すること。 【構成】 ICチップのバーンインテストを行うにあた
り、プローブ装置を用いてウエハ保持台に温度ストレス
手段を設けると共に検査回路に電気的ストレス手段を組
み込むことによりバーンイン装置を構成する。電源部3
と各ICチップとの間に、遮断部をなすリレーRY1〜
RYnと電流検出抵抗R1〜Rnとの直列回路を夫々設
け、電流検出抵抗の両端電圧をチャンネル6−1〜6−
nを介してマルチプレクサ6により順次差動増幅回路6
1に入力し、過電流が流れたときに電源部3をオフに
し、該当するリレーを開成するように構成する。またメ
モリ8内に、前記各チャンネルの配線抵抗の補正値を記
憶させておき、電流検出値を補正値により補正するよう
に構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はバーンイン装置に関す
る。
【0002】
【従来の技術】集積回路チップは、半導体ウエハ上に成
膜などのプロセスを経て形成され、その後分断されてパ
ッケージングされることにより製品化されていくが、プ
ロセス中の成膜欠陥などにより集積回路内に潜在的な欠
陥が含まれることがある。このようなIC(集積回路)
チップは実装後にやがて欠陥が顕在化してトラブルを起
こす確率が高いため、予め過酷な条件下でストレスを加
速させて欠陥を顕在化する必要があり、このためバーン
インテストとよばれるストレス負荷テストが行われる。
【0003】従来バーンインテストは、パッケージされ
たICチップをストレス負荷器内に装着して加熱あるい
は冷却すると共にICチップの端子に過電圧や定格パル
スから外れた検査パルスを与え、例えば各端子に流れる
電流を測定し、スクリーニングを行うようにしている。
【0004】
【発明が解決しようとする課題】しかしながら上述のよ
うにしてバーンインテストを行う場合には、パッケージ
されたICチップをストレス負荷器に装着し、テスト終
了後に取り外さなければならないので作業が面倒であ
り、このためバーンインテスト工程全体に要する時間が
長く、スループット向上の妨げの一因になっていた。ま
たこの時点で欠陥が顕在化したICチップについては、
既にパッケージングされているため欠陥が軽微であって
も救済することが困難であった。
【0005】更にまたバーンインテスト時にICチップ
が不良化した場合、ICチップ内で短絡が起こって過大
電流が流れ、これにより当該ICチップが焼損して救済
が不可能になるという問題もあった。
【0006】本発明は、このような事情のもとになされ
たものであり、その目的は、例えばウエハ上の被検査チ
ップに対してバーンインテストを簡単に行うことがで
き、しかも被検査チップの焼損を防止することのできる
バーンイン装置を提供することにある。
【0007】
【課題を解決する手段】請求項1の発明は、被検査体上
に形成された被検査チップの電極パッドに、プローブカ
ードに配列された接触手段を接触させて電気的測定を行
うプローブ装置において、被検査チップに温度ストレス
を与える温度ストレス手段と、被検査チップに電気的ス
トレスを与える電気的ストレス手段と、被検査チップに
電源電圧を印加する電源部と、被検査チップからの電気
信号を測定する測定部と、前記電源部から被検査チップ
を切り離すための遮断部と、前記電源部から被検査チッ
プに流れる電流を検出し、電流検出値が設定値を越えた
ときに前記遮断部に遮断指令を出力する電流監視部と、
を設けてなることを特徴とする。
【0008】請求項2の発明は、請求項1の発明におい
て、接触手段を複数の被検査チップの電極パッドに一括
して接触するように夫々対応して設け、電流監視部は、
電源部と被検査チップとの間の通電路に夫々設けられた
電流検出抵抗と、この電流検出抵抗の両端間の電圧を入
力して当該電流検出抵抗に流れる電流を検出する共通の
電流検出部と、各電流検出抵抗の両端間の電圧をチャン
ネルを介して順次電流検出部に入力するチャンネル切り
替え部と、前記チャンネルに夫々対応する補正値が記憶
され、チャンネル切り替え部にて選択されたチャンネル
に対応する補正値にもとずいて電流検出部の電流検出値
を補正する補正手段と、を有してなることを特徴とす
る。
【0009】
【作用】被検査体に接触手段を接触させると共に、当該
被検査体に例えばその保持台を加熱することにより温度
ストレスを与え、また電源部から被検査チップに例えば
過電圧を印加するなど電気的ストレスを与え、このよう
な過酷な状況下で被検査チップに接触している接触手段
から電流信号を取り出して良否を判定する。
【0010】一方被検査チップが不良になって電源部か
ら過大電流が流れると、電流監視部から切り離し指令が
遮断部に与えられて当該被検査チップが電源部から切り
離され、被検査チップの焼損が防止される。そして請求
項2の発明のように例えば電源部からの電流を電流検出
抵抗により検出する場合、チャンネル毎に部品の抵抗値
やその配置の差異などにより電流検出値に差が出るた
め、予めチャンネル毎に補正値を求めておき、この補正
値にもとずいて電流検出値を補正することにより電流の
測定が高精度にて可能となる。
【0011】
【実施例】図1は、本発明の実施例に係るバーンイン装
置の外観図、図2は装置の内部の一部を示す斜視図であ
る。図中1は装置本体の外装部をなす筐体であり、この
装置は、半導体ウエハをロードするためのロード部1
1、上部にプローブカード2が取り付けられる検査部1
2、及びテスタが内蔵されたテスタ部13を有してい
る。14は位置合わせ用のCRTカメラ、15は操作パ
ネルである。
【0012】前記プローブカード2は、例えば半導体ウ
エハW上のICチップを最大34個同時に測定できるよ
う34個のICチップの電極パッドに夫々対応して配列
された複数のプローブ針21が設けられている。このプ
ローブカード2の上方側には、コンタクトリング20を
介して前記プローブ針21と電気的に接続されるように
パフォマンスボード22が配置される。
【0013】またプローブカード2の下方側には、駆動
機構23によりX、Y、Z、θ方向に移動可能なウエハ
保持台24が設置されている。ウエハ保持台24には、
ウエハWに対して温度ストレスを与える温度ストレス手
段、例えばウエハWを加熱あるいは冷却するための温度
調整器(図では見えない)が内蔵されている。ウエハW
上のICチップとテスタ部13内のテスタとは、ウエハ
保持台24を上昇させてICチップの電極パッドとプロ
ーブ針21とを接触させることにより、このプローブ針
21及びコンタクトリング20、パフォマンスボ−ド2
2を介して電気的に接続される。
【0014】次に前記テスタ内の検査回路のハード構成
について述べると、図3〜図5は、テスタとウエハW上
のICチップとがプローブ針により電気的に接続された
状態を示す回路図であり、この実施例では例えばn個の
ICチップIC1〜ICnに対して電源電圧を印加する
ための電源部3が設けられている。ただし図中25は各
ICチップIC1〜ICnに温度ストレスを与える温度
ストレス手段を指しており、これは前記ウエハ保持台2
4内の温度調整器に相当する。この電源部3と各ICチ
ップIC1〜ICnとの間には、各ICチップ毎に電流
監視部の一部を構成する電流検出部4−1〜4−nと、
遮断部をなすリレーRY1〜RYnとの直列回路が接続
されている。
【0015】更に各ICチップIC1〜ICnのピンに
試験用の電気信号を入力するための入力回路部5が設け
られ、入力回路部5と各ピンとの間には、入力回路部5
とピンとの接続を選択するようにリレーからなるリレー
回路51が介装されている。また各ICチップIC1〜
ICnのピンに流れる電流を順次測定するために、各ピ
ンに対して、リレーよりなるリレー回路52を介して電
流測定部53が接続されている。。
【0016】各電流検出部4−1〜4−nは、電源部コ
ントローラ31及びリレーコントローラ32に接続され
ており、電源部コントローラ31は、電流検出部4−1
〜4−nにて検出した電流検出値が設定値を越えたとき
に電源部3をオフにする機能を有し、またリレーコント
ローラ32は、前記電流検出値が設定値を越えたとき
に、設定値を越えた電流が流れているICチップ(IC
1〜ICn)と電源部3との間を遮断するために、該当
するリレー(RY1〜RYn)に遮断指令を出力する機
能を有する。ただし実際には、一旦全リレーを開成し、
電源部3がオフにった後、過電流が流れたリレー以外の
リレーを開成することにより結果的に該当するリレーの
みを遮断するようにしている。前記電流検出部4−1〜
4−n、電源コントローラ31及びリレーコントローラ
32は、この例では電流監視部の一部を構成するもので
あり、電流監視部の詳細については後述する。
【0017】ここで前記入力回路部5の一例について、
1個のICチップを取り上げて図4を参照しながら説明
する。図4の例では、ICチップIC1は9本のピンを
備えており、1番ピン、2番ピンにリレーRY1A、R
Y1B及び電流検出部4−1A、4−1Bを介して電源
部3A、3Bが接続されている。前記入力回路部5は、
3つの電圧ストレス部5A〜5Cと2個のパルスストレ
ス部5D、5Eとを備えており、電圧ストレス部5A〜
5Cは夫々3〜5番ピンに直流の電圧ストレスを印加す
る機能を有し、パルスストレス部5D、5Eは、例えば
6番ピン、7番ピンに夫々RAS(ロー・アドレス・ス
トローブ)信号、CAS(カラム・アドレス・ストロー
ブ)信号を仕様から外れてオーバラップして印加するな
どの過酷パルス試験を行うものである。また8番ピン、
9番ピンはアースに接続されている。前記電流測定部5
3は、1番ピン〜9番ピンまでの各ピンに流れる電流を
順次取り込み、設定値と比較して良否を判定する。
【0018】この例では電源部3はICチップIC1に
対して仕様で定められた電圧の他に、例えばその電圧に
対して±50%の電圧を印加して過酷条件を作り出す役
割も果たし、従って電源部3と入力回路部5により電気
的ストレス手段が構成されている。
【0019】次に電流監視部について図5を参照しなが
ら詳述すると、電源部3とICチップIC1〜ICnと
の間の通電路に夫々電流検出抵抗R1〜Rnが設けられ
ている。これら電流検出抵抗R1〜Rnの共通端側つま
り電源部3側の端部は差動増幅器6の一方の入力端に接
続されると共に、他方側の端部つまりICチップIC1
〜ICn側の端部は夫々チャンネル6−1〜6−nを介
して、チャンネル切り替え部であるマルチプレクサ6に
入力され、このマルチプレクサ6で各チャンネル6−1
〜6−nを順次選択して前記差動増幅器61の他端部に
入力される。
【0020】従ってこの差動増幅器61には電流検出抵
抗R1〜Rnの両端間の電圧が順次入力されて増幅され
る。前記差動増幅器61の出力端には、当該差動増幅器
61の出力電圧を基準電圧発生部62の基準電圧と比較
するコンパレータ63が接続されており、このコンパレ
ータ63の出力端には、電源部3から各ICチップIC
1〜ICnに流れる電流の監視結果をコンピュータに伝
送するためにA/D(アナログ/ディジタル)変換器6
4が接続されている。
【0021】更に前記コンパレータ63の出力端には電
源部コントローラ31及びリレーコントローラ32が接
続されており、電源部コントローラ31は、コンパレー
タ63の出力信号がオン信号のとき、つまり電流検出抵
抗R1〜Rnに流れる電流が設定値を越えたとき(この
設定値は前記基準電圧で決まる)に電源部3をオフ状態
にする機能を有する。
【0022】またリレーコントローラ32は、前記電流
が設定値を越えたときに、アドレス選択回路73からの
アドレス信号にもとずいて当該検出対象となっている電
流が流れ込むICチップに係るリレーに対して遮断指令
を出力し、当該リレーを開成して電源部3とそのICチ
ップとの間を遮断する。ただし先述したように全リレー
を一旦開成した後、該当するリレーを開成している。図
5では便宜上電源部を1個、電源部からICチップに接
続される電源電圧ラインを1本として記載しているが、
図4に示す実施例に対応させるのであれば、電源部は2
個(図4では3A、3Bで示してある)、電源電圧ライ
ンは2本となる。この場合、電流が設定値を越えると、
両方の電源電圧ラインのリレー(図4ではRY1A、R
Y1B)が同時に開成することになる。図5の実施例で
は、差動増幅器61とコンパレータ63とにより、電流
検出抵抗R1〜Rnに流れる電流を検出する共通の電流
検出部が構成される。
【0023】次に上述実施例の作用について述べる。先
ず図2に示すように半導体ウエハWを図示しない搬送機
構によりウエハ保持台24上に載せ、CRTカメラ14
(図1参照)を見ながらプローブ針21とウエハW上の
電極パッドとのX、Y、θ方向の位置合わせを行った
後、ウエハ保持台24を上昇させて、プローブ針21を
例えば34個のICチップの各電極パッドに一括して接
触させる。そして温度ストレス手段25により(この例
ではウエハ保持台24内の温度調整器)によりウエハW
を例えば150℃に加熱してICチップに温度ストレス
を与えると共に、各ICチップに対してテスタ側の検査
回路により電気的ストレスを与える。この電気的ストレ
スの印加については、既述したように電源部3より仕様
の電源電圧から外れた電圧を印加したり、電圧ストレス
部5A〜5Cから直流電圧ストレスを印加したり、ある
いはパルスストレス部5D、5Eからパルスストレスを
与えることによって行われる。
【0024】そしてリレー回路52(図3参照)によ
り、各ICチップの例えば1番ピンから9番について当
該ピンに流れる電流値が順次測定部53にて計測され、
その測定結果にもとずいて良否が判定される。なお各ピ
ンはパラレルに測定される。このようにして各ICチッ
プに対し温度ストレス、電気的ストレスを与えながらス
クリーニングが行われる。
【0025】一方アドレス選択回路7からのアドレス信
号にもとずいてマルチプレクサ6により順次チャンネル
6−1〜6−nを切り替え、これにより電流検出抵抗R
1〜Rnの両端電圧(これは電流検出抵抗に流れる電流
値に対応する)を順次差動増幅器61に入力し、その出
力電圧をコンパレータ63にて基準電圧(電流設定値)
と比較する。電流検出抵抗R1〜Rnに流れる電流値が
設定値以下であればコンパレータ63はオフ状態となっ
ているが、例えばICチップに電気的ストレス、温度ス
トレスが与えられることにより内部の欠陥が潜在化して
内部でショートが起こり、これより電源部3から過大電
流がICチップに流れる場合など、電流値設定値を越え
るとコンパレータ63がオン状態となって所定電圧を発
生し、この結果電源部コントローラ71の動作により電
源部3をオフにすると共に、リレーコントローラ72に
コンパレータ63からの出力電圧とアドレス選択回路7
3からのアドレス信号が入力されて、当該リレーを先述
した如く開成し、こうして不良となったICチップは電
源部3から切り離される。
【0026】またコンパレータ63からの出力電圧はA
/D変換器64を介してコンピュータ内に取り込まれ、
過大電流が流れたICチップが記憶される。その後電源
部3が再びオンにされて同様にしてスクリーニングが行
われ、ICチップが不良になって電源部3から過大電流
が流れると電源部3から切り離される。
【0027】このような実施例によれば、プローブ針2
1をウエハ上のICチップの電極パッドに接触させてバ
ーンインテストを行っているため、パッケージされたI
Cチップをストレス負荷器に装着してテストを行う場合
に比べてテスト工程が簡単である。またこの時点で不良
になったICチップについては、パッケージング前であ
るから不良が軽微なものについてはリペアすることが可
能であり、またリペアできないものについては無駄にパ
ッケージングしなくて済む。
【0028】更に電源部3からICチップに流れる電流
を監視して過大電流が流れると、該当するICチップを
電源部3から切り離しているため、バーンインテストに
よりICチップの内部が例えば短絡して不良となって
も、過大電流による焼損を防止することができ、従って
他のウエハに対して焼け焦げが広がることもないし、パ
ーティクルの発生も防止できる。
【0029】また多数のICチップを測定するために仮
にマルチプレクサ6を設けなければICチップの数に応
じて差動増幅器、コンパレータ、A/D変換器が必要と
なりコストアップになるし、ボードの枚数が増えるが、
上述実施例では、マルチプレクサ6によりチャンネルを
切り替えて順次ICチップに流れる電流を監視している
ので部品点数、ボード数を削減できる。ただしマルチプ
レクサ6は1個でなくとも、例えばマルチプレクサ6の
入力端子数がチャンネル数よりも少ない場合には複数個
設けることで対処できる。
【0030】なお上述実施例では過大電流の検出と共に
電源部3をオフにしているが、本発明では必ずしも電源
部3をオフにしなくともよい。
【0031】ここで電流検出抵抗の電流を検出するにあ
たって好ましい実施例を図6に示す。この実施例の目的
は、各電流検出抵抗R1〜Rnやチャンネル6−1〜6
−nについて部品の固有抵抗値や配線長などのばらつき
があるが、これらばらつきによる電流検出抵抗の検出精
度の低下を抑えることにある。即ちこの実施例では、予
め各チャンネル毎に差動増幅器61の一方の入力端から
電流検出抵抗を経て他方の入力端に至るまでの抵抗値を
求めておき、その抵抗値に応じて補正値を定めておく。
この補正値は例えば基準抵抗値に対する差、あるいは比
率として定めることができる。そしてこの実施例に係る
電流検出部は、図5に示す構成要素に加えて、補正値を
格納したメモリ8と、このメモリ8内の補正値の中から
アドレス選択回路で選択されたアドレス(チャンネル)
に応じた補正値を読み出し、そのデータをアナログ信号
として差動増幅器61のオフセット電圧を修正するD/
A変換部81とを備えている。
【0032】このような実施例では、マルチプレクサ6
により順次チャンネル6−1〜6−nが切り替えられて
電流検出抵抗R1〜Rnの両端電圧が順次差動増幅器6
1に入力されると共に、選択されたチャンネルに対応す
る、例えば基準抵抗値からの差である補正値がメモリ8
内から取り出され、差動増幅器61にオフセット電圧と
して与えられる。
【0033】ここで各電流検出抵抗は、電圧降下をなく
すために抵抗値の低いもの例えば0.1Ωの抵抗が用い
られており、従って配線を引きまわすことにより電流検
出抵抗からマルチプレクサ6までの抵抗値に例えば±7
%ものばらつきを生じる。従ってこのようにチャンネル
毎のばらつきを補正する意義は大きく、この結果差動増
幅器6からは電流検出抵抗R1〜Rnに流れる電流に対
応した電圧が出力され、電流測定を高精度で行うことが
でき、電源部3からの過電流に対して確実にICチップ
を切り離すことができる。
【0034】以上においてチャンネル毎の抵抗値を補正
するにあたっては、差動増幅器6の入力端に補正値を入
力してもよいし、あるいはコンパレータ63の基準電圧
に補正値を加えるようにしてもよい。
【0035】また本発明は複数のICチップを同時に測
定する装置に限られず例えばプローブ針をICチップに
対して1個ずつ接触させ、1個ずつ測定する装置に対し
ても適用することができる。
【0036】
【発明の効果】請求項1の発明によれば、プローブ装置
にバーンインテストの機能を持たせ、被検査チップを被
検査体上に配列されている状態で接触手段と被検査チッ
プの電極パッドとを接触させてバーンインテストを行っ
ているため、簡単にテストを行うことができる。しかも
電源部から被検査チップに流れ込む電流を監視して過電
流が流れたときに当該被検査チップを電源部から切り離
しているので被検査チップの焼損を防止し、他の被検査
に対して悪影響を与えることがない。
【0037】請求項2の発明によれば、電源部と被検査
チップとの間に設けられた電流検出抵抗を用いて電流を
検出するにあたって、各チャンネル間の抵抗値のばらつ
きに対応して電流検出値を補正しているため、精度のよ
い電流監視を行うことができ、過電流が流れたときに確
実に被検査チップを電源部から切り離すことができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る装置の外観を示す斜視図
である。
【図2】本発明の実施例に係る装置の一部を示す斜視図
である。
【図3】本発明の実施例に係る検査回路の全体構成を示
す回路図である。
【図4】検査回路の一例を詳細に示す回路図である。
【図5】電流監視部の一例の詳細を示す回路図である。
【図6】電流監視部の他の例の詳細を示す回路図であ
る。
【符号の説明】
2 プローブカード 21 プローブ針 24 ウエハ保持台 25 温度ストレス手段 3 電源部 31 電源部コントローラ 32 リレーコントローラ 4−1〜4−n 電流検出部 5 入力回路部 53 電流測定部 6 マルチプレクサ 8 メモリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被検査体上に形成された被検査チップの
    電極パッドに、プローブカードに配列された接触手段を
    接触させて電気的測定を行うプローブ装置において、 被検査チップに温度ストレスを与える温度ストレス手段
    と、 被検査チップに電気的ストレスを与える電気的ストレス
    手段と、 被検査チップに電源電圧を印加する電源部と、 被検査チップからの電気信号を測定する測定部と、 前記電源部から被検査チップを切り離すための遮断部
    と、 前記電源部から被検査チップに流れる電流を検出し、電
    流検出値が設定値を越えたときに前記遮断部に遮断指令
    を出力する電流監視部と、 を設けてなることを特徴とするバーンイン装置。
  2. 【請求項2】 接触手段を複数の被検査チップの電極パ
    ッドに一括して接触するように夫々対応して設け、 電流監視部は、 電源部と被検査チップとの間の通電路に夫々設けられた
    電流検出抵抗と、 この電流検出抵抗の両端間の電圧を入力して当該電流検
    出抵抗に流れる電流を検出する共通の電流検出部と、 各電流検出抵抗の両端間の電圧をチャンネルを介して順
    次電流検出部に入力するチャンネル切り替え部と、 前記チャンネルに夫々対応する補正値が記憶され、チャ
    ンネル切り替え部にて選択されたチャンネルに対応する
    補正値にもとずいて電流検出部の電流検出値を補正する
    補正手段と、 を有してなることを特徴とする請求項1記載のバーンイ
    ン装置。
JP4225097A 1992-07-31 1992-07-31 バーンイン装置 Pending JPH0653299A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4225097A JPH0653299A (ja) 1992-07-31 1992-07-31 バーンイン装置
KR1019930014735A KR100242532B1 (en) 1992-07-31 1993-07-30 Probe apparatus having burn-in test function
US08/444,888 US5568054A (en) 1992-07-31 1995-05-19 Probe apparatus having burn-in test function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4225097A JPH0653299A (ja) 1992-07-31 1992-07-31 バーンイン装置

Publications (1)

Publication Number Publication Date
JPH0653299A true JPH0653299A (ja) 1994-02-25

Family

ID=16823943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4225097A Pending JPH0653299A (ja) 1992-07-31 1992-07-31 バーンイン装置

Country Status (3)

Country Link
US (1) US5568054A (ja)
JP (1) JPH0653299A (ja)
KR (1) KR100242532B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703854B2 (en) 2001-09-28 2004-03-09 Renesas Technology Corp. Burn-in apparatus having average voltage calculating circuit
US7030635B2 (en) 2003-11-14 2006-04-18 Samsung Electronics Co., Ltd. Device for measuring supply voltage and method thereof
JP2008016812A (ja) * 2006-06-05 2008-01-24 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体集積回路の検査方法
KR100798128B1 (ko) * 2006-06-19 2008-01-28 프롬써어티 주식회사 Dc 아웃 릴레이의 자가 진단 방법
US7859287B2 (en) 2007-08-31 2010-12-28 Samsung Electronics Co., Ltd. Device power supply extension circuit, test system including the same and method of testing semiconductor devices
JP2011007743A (ja) * 2009-06-29 2011-01-13 Micronics Japan Co Ltd プローブカード及び検査装置
JP2011237349A (ja) * 2010-05-12 2011-11-24 Fujitsu Semiconductor Ltd 試験装置
JP2013257263A (ja) * 2012-06-14 2013-12-26 Sumitomo Heavy Ind Ltd 充放電検査装置、校正装置、及び校正方法
JP2019046907A (ja) * 2017-08-31 2019-03-22 富士電機株式会社 半導体試験装置
KR102099355B1 (ko) * 2018-11-26 2020-04-10 현대오트론 주식회사 집적회로 진단 장치
CN112834904A (zh) * 2020-12-31 2021-05-25 武汉光谷信息光电子创新中心有限公司 一种芯片老化测试系统及方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329237A (en) * 1993-02-12 1994-07-12 Micron Semiconductor, Inc. Method and system for decoupling inoperative passive elements on a semiconductor chip
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment
US5936419A (en) * 1997-06-05 1999-08-10 Extech Electronics Co., Ltd. Test method and apparatus utilizing reactive charging currents to determine whether a test sample is properly connected
KR100207994B1 (ko) * 1997-06-17 1999-07-15 윤종용 내전압 검사장치 및 자동 검사방법
US6617868B1 (en) * 1997-12-18 2003-09-09 Intel Corporation Method and apparatus for controlling the power and heat output in a device testing system
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
JP2000243795A (ja) * 1999-02-22 2000-09-08 Ando Electric Co Ltd バーンインテスタにおける電源電流測定回路
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods
US6340895B1 (en) * 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6413113B2 (en) 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US6598182B1 (en) * 1999-09-29 2003-07-22 International Business Machines Corporation Electromigration and extrusion monitor and control system
KR100327134B1 (ko) * 2000-03-20 2002-03-13 오원춘 팽창화 흑연의 제조방법
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6700397B2 (en) 2000-07-13 2004-03-02 The Micromanipulator Company, Inc. Triaxial probe assembly
US6424141B1 (en) * 2000-07-13 2002-07-23 The Micromanipulator Company, Inc. Wafer probe station
US6441606B1 (en) 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
US6817052B2 (en) 2001-11-09 2004-11-16 Formfactor, Inc. Apparatuses and methods for cleaning test probes
US6746768B2 (en) * 2001-12-26 2004-06-08 Advanced Energy Technology Inc. Thermal interface material
US6891385B2 (en) * 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US7064953B2 (en) 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6840374B2 (en) 2002-01-18 2005-01-11 Igor Y. Khandros Apparatus and method for cleaning test probes
KR100459701B1 (ko) * 2002-02-18 2004-12-04 삼성전자주식회사 접점 개폐 장치 제어 회로 및 이를 이용한 반도체 칩테스트 시스템 및 테스트 방법
DE10308333A1 (de) * 2003-02-26 2004-09-16 Infineon Technologies Ag Burn-In-System, Kontaktiereinrichtung für Burn-In-System und Verfahren zum Durchführen eines Burn-Ins
DE602004028380D1 (de) * 2003-08-18 2010-09-09 Advantest Corp Temperaturregeleinrichtung und temperaturregelverfahren
US7265561B2 (en) * 2003-09-30 2007-09-04 International Business Machines Corporation Device burn in utilizing voltage control
KR20050064539A (ko) * 2003-12-24 2005-06-29 재단법인 포항산업과학연구원 표면처리 흑연으로부터의 팽창흑연 제조방법
US7282933B2 (en) * 2005-01-03 2007-10-16 Formfactor, Inc. Probe head arrays
JP2007066923A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd ウェーハレベルバーンイン方法およびウェーハレベルバーンイン装置
US7282938B2 (en) * 2005-12-05 2007-10-16 Silicon Integrated Systems Corp. Testing apparatus and method for providing temperature stress to electronic component
US7508188B2 (en) * 2006-05-31 2009-03-24 Broadcom Corporation On-chip current sensing methods and systems
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP2008130905A (ja) * 2006-11-22 2008-06-05 Toshiba Corp 半導体装置の製造方法及びそのテスト装置
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
US7888955B2 (en) * 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US20090164931A1 (en) * 2007-12-19 2009-06-25 Formfactor, Inc. Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8122309B2 (en) * 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
US7928737B2 (en) * 2008-05-23 2011-04-19 Hernandez Marcos Electrical overstress and transient latch-up pulse generation system, circuit, and method
US8095841B2 (en) * 2008-08-19 2012-01-10 Formfactor, Inc. Method and apparatus for testing semiconductor devices with autonomous expected value generation
US7944225B2 (en) 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
KR101493871B1 (ko) * 2008-11-11 2015-02-17 삼성전자주식회사 웨이퍼 검사장치의 인터페이스 구조
DE102009045291A1 (de) * 2009-10-02 2011-04-07 Ers Electronic Gmbh Vorrichtung zur Konditionierung von Halbleiterchips und Testverfahren unter Verwendung der Vorrichtung
CN103870366A (zh) * 2012-12-13 2014-06-18 鸿富锦精密工业(深圳)有限公司 时间记录装置及方法
JP2015045559A (ja) 2013-08-28 2015-03-12 マイクロン テクノロジー, インク. 半導体装置
US10094873B2 (en) 2015-08-28 2018-10-09 Nxp Usa, Inc. High capacity I/O (input/output) cells
US10739397B2 (en) * 2017-05-10 2020-08-11 International Business Machines Corporation Accelerated wafer testing using non-destructive and localized stress
US11340287B2 (en) * 2018-07-25 2022-05-24 Intel Corporation Capacitor with visual indicator
KR102318089B1 (ko) 2021-03-23 2021-10-26 김석겸 친환경 팽창흑연의 제조방법
CN117129834A (zh) * 2023-08-29 2023-11-28 武汉永力睿源科技有限公司 一种芯片老化测试装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842346A (en) * 1972-12-20 1974-10-15 C Bobbitt Continuity testing of solid state circuitry during temperature cycling
JPH0740583B2 (ja) * 1986-03-24 1995-05-01 日立コンピユ−タエンジニアリング株式会社 半導体装置の試験方法及びその実施用ウエハ
US4845426A (en) * 1987-05-20 1989-07-04 Signatone Corporation Temperature conditioner for tests of unpackaged semiconductors
US5198752A (en) * 1987-09-02 1993-03-30 Tokyo Electron Limited Electric probing-test machine having a cooling system
FR2658919B1 (fr) * 1990-02-27 1992-08-28 Atochem Dispositif pour mesurer la qualite du contact entre deux elements conducteurs de l'electricite.
US5325052A (en) * 1990-11-30 1994-06-28 Tokyo Electron Yamanashi Limited Probe apparatus
US5266889A (en) * 1992-05-29 1993-11-30 Cascade Microtech, Inc. Wafer probe station with integrated environment control enclosure

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703854B2 (en) 2001-09-28 2004-03-09 Renesas Technology Corp. Burn-in apparatus having average voltage calculating circuit
US7030635B2 (en) 2003-11-14 2006-04-18 Samsung Electronics Co., Ltd. Device for measuring supply voltage and method thereof
JP2008016812A (ja) * 2006-06-05 2008-01-24 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体集積回路の検査方法
KR100798128B1 (ko) * 2006-06-19 2008-01-28 프롬써어티 주식회사 Dc 아웃 릴레이의 자가 진단 방법
US7859287B2 (en) 2007-08-31 2010-12-28 Samsung Electronics Co., Ltd. Device power supply extension circuit, test system including the same and method of testing semiconductor devices
JP2011007743A (ja) * 2009-06-29 2011-01-13 Micronics Japan Co Ltd プローブカード及び検査装置
US8736292B2 (en) 2009-06-29 2014-05-27 Kabushiki Kaisha Nihon Micronics Probe card and inspection apparatus
JP2011237349A (ja) * 2010-05-12 2011-11-24 Fujitsu Semiconductor Ltd 試験装置
JP2013257263A (ja) * 2012-06-14 2013-12-26 Sumitomo Heavy Ind Ltd 充放電検査装置、校正装置、及び校正方法
JP2019046907A (ja) * 2017-08-31 2019-03-22 富士電機株式会社 半導体試験装置
KR102099355B1 (ko) * 2018-11-26 2020-04-10 현대오트론 주식회사 집적회로 진단 장치
CN112834904A (zh) * 2020-12-31 2021-05-25 武汉光谷信息光电子创新中心有限公司 一种芯片老化测试系统及方法

Also Published As

Publication number Publication date
US5568054A (en) 1996-10-22
KR100242532B1 (en) 2000-03-02
KR940006238A (ko) 1994-03-23

Similar Documents

Publication Publication Date Title
JPH0653299A (ja) バーンイン装置
US8138783B2 (en) Testable integrated circuit and IC test method
WO2001079868A2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
US20030234659A1 (en) Electrical isolation between pins sharing the same tester channel
JP2010139442A (ja) 試験装置および診断方法
US20120001680A1 (en) Isolation circuit
KR101499851B1 (ko) 번인 보드의 테스트 시스템
JP2011215007A (ja) 試験装置及び試験方法
JP2822999B2 (ja) 高温不良選別装置及び高温不良選別方法
JP2014020815A (ja) 基板検査装置および基板検査方法
JP2006189340A (ja) 半導体デバイスの検査システムおよび検査方法
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
JP3456782B2 (ja) 半導体装置の検査方法及びプローブカード
JP3571926B2 (ja) 半導体集積回路のトリミング方法
JP4480880B2 (ja) 半導体回路
JP4863786B2 (ja) 接触試験装置および接触試験方法
JPH09318693A (ja) 半導体装置の試験方法
JP2000012634A (ja) バーンイン試験用基板への半導体装置の供給方法
JPH03185744A (ja) 半導体素子
JP2009065037A (ja) 半導体集積回路とその検査装置
JP4477211B2 (ja) 回路基板検査装置
JPH10300823A (ja) プローバの点検方法
JPH09298222A (ja) 半導体装置の測定システム及びその測定方法
JPH06109806A (ja) 半導体評価用テスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040422

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Effective date: 20040630

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040924

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081001

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081001

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101001

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111001

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111001

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121001

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees