JP2006189340A - 半導体デバイスの検査システムおよび検査方法 - Google Patents
半導体デバイスの検査システムおよび検査方法 Download PDFInfo
- Publication number
- JP2006189340A JP2006189340A JP2005001791A JP2005001791A JP2006189340A JP 2006189340 A JP2006189340 A JP 2006189340A JP 2005001791 A JP2005001791 A JP 2005001791A JP 2005001791 A JP2005001791 A JP 2005001791A JP 2006189340 A JP2006189340 A JP 2006189340A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection terminal
- resistor
- resistance
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】環境試験における半導体デバイスの接続部を簡易に検査する。
【解決手段】検査システムは、接続端子部に接続される抵抗回路網4と、定電流源装置5と、電圧モニタ装置6とを備える。抵抗回路網4は、観測端Pから見込んだ抵抗値が接続端子部毎の短絡開放に応じて変化して開放した接続端子部が同定可能となるように構成される。また、定電流源装置5は、観測端Pに接続され、観測端Pに所定の電流を供給する。さらに、電圧モニタ装置6は、観測端Pに接続され、観測端Pでの電圧値の変化を測定することで、どの接続端子部が開放したかを判別する。環境試験槽9に入れた状態における半導体デバイス1の各接続端子部と、抵抗回路網4を介して2本の配線(1本は接地線である)で定電流源装置5および電圧モニタ装置6とが接続される。
【選択図】図1
【解決手段】検査システムは、接続端子部に接続される抵抗回路網4と、定電流源装置5と、電圧モニタ装置6とを備える。抵抗回路網4は、観測端Pから見込んだ抵抗値が接続端子部毎の短絡開放に応じて変化して開放した接続端子部が同定可能となるように構成される。また、定電流源装置5は、観測端Pに接続され、観測端Pに所定の電流を供給する。さらに、電圧モニタ装置6は、観測端Pに接続され、観測端Pでの電圧値の変化を測定することで、どの接続端子部が開放したかを判別する。環境試験槽9に入れた状態における半導体デバイス1の各接続端子部と、抵抗回路網4を介して2本の配線(1本は接地線である)で定電流源装置5および電圧モニタ装置6とが接続される。
【選択図】図1
Description
本発明は、半導体デバイスの検査装置および検査方法に関し、特に環境試験における半導体デバイスの接続部を検査する装置および方法に関する。
半導体デバイスの寿命及び耐環境性を確認するためには環境試験が実施される。その際、半導体デバイスの接続端子部や2次実装基板との接続信頼性を確認するためには、インサーキットテスタのような高額な検査設備と検査用基板及び検査設備を制御するプログラムも用意する必要があり、大掛りな工数と費用が発生する。また環境試験を行っている間には半導体デバイスの接続端子部や2次実装基板との接続信頼性の確認が行なえず、一旦環境試験を中止させ、半導体デバイスを検査装置で検査する必要があった。したがって、連続的に試験が行われないために、半導体デバイスの端子が不良に至った経緯を容易に把握することができなかった。そこで、環境試験における簡易な検査装置が望まれていた。
このようなシステムに適合するものとして、例えば特許文献1には、多数のサンプルを同時に一つの電源によりテストすることができ、電源の電圧変動を直列接続の抵抗負荷により受けて簡単に検出することができる半導体装置の試験システムが開示されている。このシステムにおいて、被試験半導体装置すなわちサンプルは、複数個の同一のテストパタン、同一デバイス構造のサンプルであり、直列接続の抵抗の抵抗値もほぼ同等のものである。これらのサンプルを並列に接続し、各サンプルそれぞれには、抵抗とスイッチを直列に接続している。上記の並列に接続した各サンプルには、1個の電圧源により、EM試験電流を一斉に流す。各サンプルに流れる総電流値を電流計により継続してモニタする。これにより、総電流値が変化したら、各サンプルに直列接続している上記抵抗の電圧を測定する。このとき電圧の変化している抵抗につながっているサンプルが抵抗変化を起こしたと判定することができる。
一般に環境試験においては、検査対象となる半導体デバイスを環境試験装置内に収容し、半導体デバイスから試験に必要な配線を環境試験装置外部に引き出し、環境試験装置外部に設置する測定装置に接続して測定が行われる。ところで、特許文献1のシステムでは、各半導体デバイスに接続する抵抗は、同一のものを接続し、電圧測定には多チャンネルもしくは複数台用意して、電圧の変化によって半導体デバイスの不良サンプルの特定を行っている。このため、試験のために半導体デバイスを環境試験装置内に収容する場合、少なくともチャンネル数分の配線を環境試験装置内から外部に引き出す必要があり、チャンネル数が多い場合、配線数が極めて多くなってしまう。
前記課題を解決するために本発明の一つのアスペクトに係る半導体デバイスの検査システムは、半導体デバイスまたは半導体デバイスを搭載した2次実装基板における検査対象となるそれぞれの接続端子部に接続される抵抗回路網を備え、抵抗回路網は、接続端子部毎の短絡開放に応じて変化する抵抗値を生ずる観測端を有する。また、電流が供給される観測端での電圧値の変化を測定する電圧モニタ装置を備え、接続端子部のうち開放されたいずれかの接続端子部を同定する。
また、本発明の一つのアスペクトに係る半導体デバイスの検査方法は、半導体デバイスの検査システムが半導体デバイスまたは半導体デバイスを搭載した2次実装基板における接続端子部の検査を行う方法である。この方法は、検査対象となるそれぞれの接続端子部に、観測端から見込んだ抵抗値が接続端子部毎の短絡開放に応じて変化して開放したいずれかの接続端子部を同定可能とする抵抗回路網を接続し、抵抗値の変化を測定する。
本発明によれば、環境試験装置等に入れた状態における半導体デバイスの各端子の短絡開放の検査を行う際に、環境試験装置の外部に置かれた測定装置と2本(1本は接地線)の配線のみで接続可能であり、検査システムを極めて簡単な構成とすることができる。
本発明の実施形態に係る半導体デバイスの検査システムは、環境試験槽(図1の9)に入れた半導体デバイスを搭載した2次実装基板、または半導体デバイス(図1の1)における接続端子部(図1の3a、3b、3c、3d)を検査対象とする。検査システムは、接続端子部に接続される抵抗回路網(図1の4)と、定電流源装置(図1の5)と、電圧モニタ装置(図1の6)とを備える。抵抗回路網は、観測端(図1のP)から見込んだ抵抗値が接続端子部毎の短絡開放に応じて変化して開放した接続端子部が同定可能となるように構成される。また、電流源装置は、観測端に接続され、観測端に所定の電流を供給する。さらに、電圧モニタ装置は、観測端に接続され、観測端での電圧値の変化を測定することで、どの接続端子部が開放したかを判別する。
以上のように構成される検査システムは、環境試験装置等に入れた状態における半導体デバイスの各接続端子部に接続される抵抗回路網に対して、2本の配線(1本は接地線である)で電流源装置および電圧モニタ装置を接続する。したがって、各接続端子部の検査システムが極めて簡単に構成される。以下、実施例に則して、図面を参照し詳しく説明する。
図1は、本発明の第1の実施例に係る半導体デバイスの検査システムの構成を示すブロック図である。図1において、検査システムは、抵抗回路網4、定電流源装置5、電圧モニタ装置6を備える。検査対象となる半導体デバイス1と、半導体デバイス1の接続端子部3a、3b、3c、3dと接続される抵抗回路網4とは、環境試験装置である環境試験槽9内に配置される。環境試験槽9の外に配置される定電流源装置5および電圧モニタ装置6と、抵抗回路網4の一端とが観測端Pで接続される。
半導体デバイス1には、複数のI/OバッファBUFが含まれ、それぞれのI/OバッファBUFの入力端あるいは出力端は、それぞれ静電気放電保護用のダイオード(ESD保護ダイオード)Dを介して接地および電源に接続されると共に、半導体デバイス1の外部端子である接続端子部3a、3b、3c、3dにそれぞれ接続される。接続端子部3aは、抵抗回路網4内の抵抗値Rの抵抗素子の一端に接続され、接続端子部3bは、抵抗回路網4内の抵抗値2Rの抵抗素子の一端に接続される。同様に、接続端子部3cは、抵抗回路網4内の抵抗値4Rの抵抗素子の一端に接続され、接続端子部3dは、抵抗回路網4内の抵抗値8Rの抵抗素子の一端に接続される。抵抗値Rの抵抗素子、抵抗値2Rの抵抗素子、抵抗値4Rの抵抗素子、および抵抗値8Rの抵抗素子のそれぞれの他端は、共通とされ、定電流源装置5および電圧モニタ装置6に接続される。
以上のような構成において、定電流源装置5から抵抗回路網4に供給される一定電流によって、抵抗回路網4の接続状態によって変化する電圧が観測端Pに生じ、この電圧が電圧モニタ装置6によって測定される。すなわち、接続端子部3a、3b、3c、3dが全て接続されている状態では、観測端Pから見込んだ抵抗値は、R//2R//4R//8R(抵抗値R、2R、4R、及び8Rからなる各抵抗を並列接続した場合の抵抗値を表す。以下同じ。)に見え、接続端子部3a、3b、3c、3dのいずれかが開放する(オープンが発生する)と、この抵抗値が変化する。抵抗値の変化を読み取ることで接続端子部の接続状態を判定することができる。
図2は、半導体デバイスの検査時の実装状態を模式的に示す図である。試験対象となる半導体デバイス1と抵抗回路網4を実装した基板7を環境試験槽9内に設置する。半導体デバイス1は、接続端子部3を基板接続部8を介して基板7に取り付ける。また、先に説明したような抵抗値がR、2R、4R、8Rである抵抗素子を基板7の上に取り付けて抵抗回路網4を構成する。基板7上の抵抗回路網4の一端との接続点に1本の配線の一端を接続して取り出し、他端を環境試験槽9外に置かれた定電流源装置5および電圧モニタ装置6に接続する。半導体デバイス1を実装した基板7は、環境試験槽9内で例えば温度試験のような所定の試験環境にさらされる。そして、時間経過と共に、電圧モニタ装置6によって電圧の変化が読み取られ、接続端子部3の切断(オープン)が監視される。
次に、抵抗回路網4における抵抗素子について説明する。先に述べたように抵抗素子の抵抗値は、それぞれ異なった値のものを使う。この時、例えば1番端子(接続端子部)に抵抗値R、2番端子に抵抗値2R、3番端子に抵抗値4R、4番端子に抵抗値8R・・・・のように係数がそれぞれ倍になっているものが好ましい。これらの抵抗素子は、並列回路として抵抗回路網4を構成し、合成抵抗値は、R//2R//4R//8Rの場合で0.5333Rとなる。抵抗素子の共通の接続点に定電流源装置5を接続し、電流Iを供給する。電圧モニタ装置6は、接続点の電圧を連続でモニタする。その際の電圧の初期値V=I×(R//2R//4R//8R)を計測し記録を行っておく。
この状態で半導体デバイスに信頼性試験等の環境負荷をかけながら電圧の状態をモニタし続ける。半導体デバイスの各端子における保護ダイオード部もしくは信号端子部がオープン(切断)になると、電圧値が初期値と比較し異なった値を示す。この異なった値によって、どこの信号端子が切断したかを、初期値V=I×(R//2R//4R//8R)から求める。
例えばn番端子(1番端子部、2番端子部、3番端子部、4番端子部が、それぞれ接続端子部3a、3b、3c、3dに相当する)が切れた際の電圧値Vnとする。この時、
V1=I×(2R//4R//8R)=I×1.1429R
V2=I×(R//4R//8R)=I×0.7273R
V3=I×(R//2R//8R)=I×0.6154R
V4=I×(R//2R//4R)=I×0.5714R
となる。例えばR=10kΩ、I=0.1mAとすると初期値はV=0.5333[V]であり、3番端子がオープンになるとモニタ電圧値は0.6154[V]を示す。また、1番端子と2番端子とが切れた際の合成抵抗値は2.6667Rとなり、1番端子と3番端子とが切れた際の合成抵抗値は1.6Rとなり、複数の信号端子が切断した場合であっても、それに応じたモニタ電圧値が検知される。
V1=I×(2R//4R//8R)=I×1.1429R
V2=I×(R//4R//8R)=I×0.7273R
V3=I×(R//2R//8R)=I×0.6154R
V4=I×(R//2R//4R)=I×0.5714R
となる。例えばR=10kΩ、I=0.1mAとすると初期値はV=0.5333[V]であり、3番端子がオープンになるとモニタ電圧値は0.6154[V]を示す。また、1番端子と2番端子とが切れた際の合成抵抗値は2.6667Rとなり、1番端子と3番端子とが切れた際の合成抵抗値は1.6Rとなり、複数の信号端子が切断した場合であっても、それに応じたモニタ電圧値が検知される。
図3は、試験経過時間と共に各端子がオープンになった際の電圧値の変化の一例を示す図である。試験経過時間に伴い端子部オープン不良が発生すると、初期値(電圧)に対してモニタされる電圧値が上昇する。上記計算で求めた値によって、モニタされた電圧値から何番目の端子がオープンしたかを判断することができる。
以上のように、半導体デバイスの各信号端子にそれぞれ異なった値の抵抗を含む抵抗回路網を接続することによって、変化した電圧値から半導体デバイスのどこの端子がオープンになったかを判定することができる。すなわち、半導体デバイスにおける信号端子部の接続状態や外部端子と接続される基板との接続状態を、環境試験等でストレスを加えながら、かつ環境試験を止めることなく確認し、不良となった端子部を同定することができる。
以上のような接続試験によれば、常時接続状態を把握する事で、正確な破断サイクル数が把握でき、ワイブル解析などの寿命解析を実施する場合、正確な解析ができる。特に、試験中の炉中で異常値を示しても、炉から取り出すと、正常値を示してしまう場合が考えられるが、このような現象の発生を避けることができる。また、常時確認する事で、例えば、低温から高温での変化点で接続が破断する場合、挟み込む基板の膨張率が原因であるか、あるいは、高温時に移行後、破断する場合、クリープ現状が原因である等、の原因の推測が可能となる。
このような試験では、半導体デバイスの、主に、ワイヤボンディング、半田、ボール、チップクラックに対して、正常な組み立てとなっているかが試験される。一般に、製品として構造を決定する前の事前検証として、信頼性試験(QT)フェーズを設けて、製品版とは別に、内部にQT試験の為の特別な回路(ここでは、抵抗デイジーチェーン)を設けたTEGを作成する。TEGは、外部に測定器を設ける事で、各端子の応力を想定した接続試験を実施する事が可能である。本実施例では、TEGを作成せずとも製品チップで直ぐに接続試験が実施できる利点がある。また、TEGと製品チップでは、内部構造に違いがある事が多く、試験結果に違いが出る事が往々にしてあるが、製品チップで信頼性試験が可能な為に、試験結果に矛盾が生じることがない。
図4は、本発明の第2の実施例に係る半導体デバイスの検査システムの構成を示すブロック図である。図1において、検査システムは、抵抗回路網4a、定電流源装置5、電圧モニタ装置6を備える。検査対象となる半導体デバイス1と、半導体デバイス1の接続端子部3a、3b、3c、3dと接続される抵抗回路網4aとは、環境試験装置である環境試験槽9内に配置される。環境試験槽9の外に配置される定電流源装置5および電圧モニタ装置6と、抵抗回路網4aの一端とが観測端Pで接続される。図4の検査システムで図1と異なる点は、抵抗回路網4aのみであり、他は同一であるので、その説明を省略し、以下、抵抗回路網4aについて説明する。
抵抗回路網4aは、それぞれの接続端子部3a、3b、3c、3dに、それぞれ抵抗値2Rの抵抗器の一端を接続する。また、抵抗値2Rの抵抗器のそれぞれの他端を、抵抗値Rの抵抗器が縦続接続される抵抗器群のそれぞれの節点に接続する。さらに、抵抗器群の一端を、抵抗値2Rの抵抗器を介して接地し、抵抗器群の他端を観測端Pに接続する。
実施例1で説明したと同様に、半導体デバイスに信頼性試験等の環境負荷をかけながら電圧の状態をモニタし続ける。そして例えばn番端子が切れた際の電圧値Vnとすると、この時、
V1=I×2R
V2=I×6/5R=I×1.2R
V3=I×22/21R=I×1.0476R
V4=I×86/85R=I×1.0118R
となる。例えばR=10kΩ、I=0.1mAとすると初期値はV=1.0[V]であり、3番端子がオープンになるとモニタ電圧値は1.0476[V]を示す。
V1=I×2R
V2=I×6/5R=I×1.2R
V3=I×22/21R=I×1.0476R
V4=I×86/85R=I×1.0118R
となる。例えばR=10kΩ、I=0.1mAとすると初期値はV=1.0[V]であり、3番端子がオープンになるとモニタ電圧値は1.0476[V]を示す。
なお、ここで抵抗回路網4、4aの構成は、一例を示すものであって、観測端Pから見込んだ抵抗値が接続端子部毎の短絡開放に応じて変化して開放した接続端子部が同定可能となるような抵抗回路網であれば良い。
1 半導体デバイス
3、3a、3b、3c、3d 接続端子部
4、4a 抵抗回路網
5 定電流源装置
6 電圧モニタ装置
7 基板
8 基板接続部
9 環境試験槽
3、3a、3b、3c、3d 接続端子部
4、4a 抵抗回路網
5 定電流源装置
6 電圧モニタ装置
7 基板
8 基板接続部
9 環境試験槽
Claims (10)
- 半導体デバイスまたは半導体デバイスを搭載した2次実装基板における検査対象となるそれぞれの接続端子部に接続される抵抗回路網を備え、該抵抗回路網は、前記接続端子部毎の短絡開放に応じて変化する抵抗値を生ずる観測端を有し、
電流が供給される前記観測端での電圧値の変化を測定する電圧モニタ装置を備え、前記接続端子部のうち開放されたいずれかの接続端子部を同定することを特徴とする半導体デバイスの検査システム。 - 前記半導体デバイスまたは半導体デバイスを搭載した前記2次実装基板と、前記抵抗回路網とは、半導体デバイスの環境試験装置内に配置されることを特徴とする請求項1記載の半導体デバイスの検査システム。
- 前記電圧モニタ装置は、前記観測端の電圧値の環境試験開始時の初期値を記憶し、前記環境試験装置の環境負荷をかけながら前記初期値からの変化を測定することを特徴とする請求項2記載の半導体デバイスの検査システム。
- 前記抵抗回路網は、それぞれの前記接続端子部に、それぞれ抵抗値R、2R、4R、8R、16R・・・・の抵抗器の一端を接続し、それぞれの他端を共通として前記観測端に接続する回路網であることを特徴とする請求項1記載の半導体デバイスの検査システム。
- 前記抵抗回路網は、それぞれの前記接続端子部に、それぞれ抵抗値2Rの抵抗器の一端を接続し、それぞれの他端を、抵抗値Rの抵抗器が縦続接続される抵抗器群のそれぞれの節点に接続すると共に、前記抵抗器群の一端を、抵抗値2Rの抵抗器を介して接地し、前記抵抗器群の他端を前記観測端に接続する回路網であることを特徴とする請求項1記載の半導体デバイスの検査システム。
- 半導体デバイスの検査システムが半導体デバイスまたは半導体デバイスを搭載した2次実装基板における接続端子部の検査を行う方法であって、
検査対象となるそれぞれの前記接続端子部に、観測端から見込んだ抵抗値が前記接続端子部毎の短絡開放に応じて変化して開放したいずれかの接続端子部を同定可能とする抵抗回路網を接続し、前記抵抗値の変化を測定することを特徴とする半導体デバイスの検査方法。 - 前記半導体デバイスまたは半導体デバイスを搭載した前記2次実装基板と、前記抵抗回路網とは、半導体デバイスの環境試験装置内に配置されることを特徴とする請求項6記載の半導体デバイスの検査方法。
- 前記観測端には定電流源を接続して前記観測端の電圧値の環境試験開始時の初期値を記憶し、前記環境試験装置の環境負荷をかけながら前記初期値からの変化を測定することを特徴とする請求項7記載の半導体デバイスの検査方法。
- 前記抵抗回路網は、それぞれの前記接続端子部に、それぞれ抵抗値R、2R、4R、8R、16R・・・・の抵抗器の一端を接続し、それぞれの他端を共通として前記観測端に接続する回路網であることを特徴とする請求項6記載の半導体デバイスの検査方法。
- 前記抵抗回路網は、それぞれの前記接続端子部に、それぞれ抵抗値2Rの抵抗器の一端を接続し、それぞれの他端を、抵抗値Rの抵抗器が縦続接続される抵抗器群のそれぞれの節点に接続すると共に、前記抵抗器群の一端を、抵抗値2Rの抵抗器を介して接地し、前記抵抗器群の他端を前記観測端に接続する回路網であることを特徴とする請求項6記載の半導体デバイスの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001791A JP2006189340A (ja) | 2005-01-06 | 2005-01-06 | 半導体デバイスの検査システムおよび検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001791A JP2006189340A (ja) | 2005-01-06 | 2005-01-06 | 半導体デバイスの検査システムおよび検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006189340A true JP2006189340A (ja) | 2006-07-20 |
Family
ID=36796696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001791A Pending JP2006189340A (ja) | 2005-01-06 | 2005-01-06 | 半導体デバイスの検査システムおよび検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006189340A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009024172A1 (en) * | 2007-08-22 | 2009-02-26 | Verigy (Singapore) Pte. Ltd. | Chip tester, chip test system, chip test setup, method for identifying an open-line failure and computer program |
US9379029B2 (en) | 2012-07-18 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
US20170132341A1 (en) * | 2015-11-11 | 2017-05-11 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63314475A (ja) * | 1987-06-18 | 1988-12-22 | Kaken Kogyo:Kk | 導通検査装置 |
-
2005
- 2005-01-06 JP JP2005001791A patent/JP2006189340A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63314475A (ja) * | 1987-06-18 | 1988-12-22 | Kaken Kogyo:Kk | 導通検査装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009024172A1 (en) * | 2007-08-22 | 2009-02-26 | Verigy (Singapore) Pte. Ltd. | Chip tester, chip test system, chip test setup, method for identifying an open-line failure and computer program |
US9379029B2 (en) | 2012-07-18 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
US20170132341A1 (en) * | 2015-11-11 | 2017-05-11 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
US20170132340A1 (en) * | 2015-11-11 | 2017-05-11 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
US9928322B2 (en) * | 2015-11-11 | 2018-03-27 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
US9934341B2 (en) * | 2015-11-11 | 2018-04-03 | International Business Machines Corporation | Simulation of modifications to microprocessor design |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138041B2 (ja) | 改良型mdaテスタで使用するためのハイブリッドスキャナ | |
CA2496734A1 (en) | Aircraft multi-function wire and insulation tester | |
JP2006189340A (ja) | 半導体デバイスの検査システムおよび検査方法 | |
US6429677B1 (en) | Method and apparatus for characterization of gate dielectrics | |
US8093921B2 (en) | Monitoring of interconnect reliability using a programmable device | |
US6531885B1 (en) | Method and apparatus for testing supply connections | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP3194040B2 (ja) | Icモジュール | |
JP2008122338A (ja) | 電子回路の配線故障検査法とその検査容易化回路 | |
JP6520127B2 (ja) | 基板検査装置、基板検査方法及び基板検査用治具 | |
KR20030074452A (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
KR101483952B1 (ko) | 와이어 하네스 검사방법 | |
JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
JP4876026B2 (ja) | 基板検査装置 | |
EP1107013B1 (en) | A method and an apparatus for testing supply connections | |
JP2012083262A (ja) | 試験装置および試験方法 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP4727641B2 (ja) | テスター装置 | |
KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
JP2009065037A (ja) | 半導体集積回路とその検査装置 | |
JPH10300823A (ja) | プローバの点検方法 | |
Tyulevin et al. | Methods of the learning experiment of bipolar microcircuits | |
EP1089082A1 (en) | A method and apparatus for testing supply connections |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |