KR20030074452A - 반도체 디바이스 테스트 장치 및 방법 - Google Patents

반도체 디바이스 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20030074452A
KR20030074452A KR10-2003-0015976A KR20030015976A KR20030074452A KR 20030074452 A KR20030074452 A KR 20030074452A KR 20030015976 A KR20030015976 A KR 20030015976A KR 20030074452 A KR20030074452 A KR 20030074452A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor devices
wafer level
test signal
level test
Prior art date
Application number
KR10-2003-0015976A
Other languages
English (en)
Other versions
KR100545907B1 (ko
Inventor
프란코우스키게르드
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20030074452A publication Critical patent/KR20030074452A/ko
Application granted granted Critical
Publication of KR100545907B1 publication Critical patent/KR100545907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Abstract

본 발명에 따른 공통 웨이퍼의 복수의 반도체 디바이스를 테스트하기 위한 장치는 중간 테스트 신호를 소스 테스트 신호의 함수로서 생성하도록 각각 동작할 수 있는 복수의 구동기 회로와, 복수의 분리(isolation) 소자 세트 -소정 세트의 각각의 분리 소자는 (i) 상기 세트와 관련된 상기 구동기 회로들 중 하나로부터 상기 중간 테스트 신호를 수신하고, (ⅱ) 각각의 웨이퍼 레벨 테스트 신호가 서로로부터 적어도 부분적으로 전기 절연되도록 웨이퍼 레벨 테스트 신호를 생성함- 와, 상기 분리 소자들 각각에 각각 결합되어 있으며, 상기 반도체 디바이스들 중 하나에 전기 접속하도록 동작가능하며 상기 웨이퍼 레벨 테스트 신호들 각각을 그 반도체 디바이스에 전달하도록 동작가능한 복수의 웨이퍼 콘택터를 포함하고, 상기 웨이퍼 콘택터들은 상기 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자 세트로부터 웨이퍼 레벨 테스트 신호를 수신하도록 상기 분리 소자들에 결합된다.

Description

반도체 디바이스 테스트 장치 및 방법{SEMICONDUCTOR WAFER TESTING SYSTEM AND METHOD}
본 발명은 공통 웨이퍼의 복수의 반도체 디바이스를 테스트하기 위한 장치 및 방법에 관한 것으로서, 특히 웨이퍼 내의 큰 결함들의 집단이 있을 가능성에도 불구하고 반도체 디바이스들을 대규모로 동시에 테스트할 수 있도록 하는 장치 및 방법에 관한 것이다.
공통 웨이퍼의 반도체 디바이스들을 웨이퍼로부터 이동시키기 전에 공통 웨이퍼의 반도체 디바이스들에 대해 품질 보정 테스트를 하는 것이 바람직하다. 웨이퍼의 특정한 반도체 디바이스가 결함이 있다는 것을 알면, 그 결함이 있는 반도체 디바이스를 주의깊게 이동시키거나 패키징하는 것과 관련된 비용을 절감할 수 있다.
도 1은 반도체 디바이스(12)를 테스트하기 위한 기존의 기술을 도시한 것으로서, 여기서 상기 반도체 디바이스는 웨이퍼(10)와 일체로 되어 있다. 웨이퍼(10)는 복수의 반도체 디바이스(12)를 포함하는데, 실제 웨이퍼는 임의의 수의 반도체 디바이스(12)를 포함할 수 있는데, 그 수는 통상적으로 약 500 개이다. 반도체 디바이스(12)를 테스트하기 위한 장치(20)는 테스트 신호 발생기(22), 구동기(24), 신호 센스 회로(26)를 포함할 수도 있다. 테스트 신호 발생기(22)는 테스트 신호를 생성하고, 이 테스트 신호는 구동기(24)에 의해 변형될 수도 있다. 예를 들어, 구동기(24)는 테스트 신호를 증폭시켜 테스트 신호에 비해 보다 큰 전압 진폭 또는 전류 특성 중 하나 또는 둘 모두를 갖는 증폭된 테스트 신호를 생성할 수도 있다. 때론 구동기(24)는 테스트 신호 발생기(22)가 단독으로 제공할 수 있는 것보다 더 큰 전류원을 제공한다.
구동기(24)에 의해 생성된 증폭된 테스트 신호는 웨이퍼 레벨 콘택터(30a)를 통해 반도체 디바이스(12)로 전달되며, 상기 웨이퍼 레벨 콘택터는 반도체 디바이스(12)의 부분들과 자동으로 연결되거나 연결해제될 수도 있다. 보다 구체적으로는 반도체 디바이스(12)는 전자 회로부(14A) 및 복수의 단자(16A, 16B 등)를 포함할 수도 있다. 단자들(16)은 전자 회로부(14A)의 다양한 노드들에 입력/출력 접속을 제공한다. 제조 공정의 나중에 단자들(16)은 전자 회로부(14)를 반도체 패키지의 외부 리드에 접속하는데 이용된다. 웨이퍼 레벨 콘택터(30A)는, 구동기(24)로부터의 증폭된 테스트 신호가 전자 회로부(14)로 전달되고 품질 보증 테스트가 수행될 수 있도록 단자(16A)와 연결된다.
주어진 품질 보증 테스트는 하나 이상의 웨이퍼 레벨 콘택터(30)가 반도체 디바이스(12)와 연결될 것을 요구할 수도 있다. 논의를 위해 두 개의 웨이퍼 레벨 콘택터(또는 프로브들)(30A, 30B)가 도시되어 있다. 신호 감지 회로(26)는, 반도체 디바이스(12)가 결함이 있는지의 여부를 판단하기 위한 품질 보증 테스트 동안, 반도체 디바이스(12)에 제공된 하나 이상의 신호의 전압 및/또는 전류를 감시하는 기능을 한다.
예를 들면, 품질 보장 테스트는 반도체 디바이스(12)의 단자(16a)와 같은 소정의 단자가 반도체 디바이스(12)의 단자(16b)와 같은 다른 단자에 단락(short)되는지의 여부를 판단하기 위한 단락(short circuit) 테스트일 수도 있다. 이 테스트는 특정 입력 단자(16)가 전자 회로부(14)의 VSS 또는 VDD로 단락되는지의 여부를 판정하는데 이용될 수도 있다. 테스트 신호 발생기(22)가 증폭된 테스트 신호의 전위를 단자(16B)에서의 전위보다 실질적으로 높게 상승시키면, 구동기(24)로부터 웨이퍼 레벨 콘택터(30A)를 통해 흐르는 대전류는 단자(16A)와 단자(16B) 사이의 단락을 나타낼 것이다. 신호 감지 회로(26)는 전류 변환기(transformer)에 의해 전류를 측정하거나 직렬 연결된 저항기(R) 양단의 전압 강하를 측정할 수도 있다.
품질 보증 테스팅 절차의 효율성을 증대시키기 위해 웨이퍼(10)의 거의 모든 반도체 디바이스(12) 상에서 품질 보증 테스트를 동시에(즉, 병렬로) 수행하는 것이 바람직하다. 도 2에서, 모든 반도체 디바이스(12)(단순화를 위해 네 개의 반도체 디바이스(12A-D)만 도시되어 있다)는 장치(50)를 이용하여 병렬로 테스트될 수도 있다. 장치(50)는 도 1의 테스트 신호 발생기(22), 구동기(24), 신호 감지 회로(26)와, 구동기(24)와 관련된 복수의 분리(isolation) 저항기들(52)을 포함한다. 분리 저항기들(52)은 복수의 웨이퍼 레벨 콘택터(30A-D) 상에 각각의 신호를 생성하며, 이들 웨이퍼 레벨 콘택터는 반도체 디바이스(12A-D)의 각각의 단자들(16)(도시되지 않음)에 연결된다.
분리 저항기들(52)은 반도체 디바이스들(12) 중 하나의 반도체 디바이스 내의 결함에 대해 반도체 디바이스들(12) 중 다른 하나의 반도체 디바이스의 품질 보증 테스트를 망치는 것을 완화시킨다. 예를 들면, 단락 테스팅이 실시될 때, 반도체(12A) 내에 존재하는 단락 회로가 구동기(24)로부터 대전류를 유입시킬 수도 있다. 전류는 분리 저항기들 중 하나(예를 들면, 저항기(54))를 통해, 반도체 디바이스(12A)의 단락을 통해, 그리고 그라운드로(구동기(12)가 그라운드보다 높은 전위를 갖는 증폭된 테스트 신호를 생성한다고 가정하면) 흐를 것이다. 단락 전류에 의해 분리 저항기(54) 양단에 전압 강하가 일어날 것이다. 이 전압 강하는 신호 감지 회로(26)에 의해 측정되어 반도체 디바이스(12A)가 결함이 있는지(즉, 단락 회로를 포함하는지)를 검출할 수도 있다.
이상적으로는, 반도체 디바이스(12A) 상의 단락 회로(및 그 결과 분리 저항기(54)를 통해 구동기(24)로부터의 증가된 전류)는 반도체 디바이스(12B-D) 상에서 동시에 수행되는 품질 보증 테스트에 악영향을 미치지는 않을 것이다. 바꾸어 말하면, 웨이퍼 레벨 콘택터(30B-30D)를 통해 반도체 디바이스(12B-D)로 전달되는 테스트 신호의 품질은 이상적으로는 반도체 디바이스(12A) 상의 결함에 의해 영향을 받지 않을 것이다. 그러나, 실제 회로에서, 복수의 반도체 디바이스(12) 중 단지 몇몇 디바이스만이 결합을 포함하고 있을 때, 비록 그 영향을 종종 무시할 수 있다 하더라도, 반도체 디바이스(12A) 상의 단락 회로로 인해 분리 저항기(54)를 통해 구동기(24)로부터 유입된 증가된 전류는 기타 반도체 디바이스(12B-D)로 전달되는 복수의 테스트 신호에 영향을 미칠 것이다. 그러나, 종래의 장치(50)는 대응하는 수의 분리 저항기(52)를 이용함으로써 하나의 구동기(24)를 이용하여 100 개가 넘는 반도체 디바이스(12)에 대해 서비스할 수도 있다. 보다 많은 수의 결함이 있는 반도체 디바이스(12)는 구동기(24)로부터 과도 전류를 유입할 수 있으며, 이 때문에 다른 반도체 디바이스(12)로 전달되는 테스트 신호를 과도하게 저하시킨다.
도 3에서, 제 1 구동기(24A)는 웨이퍼(10)의 제 1 영역(60) 내의 모든 반도체 디바이스(12)에게 서비스할 수도 있다. 제 1 분리 저항기 세트(52A)는 제 1 영역(60)의 각각의 반도체 디바이스(12)에게 전달된 테스트 신호를 분리시키는데 이용될 수도 있다. 마찬가지로, 제 2 구동기(24B)는 제 2 분리 저항기 세트(52B)에 의해 제 2 영역(62) 내의 모든 반도체 디바이스(12)에게 서비스할 수도 있다. 비록 단순화를 위해 도시되어 있지는 않지만, 제 3 및 제 4 구동기가 다른 영역의 반도체 디바이스에게 서비스할 수도 있다.
비교적 적은 수의 결함있는 디바이스들(12)이 웨이퍼(10)의 제 1 영역(60) 내에 존재할 때, 제 1 영역(60) 내의 다른 반도체 디바이스(결함이 없는 반도체 디바이스)에 제공된 테스트 신호의 품질을 유지하도록, 구동기(24A)는 관련된 분리 저항기들(52A) 및 결함있는 반도체 디바이스(12)를 통해 흐르도록 요구된 전류를 발생하기에 충분히 높은 전류 등급(current rating)을 가질 수도 있다. 그러나, 많은 수의 반도체 디바이스(12)가 결함이 있으면, 많은 결함 집단(cluster)(70)의 경우와 같이, 구동기(24A)는 결함이 없는 반도체 디바이스(12)에 대해 다른 테스트 신호의 무결성을 유지하기 위해 관련된 분리 저항기(52A)를 통해 충분한 전류를 전달할 수 없을 수도 있다. 예를 들면, 구동기(24)에 의해 생성된 테스트 신호가 과도하게 약해질 수도 있다. 불행히도, 이런 일이 발생하면, 신호 감지 회로(26)는결함이 없는 반도체 디바이스(12)와 결함이 있는 반도체 디바이스를 구별할 수 없을 수도 있으며, 따라서 반도체 디바이스들(12) 각각은 결함이 있는 것으로 추정될 수도 있다. 이것은 품질 보증 테스트 공정을 통해 수율의 저하를 초래한다.
구동기(24)의 수를 증가시켜 소정 영역 내의 반도체 디바이스(12)의 수를 감소하도록 할 수도 있지만, 이것은 테스트 장비의 비용, 유지비, 전력 유입비 등을 증가시키므로 실용적이거나 바람직하지 않다.
따라서, 웨이퍼의 소정 영역 내의 큰 집단의 결함이 있는 반도체 디바이스에 의한 결함 테스트 실패에 실질적으로 영향을 받지 않는 공통 웨이퍼의 반도체 디바이스를 테스트하기 위한 새로운 장치 및 방법이 당해 기술 분야에서 요구되고 있다.
도 1은 웨이퍼의 반도체 디바이스를 테스트하기 위한 종래의 장치를 도시한 블록도.
도 2는 웨이퍼의 복수의 반도체 디바이스를 동시에 테스트하기 위한 장치를 도시한 블록도.
도 3은 도 2의 장치의 상세를 제공하는 개략도.
도 4는 본 발명의 하나 이상의 특징에 따른 공통 웨이퍼 상의 복수의 반도체 디바이스를 동시에 테스트하기 위한 장치의 개략도.
도 5는 본 발명의 하나 이상의 다른 특징에 따라 실시될 수도 있는 동작들을 도시한 흐름도.
도면의 주요 부분에 대한 부호의 설명
10 : 웨이퍼12 : 반도체 디바이스
22 : 테스트 신호 발생기24A-D : 구동기
26 : 신호 감지 회로52A-D : 분리 저항기
70 : 결함 집단122, 124A-D : 라인
본 발명의 하나 이상의 특징에 따르면, 공통 웨이퍼의 복수의 반도체 디바이스를 테스트하기 위한 장치는 중간 테스트 신호를 소스 테스트 신호의 함수로서 생성하도록 각각 동작할 수 있는 복수의 구동기 회로와, 복수의 분리(isolation) 소자 세트 -소정 세트의 각각의 분리 소자는 (i) 상기 세트와 관련된 상기 구동기 회로들 중 하나로부터 상기 중간 테스트 신호를 수신하고, (ⅱ) 각각의 웨이퍼 레벨 테스트 신호가 서로로부터 적어도 부분적으로 전기 절연되도록 웨이퍼 레벨 테스트신호를 생성함- 와, 상기 분리 소자들 각각에 각각 결합되어 있으며, 상기 반도체 디바이스들 중 하나에 전기 접속하도록 동작가능하며 상기 웨이퍼 레벨 테스트 신호들 각각을 그 반도체 디바이스에 전달하도록 동작가능한 복수의 웨이퍼 콘택터를 포함한다.
상기 웨이퍼 콘택터들은 바람직하게는 상기 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자 세트로부터 웨이퍼 레벨 테스트 신호를 수신하도록 상기 분리 소자들에 결합된다. 상기 웨이퍼 콘택터는, 소정의 분리 소자 세트로부터의 웨이퍼 레벨 테스트 신호들이 상기 웨이퍼 상에 실질적으로 균일하게 위치하는 반도체 디바이스들에게 분배되도록 상기 분리 소자들에 결합될 수도 있다.
상기 분리 소자들은 바람직하게는 저항기들을 포함한다. 예를 들면, 상기 세트들 중 소정의 한 세트의 각각의 분리 소자는 상기 관련된 구동기 회로와 상기 웨이퍼 콘택터들 중 하나의 콘택터 사이에 직렬로 결합된 저항기를 포함할 수도 있다.
상기 장치는 (i) 상기 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 상기 분리 소자들 중 하나 이상의 소자를 통한 전류 중, 적어도 하나를 감시하도록 동작할 수 있는 적어도 하나의 신호 감지 회로를 더 포함할 수도 있다. 예를 들면, 상기 장치는 상기 반도체 디바이스들 상에서 단락 테스트를 실시하도록 동작할 수도 있다. 이 경우, 상기 적어도 하나의 신호 감지 회로는 상기 저항기 세트들 중 적어도 한 세트로부터의 상기 웨이퍼 레벨 테스트 신호들의 전위를 감시하도록 동작가능하며, 상기 반도체 디바이스들 중 소정의 한 디바이스는, 자신에게전달된 상기 웨이퍼 레벨 신호들 중 적어도 하나의 신호의 크기가 사전 결정된 임계치 아래로 떨어질 때 상기 단락 테스트에 실패한다. 상기 레지스터 세트들 중 하나의 세트로부터의 상기 웨이퍼 레벨 신호들 중 하나의 신호가 사전 결정된 임계치 아래로 떨어지는 매 순간은 그 레지스터 세트와 관련된 상기 구동기 회로로부터 유입된 전류의 대응하는 증가를 나타낸다. 상기 웨이퍼의 결함이 있는 반도체 디바이스들의 집단은 상기 구동기 회로들 각각으로부터 유입된 전류를 각각 실질적으로 유사하게 증가시킨다.
본 발명의 적어도 하나의 다른 특징에 따르면, 공통 반도체 웨이퍼 상의 복수의 반도체 디바이스를 테스트하는 방법은 복수의 각 구동기 회로들을 이용하여 각각의 중간 테스트 신호들을 적어도 하나의 소스 테스트 신호의 함수로서 생성하는 단계와, 각각의 웨이퍼 레벨 테스트 신호 세트가 서로로부터 적어도 부분적으로 전기 절연되도록 각각의 분리 소자 세트들을 이용하여 각각의 상기 중간 테스트 신호로부터 각각의 웨이퍼 레벨 테스트 신호를 생성하는 단계와, 상기 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자 세트로부터의 웨이퍼 레벨 테스트 신호를 수신하도록 각각의 웨이퍼 콘택터들을 이용하여 상기 각각의 웨이퍼 레벨 테스트 신호들을 상기 반도체 디바이스들에게 전달하는 단계를 포함한다.
상기 방법은 (i) 상기 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 상기 분리 소자들 중 하나 이상의 소자를 통한 전류 중, 적어도 하나를 감지하는 단계를 더 포함할 수도 있다. 예를 들면, 상기 반도체 디바이스들 중 소정의 한 디바이스는, 자신에게 전달된 상기 웨이퍼 레벨 신호들 중 적어도 하나의신호의 크기가 사전 결정된 임계치 아래로 떨어질 때 단락 테스트에 실패할 수도 있다.
다른 목적들, 특징들 및 이점들은 첨부한 도면과 함께 하기의 상세한 설명으로부터 명확해질 것이다.
본 발명의 예시를 위해 바람직한 실시예를 도면에 도시하고 있지만, 본 발명은 도시된 수단 및 구성에 한정되지는 않는다.
도면에서 유사한 참조부호는 유사한 구성요소를 나타낸다. 도 4에는 공통 웨이퍼(10) 상에 복수의 반도체 디바이스(12)를 동시에 테스트하기 위한 장치(100)가 도시되어 있다. 장치(100)는 테스트 신호 발생기(22), 복수의 구동기 회로(24)(네개의 구동기 회로(24A-D)가 예로서 도시되어 있다), 복수의 세트의 분리 소자(52A-D)를 포함한다. 테스트 신호 발생기(22)는 라인(122) 상에 소스 테스트 신호를 생성하고, 이 테스트 신호는 구동기 회로(24A-D) 각각에 이용되어 라인(124A-D) 상에 각각의 중간 테스트 신호를 생성한다. 각각의 분리 소자(52A-D) 세트는 저항기 또는 분리를 제공하기에 적합한 기타 기존의 디바이스들 중 임의의 디바이스와 같은 복수의 분리 소자를 포함한다. 소정의 세트(52A-D) 중 각각의 분리 소자는 바람직하게는 상기 세트(52A-D)와 관련된 구동기 회로(24)로부터 중간 테스트 신호를 수신하고, 상기 세트(52A-D)의 분리 소자들 중 다른 소자들에 의해 다른 웨이퍼 레벨 테스트 신호로부터 적어도 부분적으로 전기 절연되는 웨이퍼 레벨 테스트 신호를 생성하도록 동작할 수 있다.
위에서 논의한 웨이퍼 콘택터(30)와 거의 유사한 복수의 웨이퍼 콘택터(30)(화살표로 개략적으로 도시되어 있음)는 각 세트(52A-D)의 각각의 분리 소자에 결합된다. 웨이퍼 콘택터(30)는 반도체 디바이스들(12) 중 하나에 전기적으로 접속하여 웨이퍼 레벨 테스트 신호들 각각을 반도체 디바이스로 전도하도록 동작될 수 있다. 웨이퍼 콘택터(30)는 바람직하게는 분리 소자에 결합되며, 따라서 웨이퍼(10)의 인접한 반도체 디바이스(12)는 상이한 세트의 분리 소자(52A-D)로부터 웨이퍼 레벨 테스트 신호를 수신한다. 바꾸어 말하면, 웨이퍼 콘택터(30)는 각각의 반도체 디바이스(12)에 대해 웨이퍼(10) 상에 분포되며, 따라서 인접한 반도체 디바이스(12)는 상이한 구동기(24)로부터 유도된 웨이퍼 레벨 테스트 신호를 수신한다. 바람직하게는, 웨이퍼 콘택터(30)는 분리 소자에 결합되며, 따라서 소정의 분리 소자 세트(152A-D)로부터의 인접한 웨이퍼 레벨 테스트 신호는 웨이퍼(10) 상에 실질적으로 균일하게 위치하는 반도체 디바이스(12)에 분포된다.
바람직하게는, 본 발명에 따른 장치(100)는, 각 구동기(24A-D)의 전류 등급(rating)이 초과될 가능성을 크게 감소시키는 방식으로, 웨이퍼(10) 상의 결함의 집단(cluster)(70)에 의한 전류 부담을 구동기(24A-D)의 실제 수로 분배한다. 소정 세트의 분리 소자(52A)는 소정 영역 내와는 반대로 웨이퍼(10) 전역에 배치된 반도체 디바이스(12)에 결합되며, 따라서, 결함의 집단(70)은 구동기들(24A-D) 중 하나로부터 다른 구동기보다 훨씬 더 큰 전류를 유입하지는 않을 것이다. 이는, 소정 세트(52A-D)의 분리 소자들의 서브세트만이 그 구동기 회로의 접지 전위로 단락될 때 소정의 구동기 회로(24A-D)의 전류 등급이 초과된다 하더라도 그러하다.
장치(100)는 또한 (i) 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 분리 소자들 중 하나 이상의 소자를 통한 전류 중 하나 또는 둘 모두를 감시하여 반도체 디바이스(12) 내의 결함이 검출될 수 있도록 동작하는 적어도 하나의 신호 감지 회로(26)를 포함한다. 예를 들면, 웨이퍼 레벨 테스트 신호의 전위를 감시함으로써, 단락 테스트가 반도체 디바이스(12) 상에서 실시될 수도 있으며, 여기서 웨이퍼 레벨 테스트 신호들 중 적어도 하나의 크기가 사전 결정된 임계치 아래로 떨어지면 반도체 디바이스들(12) 중 하나는 단락 테스트를 실패할 것이다.
도 5에는, 본 발명의 하나 이상의 특징에 따른 복수의 반도체 디바이스(12) 테스트 방법이 흐름도로 도시되어 있다. 상기 방법에 따르면, 각각의 중간 테스트 신호는 복수의 각각의 구동기 회로를 이용하여 적어도 하나의 소스 테스트의 함수로서 생성된다(200). 202에서, 각각의 웨이퍼 레벨 테스트 신호 세트가 각각의 분리 소자 세트로부터 생성된다. 각각의 웨이퍼 레벨 테스트 신호 세트는 서로로부터 적어도 부분적으로 전기적으로 분리된다. 각각의 웨이퍼 레벨 테스트 신호들은 각각의 웨이퍼 콘택터를 이용하여 반도체 디바이스들로 전달되며, 따라서 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자들의 세트로부터 웨이퍼 레벨 테스트 신호를 수신한다(204). 206에서, (i) 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 상기 분리 소자들 중 하나 이상의 소자를 통한 전류 중 적어도 하나는 반도체 디바이스들 내의 결함을 검출하기 위해 송신된다(206). 소정의 테스트가 단락 테스트인 경우, 반도체 디바이스로 전달된 웨이퍼 레벨 테스트 신호들 중 적어도 하나의 크기가 사전 결정된 임계치 아래로 떨어질 때 반도체 디바이스는 결함이 있는 것으로 판정된다(208).
본원 명세서에서 특정 실시예와 관련하여 본 발명을 설명하였지만, 이들 실시예는 단순히 본 발명의 원리 및 응용예를 예시한 것뿐으로 이해되어야 한다. 따라서, 첨부한 청구범위에 의해 규정된 본 발명의 사상 및 범주로부터 벗어나지 않고 예시한 실시예에 많은 변형들이 가해질 수 있으며, 기타 다른 구성들이 고안될 수도 있다는 것에 유의하라.
본 발명에 따르면, 웨이퍼의 소정 영역 내의 큰 집단의 결함이 있는 반도체 디바이스에 의한 결함 테스트 실패에 실질적으로 영향을 받지 않는 공통 웨이퍼의 반도체 디바이스를 테스트하기 위한 새로운 장치 및 방법이 제공된다.

Claims (15)

  1. 공통 웨이퍼의 복수의 반도체 디바이스를 테스트하기 위한 장치에 있어서,
    중간 테스트 신호를 소스 테스트 신호의 함수로서 생성하도록 각각 동작할 수 있는 복수의 구동기 회로와,
    복수의 분리(isolation) 소자 세트 -소정 세트의 각각의 분리 소자는 (i) 상기 세트와 관련된 상기 구동기 회로들 중 하나로부터 상기 중간 테스트 신호를 수신하고, (ⅱ) 각각의 웨이퍼 레벨 테스트 신호가 서로로부터 적어도 부분적으로 전기 절연되도록 하는 웨이퍼 레벨 테스트 신호를 생성함- 와,
    상기 분리 소자들 각각에 각각 결합되어 있으며, 상기 반도체 디바이스들 중 하나에 전기 접속하도록 동작가능하며 상기 웨이퍼 레벨 테스트 신호들 각각을 그 반도체 디바이스에 전달하도록 동작가능한 복수의 웨이퍼 콘택터를 포함하고,
    상기 웨이퍼 콘택터들은 상기 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자 세트로부터 웨이퍼 레벨 테스트 신호를 수신하도록 상기 분리 소자들에 결합되는
    반도체 디바이스 테스트 장치.
  2. 제 1 항에 있어서,
    상기 웨이퍼 콘택터들은, 소정의 분리 소자 세트로부터의 웨이퍼 레벨 테스트 신호들이 상기 웨이퍼 상에 실질적으로 균일하게 위치하는 반도체 디바이스들에게 분배되도록 상기 분리 소자들에 결합되는 반도체 디바이스 테스트 장치.
  3. 제 2 항에 있어서,
    상기 웨이퍼의 결함이 있는 반도체 디바이스들의 집단(cluster)이 상기 각각의 중간 테스트 신호의 신호 무결성을 각각 실질적으로 유사하게 감소시키는 반도체 디바이스 테스트 장치.
  4. 제 1 항에 있어서,
    상기 분리 소자들은 저항기들을 포함하는 반도체 디바이스 테스트 장치.
  5. 제 4 항에 있어서,
    상기 세트들 중 소정의 한 세트의 각각의 분리 소자는 관련된 구동기 회로와 상기 웨이퍼 콘택터들 중 하나의 콘택터 사이에 직렬로 결합된 저항기를 포함하는 반도체 디바이스 테스트 장치.
  6. 제 5 항에 있어서,
    상기 웨이퍼 콘택터들의 서브세트가 그 구동기 회로의 접지 전위로 단락될 때 상기 구동기 회로들 중 적어도 하나의 회로의 전류 등급(a current rating)이 초과되는 반도체 디바이스 테스트 장치.
  7. 제 5 항에 있어서,
    (i) 상기 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 상기 분리 소자들 중 하나 이상의 소자를 통한 전류 중, 적어도 하나를 감시하도록 동작할 수 있는 적어도 하나의 신호 감지 회로를 더 포함하는 반도체 디바이스 테스트 장치.
  8. 제 7 항에 있어서,
    상기 장치는 상기 반도체 디바이스들 상에서 단락 테스트를 실시하도록 동작가능하며,
    상기 적어도 하나의 신호 감지 회로는 상기 저항기 세트들 중 적어도 한 세트로부터의 상기 웨이퍼 레벨 테스트 신호들의 전위를 감시하도록 동작가능하며,
    상기 반도체 디바이스들 중 소정의 한 디바이스는, 자신에게 전달된 상기 웨이퍼 레벨 신호들 중 적어도 하나의 신호의 크기가 사전 결정된 임계치 아래로 떨어질 때 상기 단락 테스트에 실패하는 반도체 디바이스 테스트 장치.
  9. 제 8 항에 있어서,
    상기 레지스터 세트들 중 하나의 세트로부터의 상기 웨이퍼 레벨 신호들 중 하나의 신호가 상기 사전 결정된 임계치 아래로 떨어지는 매 순간은 그 레지스터 세트와 관련된 상기 구동기 회로로부터 유입된 전류의 대응하는 증가를 나타내고,
    상기 웨이퍼의 결함이 있는 반도체 디바이스들의 집단은 상기 구동기 회로들 각각으로부터 유입된 전류를 각각 실질적으로 유사하게 증가시키는 반도체 디바이스 테스트 장치.
  10. 제 9 항에 있어서,
    상기 웨이퍼 콘택터들의 서브세트가 그 구동기 회로의 접지 전위로 단락될 때 상기 구동기 회로들 중 적어도 하나의 회로의 전류 등급(a current rating)이 초과되는 반도체 디바이스 테스트 장치.
  11. 공통 웨이퍼의 복수의 반도체 디바이스를 테스트하기 위한 장치에 있어서,
    중간 테스트 신호를 소스 테스트 신호의 함수로서 생성하도록 각각 동작할 수 있는 복수의 구동기 회로와,
    복수의 분리(isolation) 소자 세트 -소정 세트의 각각의 분리 소자는 (i) 상기 세트와 관련된 상기 구동기 회로들 중 하나로부터 상기 중간 테스트 신호를 수신하고, (ⅱ) 각각의 웨이퍼 레벨 테스트 신호가 서로로부터 적어도 부분적으로 전기 절연되도록 하는 웨이퍼 레벨 테스트 신호를 생성함- 와,
    상기 분리 소자들 각각에 각각 결합되어 있으며, 상기 반도체 디바이스들 중 하나에 전기 접속하도록 동작가능하며 상기 웨이퍼 레벨 테스트 신호들 각각을 그 반도체 디바이스에 전달하도록 동작가능한 복수의 웨이퍼 콘택터를 포함하고,
    상기 웨이퍼 콘택터들은 인접한 반도체 디바이스들이 상이한 분리 소자 세트들로부터 웨이퍼 레벨 테스트 신호들을 수신하도록 상기 웨이퍼의 상기 각각의 반도체 디바이스들에 대해 위치하는 반도체 디바이스 테스트 장치.
  12. 공통 반도체 웨이퍼 상의 복수의 반도체 디바이스를 테스트하는 방법에 있어서,
    복수의 각 구동기 회로들을 이용하여 각각의 중간 테스트 신호들을 적어도 하나의 소스 테스트 신호의 함수로서 생성하는 단계와,
    한 세트의 각각의 웨이퍼 레벨 테스트 신호가 서로로부터 적어도 부분적으로 전기 절연되도록 각각의 분리 소자 세트들을 이용하여 각각의 상기 중간 테스트 신호들로부터 각각의 웨이퍼 레벨 테스트 신호 세트들을 생성하는 단계와,
    상기 웨이퍼의 인접한 반도체 디바이스들이 상이한 분리 소자 세트들로부터의 웨이퍼 레벨 테스트 신호를 수신하도록 각각의 웨이퍼 콘택터들을 이용하여 상기 각각의 웨이퍼 레벨 테스트 신호들을 상기 반도체 디바이스들에게 전달하는 단계를 포함하는
    반도체 디바이스 테스트 방법.
  13. 제 12 항에 있어서,
    상기 세트들 중 소정의 한 세트의 각각의 분리 소자는 상기 관련된 구동기 회로와 상기 웨이퍼 콘택터들 중 하나의 콘택터 사이에 직렬로 결합된 저항기를 포함하는 반도체 디바이스 테스트 방법.
  14. 제 13 항에 있어서,
    (i) 상기 웨이퍼 레벨 테스트 신호들 중 하나 이상의 신호의 전위와, (ⅱ) 상기 분리 소자들 중 하나 이상의 소자를 통한 전류 중, 적어도 하나를 감지하는 단계를 더 포함하는 반도체 디바이스 테스트 방법.
  15. 제 14 항에 있어서,
    상기 반도체 디바이스들 중 소정의 한 디바이스는, 자신에게 전달된 상기 웨이퍼 레벨 신호들 중 적어도 하나의 신호의 크기가 사전 결정된 임계치 아래로 떨어질 때 단락 테스트에 실패하는 반도체 디바이스 테스트 장치.
KR1020030015976A 2002-03-15 2003-03-14 반도체 디바이스 테스트 장치 및 방법 KR100545907B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/098,273 2002-03-15
US10/098,273 US6657453B2 (en) 2002-03-15 2002-03-15 Semiconductor wafer testing system and method

Publications (2)

Publication Number Publication Date
KR20030074452A true KR20030074452A (ko) 2003-09-19
KR100545907B1 KR100545907B1 (ko) 2006-01-26

Family

ID=28039348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015976A KR100545907B1 (ko) 2002-03-15 2003-03-14 반도체 디바이스 테스트 장치 및 방법

Country Status (5)

Country Link
US (1) US6657453B2 (ko)
JP (1) JP3691040B2 (ko)
KR (1) KR100545907B1 (ko)
DE (1) DE10311370A1 (ko)
TW (1) TWI239064B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363304A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体装置の検査方法及び検査装置
US7541825B2 (en) 2006-09-28 2009-06-02 Micron Technology, Inc. Isolation circuit
US20090085598A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag Integrated circuit test system and method with test driver sharing
DE102011081773A1 (de) * 2011-08-30 2013-02-28 Siemens Aktiengesellschaft Verfahren zum Betreiben eines elektrischen Geräts sowie Leistungsschalter
US9859177B2 (en) * 2016-03-07 2018-01-02 Globalfoundries Inc. Test method and structure for integrated circuits before complete metalization
CN113899446B (zh) * 2021-12-09 2022-03-22 北京京仪自动化装备技术股份有限公司 晶圆传送系统检测方法及晶圆传送系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407944B1 (en) * 1998-12-29 2002-06-18 Samsung Electronics Co., Ltd. Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices
JP3487281B2 (ja) * 2000-10-18 2004-01-13 セイコーエプソン株式会社 半導体装置及びそのテスト方法

Also Published As

Publication number Publication date
JP3691040B2 (ja) 2005-08-31
TW200408030A (en) 2004-05-16
DE10311370A1 (de) 2003-11-13
JP2003297885A (ja) 2003-10-17
TWI239064B (en) 2005-09-01
US20030173987A1 (en) 2003-09-18
KR100545907B1 (ko) 2006-01-26
US6657453B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
US8237462B2 (en) Method for wafer-level testing of integrated circuits
TWI454705B (zh) 探針卡及檢查裝置
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
CN101825651A (zh) 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法
KR100485462B1 (ko) 집적회로검사방법
JP2015049100A (ja) 測定装置および測定方法
KR100545907B1 (ko) 반도체 디바이스 테스트 장치 및 방법
US8624615B2 (en) Isolation circuit
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
US6809378B2 (en) Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
JP3979619B2 (ja) 半導体装置の内部配線断線検出方法
KR101652648B1 (ko) 반도체 장치의 검사 장치, 검사 시스템, 검사 방법, 및 검사가 완료된 반도체 장치의 생산 방법
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
JP2012083262A (ja) 試験装置および試験方法
US7233152B2 (en) Short detection circuit and short detection method
EP1107013B1 (en) A method and an apparatus for testing supply connections
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JPH0634719A (ja) 半導体集積回路の試験装置
JP2003172767A (ja) 半導体装置
JPH05264676A (ja) 故障検出方法及び検出装置
KR20100021171A (ko) 프로브 카드 모듈 및 이를 구비한 반도체 테스트 장치
CN113687219A (zh) 测试板的在线检测方法
EP1089082A1 (en) A method and apparatus for testing supply connections
JPH11223661A (ja) 集積回路の検査方法及び検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee