JP2003297885A - 半導体ウエハー試験システムと方法 - Google Patents
半導体ウエハー試験システムと方法Info
- Publication number
- JP2003297885A JP2003297885A JP2003069861A JP2003069861A JP2003297885A JP 2003297885 A JP2003297885 A JP 2003297885A JP 2003069861 A JP2003069861 A JP 2003069861A JP 2003069861 A JP2003069861 A JP 2003069861A JP 2003297885 A JP2003297885 A JP 2003297885A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafer level
- test signal
- semiconductor devices
- level test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
共通ウエハーにおける複数の半導体デバイスを試験する
ための装置は、それぞれ中間試験信号を源試験信号の関
数として生成するように使用できる複数のドライバ回路
と、複数組の分離構成部であって、任意の１組の各分離
構成部が、（ｉ）この組に接続されているドライバ回路
の１つからの中間試験信号を受信し、（ｉｉ）各ウエハ
ーレベル試験信号が、少なくとも部分的に、電気的に相
互分離されるように、ウエハーレベル試験信号を生成す
る、複数組の分離構成部と、それぞれが分離構成部の各
１つと連結されており、半導体デバイスの１つと電気的
に接続するように使用でき、ウエハーレベル試験信号の
各１つを、この半導体デバイスへ導くことのできる複数
のウエハー接触器とを備えており、ウエハー接触器は、
ウエハーにおける隣接する半導体デバイスが異なる組の
分離構成部からのウエハーレベル試験信号を受信するよ
うに、分離構成部と連結されている。
ための装置は、それぞれ中間試験信号を源試験信号の関
数として生成するように使用できる複数のドライバ回路
と、複数組の分離構成部であって、任意の１組の各分離
構成部が、（ｉ）この組に接続されているドライバ回路
の１つからの中間試験信号を受信し、（ｉｉ）各ウエハ
ーレベル試験信号が、少なくとも部分的に、電気的に相
互分離されるように、ウエハーレベル試験信号を生成す
る、複数組の分離構成部と、それぞれが分離構成部の各
１つと連結されており、半導体デバイスの１つと電気的
に接続するように使用でき、ウエハーレベル試験信号の
各１つを、この半導体デバイスへ導くことのできる複数
のウエハー接触器とを備えており、ウエハー接触器は、
ウエハーにおける隣接する半導体デバイスが異なる組の
分離構成部からのウエハーレベル試験信号を受信するよ
うに、分離構成部と連結されている。
Description
〔発明の背景〕本発明は、共通ウエハーにおける複数の
半導体デバイスを試験するための装置および方法に関す
るものであり、より詳しくは、ウエハーに欠陥の大きな
クラスタがある可能性があっても、半導体デバイスを大
規模に並行検査できる装置と方法とに関するものであ
る。
半導体デバイスを試験するための装置および方法に関す
るものであり、より詳しくは、ウエハーに欠陥の大きな
クラスタがある可能性があっても、半導体デバイスを大
規模に並行検査できる装置と方法とに関するものであ
る。
【０００１】共通ウエハーから半導体デバイスを取り外
す前に、品質保証試験をウエハーにおける半導体デバイ
スに行うことが望ましい。実際、ウエハーにおける特定
の半導体デバイスには欠陥があるという認識は、欠陥の
ある半導体デバイスの注意深い取り外しとパッケージン
グとに関連する経費を回避できる。
す前に、品質保証試験をウエハーにおける半導体デバイ
スに行うことが望ましい。実際、ウエハーにおける特定
の半導体デバイスには欠陥があるという認識は、欠陥の
ある半導体デバイスの注意深い取り外しとパッケージン
グとに関連する経費を回避できる。
【０００２】図１は、ウエハー１０に集積されたままで
半導体デバイス１２を試験するための知られている技術
を示す。ウエハー１０は、複数の半導体デバイス１２を
備えており、実際、ウエハーは半導体デバイス１２をい
くつ備えていてもよく、通常約５００個である。半導体
デバイス１２を試験するための試験装置２０は、試験信
号生成器２２、ドライバ２４、信号検出回路２６を備え
ていてもよい。試験信号生成器２２は、ドライバ２４に
よって変更されてもよい試験信号を生成する。例えば、
ドライバ２４は、試験信号と比較してより大きな電圧振
幅または電流可能出力の、１つあるいは両方を有する、
増幅された試験信号を生成するために、試験信号を増幅
させてもよい。多くの場合、ドライバ２４は、単に試験
信号生成器２２のみが供給するのよりも大きい電源を供
給する。
半導体デバイス１２を試験するための知られている技術
を示す。ウエハー１０は、複数の半導体デバイス１２を
備えており、実際、ウエハーは半導体デバイス１２をい
くつ備えていてもよく、通常約５００個である。半導体
デバイス１２を試験するための試験装置２０は、試験信
号生成器２２、ドライバ２４、信号検出回路２６を備え
ていてもよい。試験信号生成器２２は、ドライバ２４に
よって変更されてもよい試験信号を生成する。例えば、
ドライバ２４は、試験信号と比較してより大きな電圧振
幅または電流可能出力の、１つあるいは両方を有する、
増幅された試験信号を生成するために、試験信号を増幅
させてもよい。多くの場合、ドライバ２４は、単に試験
信号生成器２２のみが供給するのよりも大きい電源を供
給する。
【０００３】ドライバ２４によって生成された増幅試験
信号は、半導体デバイス１２の一部分と自動的に接続お
よび切断されるウエハーレベル接触器３０Ａによって、
半導体デバイス１２へと供給される。より詳しくは、半
導体デバイス１２は、電子回路部分１４Ａと複数の端子
（またはパッド）１６Ａ，１６Ｂなどを備えていてもよ
い。端子１６は、電子回路部分１４Ａの様々な接続点へ
入力／出力接続を行うものである。（後に、製造プロセ
スにおいて、端子１６は、電子回路部分１４を、半導体
パッケージの外部導線と接続するために使用される。）
ウエハーレベル接触器３０Ａは、ドライバ２４からの増
幅された試験信号が電子回路部分１４へ配信され、品質
保証試験が行えるように、端子１６Ａと接続されてい
る。
信号は、半導体デバイス１２の一部分と自動的に接続お
よび切断されるウエハーレベル接触器３０Ａによって、
半導体デバイス１２へと供給される。より詳しくは、半
導体デバイス１２は、電子回路部分１４Ａと複数の端子
（またはパッド）１６Ａ，１６Ｂなどを備えていてもよ
い。端子１６は、電子回路部分１４Ａの様々な接続点へ
入力／出力接続を行うものである。（後に、製造プロセ
スにおいて、端子１６は、電子回路部分１４を、半導体
パッケージの外部導線と接続するために使用される。）
ウエハーレベル接触器３０Ａは、ドライバ２４からの増
幅された試験信号が電子回路部分１４へ配信され、品質
保証試験が行えるように、端子１６Ａと接続されてい
る。
【０００４】既知の品質保証試験では、２つ以上のウエ
ハーレベル接触器３０が、半導体デバイス１２に接続さ
れている必要がある。説明のため、２つのウエハーレベ
ル接触器（またはプローブ）３０Ａと３０Ｂとを示す。
信号検出回路２６は、半導体デバイス１２に欠陥がある
かどうかを判断するために、品質保証試験の間に半導体
デバイス１２へ提供される１つまたは複数の信号の電圧
および／または電流を監視する機能を有する。
ハーレベル接触器３０が、半導体デバイス１２に接続さ
れている必要がある。説明のため、２つのウエハーレベ
ル接触器（またはプローブ）３０Ａと３０Ｂとを示す。
信号検出回路２６は、半導体デバイス１２に欠陥がある
かどうかを判断するために、品質保証試験の間に半導体
デバイス１２へ提供される１つまたは複数の信号の電圧
および／または電流を監視する機能を有する。
【０００５】品質保証試験の例としては、半導体デバイ
ス１２の端子１６Ａのような任意の端子が、半導体デバ
イス１２の端子１６Ｂのような、端子のもう一方に対し
て短絡しているかどうかを判断するための短絡回路試験
でもよい。この試験は、特定の入力端子１６が、電子回
路部分１４のＶＳＳまたはＶＤＤに対して短絡している
かどうか判断するのに使用されてもよい。試験信号生成
器２２が、増幅された試験信号の電位を、端子１６Ｂに
おける電位を超過して実質的に上昇させる場合に、ウエ
ハーレベル接触器３０Ａを通したドライバ２４からの大
きな電流の流れは、端子１６Ａと端子１６Ｂとの間の短
絡回路を示唆している。信号検出回路２６は、電流変成
器または直列連結抵抗器Ｒを介する電圧降下により、電
流を測定してもよい。
ス１２の端子１６Ａのような任意の端子が、半導体デバ
イス１２の端子１６Ｂのような、端子のもう一方に対し
て短絡しているかどうかを判断するための短絡回路試験
でもよい。この試験は、特定の入力端子１６が、電子回
路部分１４のＶＳＳまたはＶＤＤに対して短絡している
かどうか判断するのに使用されてもよい。試験信号生成
器２２が、増幅された試験信号の電位を、端子１６Ｂに
おける電位を超過して実質的に上昇させる場合に、ウエ
ハーレベル接触器３０Ａを通したドライバ２４からの大
きな電流の流れは、端子１６Ａと端子１６Ｂとの間の短
絡回路を示唆している。信号検出回路２６は、電流変成
器または直列連結抵抗器Ｒを介する電圧降下により、電
流を測定してもよい。
【０００６】品質保証試験手順の能率を上げるため、品
質保証試験を、ウエハー１０の半導体デバイス１２の全
てに、実質的には同時に（すなわち、並行して）行うこ
とが望ましい。図２を参照すると、半導体デバイス１２
の全て（簡易化するため、４つの半導体デバイス１２Ａ
−Ｄのみを示す）は、装置５０を用いて並行して試験さ
れてもよい。装置５０は、図１の試験信号生成器２２、
ドライバ２４および信号検出回路２６を備えているが、
ドライバ２４と接続されている複数の分離抵抗器５２も
備えている。分離抵抗器５２は、各信号を、半導体デバ
イス１２Ａ−Ｄの各端子１６（図示せず）に接続されて
いる複数のウエハーレベル接触器３０Ａ−Ｄに生成す
る。
質保証試験を、ウエハー１０の半導体デバイス１２の全
てに、実質的には同時に（すなわち、並行して）行うこ
とが望ましい。図２を参照すると、半導体デバイス１２
の全て（簡易化するため、４つの半導体デバイス１２Ａ
−Ｄのみを示す）は、装置５０を用いて並行して試験さ
れてもよい。装置５０は、図１の試験信号生成器２２、
ドライバ２４および信号検出回路２６を備えているが、
ドライバ２４と接続されている複数の分離抵抗器５２も
備えている。分離抵抗器５２は、各信号を、半導体デバ
イス１２Ａ−Ｄの各端子１６（図示せず）に接続されて
いる複数のウエハーレベル接触器３０Ａ−Ｄに生成す
る。
【０００７】分離抵抗器５２は、半導体デバイス１２の
１つにある欠陥が他の半導体デバイス１２の品質保証テ
ストを覆すことを緩和する。例えば、短絡回路試験が行
われるとき、半導体１２Ａに存在する短絡回路は、ドラ
イバ２４から非常に大きな電流を引き出す傾向がある。
電流は、分離抵抗器の１つ（例えば、抵抗器５４）を通
り、半導体デバイス１２Ａの短絡回路を通って、接地
（ドライバ１２が、接地よりも高い電位を有する増幅試
験信号を生成したとする）へと流れる。短絡回路電流
は、分離抵抗器５４を介して電圧降下を引き起こす。半
導体デバイス１２Ａが欠陥を有している（すなわち、短
絡回路を含んでいる）ということを検出するために、信
号検出回路２６によって、この電圧降下が測定されても
よい。
１つにある欠陥が他の半導体デバイス１２の品質保証テ
ストを覆すことを緩和する。例えば、短絡回路試験が行
われるとき、半導体１２Ａに存在する短絡回路は、ドラ
イバ２４から非常に大きな電流を引き出す傾向がある。
電流は、分離抵抗器の１つ（例えば、抵抗器５４）を通
り、半導体デバイス１２Ａの短絡回路を通って、接地
（ドライバ１２が、接地よりも高い電位を有する増幅試
験信号を生成したとする）へと流れる。短絡回路電流
は、分離抵抗器５４を介して電圧降下を引き起こす。半
導体デバイス１２Ａが欠陥を有している（すなわち、短
絡回路を含んでいる）ということを検出するために、信
号検出回路２６によって、この電圧降下が測定されても
よい。
【０００８】理想的には、半導体デバイス１２Ａにおけ
る短絡回路（および、分離抵抗器５４を通した、ドライ
バ２４からの、結果として生じる増加電流）は、並行し
て行われる、半導体デバイス１２Ｂ−Ｄの品質保証試験
に大きく影響しないことが望ましい。言い換えれば、ウ
エハーレベル接触器３０Ｂ−３０Ｄを介して半導体デバ
イス１２Ｂ−Ｄに配信される試験信号の品質は、半導体
デバイス１２Ａの欠陥によって影響されないことが理想
的である。しかし、実際の回路では、複数の半導体デバ
イス１２のうち少数にのみ欠陥のある場合、影響は大抵
非常にわずかであるにもかかわらず、半導体デバイス１
２Ａにおける短絡回路が原因で分離抵抗器５４を通して
ドライバ２４から引き出される増加電流が、他の半導体
デバイス１２Ｂ−Ｄに供給される試験信号の品質に影響
を及ぼす。しかし、従来の装置５０は、対応する数の分
離抵抗器５２を使用することによって、１００個以上の
半導体デバイス１２を保守点検するために、１つのドラ
イバ２４を使用してもよい。多数の欠陥のある半導体デ
バイス１２は、ドライバ２４から、過度の電流を引き出
し、このとき、他の半導体デバイス１２へ供給される試
験信号が極度に悪化する。
る短絡回路（および、分離抵抗器５４を通した、ドライ
バ２４からの、結果として生じる増加電流）は、並行し
て行われる、半導体デバイス１２Ｂ−Ｄの品質保証試験
に大きく影響しないことが望ましい。言い換えれば、ウ
エハーレベル接触器３０Ｂ−３０Ｄを介して半導体デバ
イス１２Ｂ−Ｄに配信される試験信号の品質は、半導体
デバイス１２Ａの欠陥によって影響されないことが理想
的である。しかし、実際の回路では、複数の半導体デバ
イス１２のうち少数にのみ欠陥のある場合、影響は大抵
非常にわずかであるにもかかわらず、半導体デバイス１
２Ａにおける短絡回路が原因で分離抵抗器５４を通して
ドライバ２４から引き出される増加電流が、他の半導体
デバイス１２Ｂ−Ｄに供給される試験信号の品質に影響
を及ぼす。しかし、従来の装置５０は、対応する数の分
離抵抗器５２を使用することによって、１００個以上の
半導体デバイス１２を保守点検するために、１つのドラ
イバ２４を使用してもよい。多数の欠陥のある半導体デ
バイス１２は、ドライバ２４から、過度の電流を引き出
し、このとき、他の半導体デバイス１２へ供給される試
験信号が極度に悪化する。
【０００９】図３を参照すると、第１ドライバ２４Ａ
は、ウエハー１０の第１ゾーン６０における半導体デバ
イス１２の全てを保守点検してもよい。分離抵抗器５２
Ａの第１設定は、第１ゾーン６０の各半導体デバイス１
２へ供給される試験信号を分離するのに使用されてもよ
い。同じく、第２ドライバ２４Ｂは、第２ゾーン６２に
おける半導体デバイス１２の全てを、分離抵抗器５２Ｂ
の第２設定によって保守点検してもよい。簡易化するた
め、第３および第４ドライバは図示していないが、これ
らが、他のゾーンの半導体デバイスを保守点検してもよ
い。
は、ウエハー１０の第１ゾーン６０における半導体デバ
イス１２の全てを保守点検してもよい。分離抵抗器５２
Ａの第１設定は、第１ゾーン６０の各半導体デバイス１
２へ供給される試験信号を分離するのに使用されてもよ
い。同じく、第２ドライバ２４Ｂは、第２ゾーン６２に
おける半導体デバイス１２の全てを、分離抵抗器５２Ｂ
の第２設定によって保守点検してもよい。簡易化するた
め、第３および第４ドライバは図示していないが、これ
らが、他のゾーンの半導体デバイスを保守点検してもよ
い。
【００１０】ウエハー１０の第１ゾーン６０に存在する
デバイス１２の比較的少数にのみ欠陥がある場合、ドラ
イバ２４Ａは、第１ゾーン６０における他の半導体デバ
イス（欠陥のない半導体デバイス）へ提供される試験信
号の品質を維持するために、接続されている分離抵抗器
５２Ａと欠陥のある半導体デバイス１２に流すのに必要
な電流を調達するための十分に高い定格電流を有してい
てもよい。しかし、かなりの数の半導体デバイス１２に
欠陥がある場合、欠陥７０の大きなクラスタの場合のよ
うに、ドライバ２４Ａは、欠陥のない半導体デバイス１
２のための、他の試験信号の完全な状態を維持するのに
十分な電流を、接続されている分離抵抗器５２Ａを通し
て供給することができないこともある。例えば、ドライ
バ２４によって生成された試験信号は、著しく減衰する
ことがある。残念ながら、これが生じると、信号検出回
路２６は、欠陥のない半導体デバイス１２と欠陥のある
半導体デバイス１２とを区別することができないことも
ある。そのため、半導体デバイス１２の全てに欠陥があ
ると推測されることもある。このことは、品質保証試験
工程によって生産性が不利に減少することに繋がる。
デバイス１２の比較的少数にのみ欠陥がある場合、ドラ
イバ２４Ａは、第１ゾーン６０における他の半導体デバ
イス（欠陥のない半導体デバイス）へ提供される試験信
号の品質を維持するために、接続されている分離抵抗器
５２Ａと欠陥のある半導体デバイス１２に流すのに必要
な電流を調達するための十分に高い定格電流を有してい
てもよい。しかし、かなりの数の半導体デバイス１２に
欠陥がある場合、欠陥７０の大きなクラスタの場合のよ
うに、ドライバ２４Ａは、欠陥のない半導体デバイス１
２のための、他の試験信号の完全な状態を維持するのに
十分な電流を、接続されている分離抵抗器５２Ａを通し
て供給することができないこともある。例えば、ドライ
バ２４によって生成された試験信号は、著しく減衰する
ことがある。残念ながら、これが生じると、信号検出回
路２６は、欠陥のない半導体デバイス１２と欠陥のある
半導体デバイス１２とを区別することができないことも
ある。そのため、半導体デバイス１２の全てに欠陥があ
ると推測されることもある。このことは、品質保証試験
工程によって生産性が不利に減少することに繋がる。
【００１１】任意のゾーン内にある半導体デバイス１２
の数が減少するように、ドライバ２４の数を増やすこと
はできるが、結果として生じる試験装置経費、メンテナ
ンス、電力消耗などの増加は、実用的ではないし望まし
くない。
の数が減少するように、ドライバ２４の数を増やすこと
はできるが、結果として生じる試験装置経費、メンテナ
ンス、電力消耗などの増加は、実用的ではないし望まし
くない。
【００１２】従って、ウエハーにおける任意のゾーン内
における欠陥のある半導体デバイスの大きなクラスタに
より引き起こされる欠陥試験の失敗という心配が実質的
にはない、共通ウエハーにおける半導体デバイスを試験
する技術的に新しい装置および方法が必要である。
における欠陥のある半導体デバイスの大きなクラスタに
より引き起こされる欠陥試験の失敗という心配が実質的
にはない、共通ウエハーにおける半導体デバイスを試験
する技術的に新しい装置および方法が必要である。
【００１３】〔発明の概要〕本発明の１つあるいは複数
の観点に基づく、共通ウエハーにおける複数の半導体デ
バイスを試験するための装置は、それぞれ中間試験信号
を源試験信号の関数として生成するように使用できる複
数のドライバ回路と、複数組の分離構成部であって、任
意の１組の分離構成部それぞれが、（ｉ）この組と接続
されているドライバ回路の１つから中間試験信号を受信
し、（ｉｉ）各ウエハーレベル試験信号が少なくとも部
分的に、電気的に相互分離されるようにウエハーレベル
試験信号を生成する、複数組の分離構成部と、それぞれ
が分離構成部の各１つと連結されており、半導体デバイ
スの１つと電気的に接続するように使用でき、ウエハー
レベル試験信号の各１つを、その半導体デバイスへと導
くことのできる複数のウエハー接触器とを備えている。
の観点に基づく、共通ウエハーにおける複数の半導体デ
バイスを試験するための装置は、それぞれ中間試験信号
を源試験信号の関数として生成するように使用できる複
数のドライバ回路と、複数組の分離構成部であって、任
意の１組の分離構成部それぞれが、（ｉ）この組と接続
されているドライバ回路の１つから中間試験信号を受信
し、（ｉｉ）各ウエハーレベル試験信号が少なくとも部
分的に、電気的に相互分離されるようにウエハーレベル
試験信号を生成する、複数組の分離構成部と、それぞれ
が分離構成部の各１つと連結されており、半導体デバイ
スの１つと電気的に接続するように使用でき、ウエハー
レベル試験信号の各１つを、その半導体デバイスへと導
くことのできる複数のウエハー接触器とを備えている。
【００１４】このウエハー接触器は、ウエハーにおける
隣接している半導体デバイスが異なる組の分離構成部か
らのウエハーレベル試験信号を受信するように、分離構
成部と連結されていることが好ましい。ウエハー接触器
は、分離構成部の任意の１組からのウエハーレベル試験
信号が、ウエハー上に実質的に均一に配置されている半
導体デバイスに割り当てられるように、分離構成部と連
結されていてもよい。
隣接している半導体デバイスが異なる組の分離構成部か
らのウエハーレベル試験信号を受信するように、分離構
成部と連結されていることが好ましい。ウエハー接触器
は、分離構成部の任意の１組からのウエハーレベル試験
信号が、ウエハー上に実質的に均一に配置されている半
導体デバイスに割り当てられるように、分離構成部と連
結されていてもよい。
【００１５】この分離構成部は、抵抗器を備えているこ
とが好ましい。例えば、複数組のうち任意の１組の分離
構成部それぞれは、接続されているドライバ回路とウエ
ハー接触器の１つとの間に直列に連結されている抵抗器
を備えていてもよい。
とが好ましい。例えば、複数組のうち任意の１組の分離
構成部それぞれは、接続されているドライバ回路とウエ
ハー接触器の１つとの間に直列に連結されている抵抗器
を備えていてもよい。
【００１６】この装置は、（ｉ）ウエハーレベル試験信
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、の少なくとも１つ、を監視する
ように使用できる、少なくとも１つの信号検出回路を更
に備えていてもよい。例えば、装置は、半導体デバイス
に短絡回路試験を実施するように使用できるものでもよ
い。この場合、少なくとも１つの信号検出回路は、複数
組の抵抗器のうちの少なくとも１つからのウエハーレベ
ル試験信号の電位を監視するように使用でき、半導体デ
バイスの任意の１つは、これに配信された少なくとも１
つのウエハーレベル信号の大きさが、所定の閾値未満に
下降する場合、短絡回路試験に不合格とされる。複数組
の抵抗器のうちの１つからのウエハーレベル信号の１つ
が、所定の閾値未満に下降する各事実は、この１組の抵
抗器に接続されていドライバ回路から引き出される電流
が相当して増加することを示唆している。ウエハーにお
ける欠陥のある半導体デバイスのクラスタは、ドライバ
回路のそれぞれから引き出される電流を、それぞれ実質
的に同じように増加させる。
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、の少なくとも１つ、を監視する
ように使用できる、少なくとも１つの信号検出回路を更
に備えていてもよい。例えば、装置は、半導体デバイス
に短絡回路試験を実施するように使用できるものでもよ
い。この場合、少なくとも１つの信号検出回路は、複数
組の抵抗器のうちの少なくとも１つからのウエハーレベ
ル試験信号の電位を監視するように使用でき、半導体デ
バイスの任意の１つは、これに配信された少なくとも１
つのウエハーレベル信号の大きさが、所定の閾値未満に
下降する場合、短絡回路試験に不合格とされる。複数組
の抵抗器のうちの１つからのウエハーレベル信号の１つ
が、所定の閾値未満に下降する各事実は、この１組の抵
抗器に接続されていドライバ回路から引き出される電流
が相当して増加することを示唆している。ウエハーにお
ける欠陥のある半導体デバイスのクラスタは、ドライバ
回路のそれぞれから引き出される電流を、それぞれ実質
的に同じように増加させる。
【００１７】本発明の少なくとも１つの更なる観点に基
づく、共通半導体ウエハーにおける複数の半導体デバイ
スを試験するための方法は、各中間試験信号を、複数の
各ドライバ回路を使用して、少なくとも１つの源試験信
号の関数として生成し、１つの組の各ウエハーレベル試
験信号が少なくとも部分的に、電気的に相互分離される
ように、分離構成部の各組を使用して中間試験信号のそ
れぞれからのウエハーレベル試験信号の各組を生成し、
ウエハーにおける隣接する半導体デバイスが異なる組の
分離構成部からウエハーレベル試験信号を受信するよう
に、各ウエハー接触器を使用して、各ウエハーレベル試
験信号を半導体デバイスへ導くこと含んでいる。
づく、共通半導体ウエハーにおける複数の半導体デバイ
スを試験するための方法は、各中間試験信号を、複数の
各ドライバ回路を使用して、少なくとも１つの源試験信
号の関数として生成し、１つの組の各ウエハーレベル試
験信号が少なくとも部分的に、電気的に相互分離される
ように、分離構成部の各組を使用して中間試験信号のそ
れぞれからのウエハーレベル試験信号の各組を生成し、
ウエハーにおける隣接する半導体デバイスが異なる組の
分離構成部からウエハーレベル試験信号を受信するよう
に、各ウエハー接触器を使用して、各ウエハーレベル試
験信号を半導体デバイスへ導くこと含んでいる。
【００１８】この方法は、（ｉ）ウエハーレベル試験信
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、の少なくとも１つ、を検出する
ことを更に含んでいてもよい。例えば、半導体デバイス
の任意の１つは、これに配信される少なくとも１つのウ
エハーレベル信号の大きさが、所定の閾値未満に下降す
る場合に、上記短絡回路試験に不合格とされてもよい。
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、の少なくとも１つ、を検出する
ことを更に含んでいてもよい。例えば、半導体デバイス
の任意の１つは、これに配信される少なくとも１つのウ
エハーレベル信号の大きさが、所定の閾値未満に下降す
る場合に、上記短絡回路試験に不合格とされてもよい。
【００１９】他の目的、特性および長所は、当業者にと
って、添付の図を併せて考慮すれば、この開示により技
術的に明らかである。
って、添付の図を併せて考慮すれば、この開示により技
術的に明らかである。
【００２０】〔詳細な説明〕さて、類似番号が類似部材
を示している図を参照すると、共通ウエハー１０の複数
の半導体デバイス１２を同時に試験するための、図４に
示す装置１００がある。半導体装置１００は、試験信号
生成器２２、複数のドライバ回路２４（例として４つの
このような駆動回路２４Ａ−Ｄを示す）、および、複数
組の分離構成部５２Ａ−Ｄを備えている。試験信号生成
器２２は、線１２２に源試験信号を生成する。線１２２
は、各中間試験信号を線１２４Ａ−Ｄにそれぞれ生成す
る各ドライバ回路２４Ａ−Ｄによって使用される。分離
構成部５２Ａ−Ｄの各組は、抵抗器または他の知られて
いる分離を行うのに適しているなんらかの装置などの複
数の分離構成部を備えている。任意の１組５２Ａ−Ｄの
各分離構成部は、この組５２Ａ−Ｄに接続されているド
ライバ回路２４からの中間試験信号を受信でき、他の組
５２Ａ−Ｄの分離構成部によって生成される他のウエハ
ーレベル試験信号から、少なくとも部分的に、電気的に
分離されているウエハーレベル試験信号を生成できるこ
とが好ましい。
を示している図を参照すると、共通ウエハー１０の複数
の半導体デバイス１２を同時に試験するための、図４に
示す装置１００がある。半導体装置１００は、試験信号
生成器２２、複数のドライバ回路２４（例として４つの
このような駆動回路２４Ａ−Ｄを示す）、および、複数
組の分離構成部５２Ａ−Ｄを備えている。試験信号生成
器２２は、線１２２に源試験信号を生成する。線１２２
は、各中間試験信号を線１２４Ａ−Ｄにそれぞれ生成す
る各ドライバ回路２４Ａ−Ｄによって使用される。分離
構成部５２Ａ−Ｄの各組は、抵抗器または他の知られて
いる分離を行うのに適しているなんらかの装置などの複
数の分離構成部を備えている。任意の１組５２Ａ−Ｄの
各分離構成部は、この組５２Ａ−Ｄに接続されているド
ライバ回路２４からの中間試験信号を受信でき、他の組
５２Ａ−Ｄの分離構成部によって生成される他のウエハ
ーレベル試験信号から、少なくとも部分的に、電気的に
分離されているウエハーレベル試験信号を生成できるこ
とが好ましい。
【００２１】上述のウエハー接触器３０と実質的に類似
している、複数のウエハー接触器３０（矢印によって図
式的に示す）は、各組５２Ａ−Ｄの各分離構成部と連結
されている。ウエハー接触器３０は、半導体デバイス１
２の１つと電気的に接触でき、ウエハーレベル試験信号
の各１つをこの半導体デバイスへ伝導できる。ウエハー
接触器３０は、ウエハー１０の隣接している半導体デバ
イス１２が異なる組の分離構成部５２Ａ−Ｄからのウエ
ハーレベル試験信号を受信するように、分離構成部と連
結されていることが好ましい。言い換えれば、ウエハー
接触器３０は、各半導体デバイス１２に対して、隣接す
る半導体デバイス１２が異なるドライバ２４から出るウ
エハーレベル試験信号を受信するように、ウエハー１０
上に分布している。ウエハー接触器３０は、分離構成部
１５２Ａ−Ｄの任意の１組からの隣接するウエハーレベ
ル試験信号が、ウエハー１０上に実質的に均一配置され
ている半導体デバイス１２に割り当てられるように、分
離構成部と連結されていることが好ましい。
している、複数のウエハー接触器３０（矢印によって図
式的に示す）は、各組５２Ａ−Ｄの各分離構成部と連結
されている。ウエハー接触器３０は、半導体デバイス１
２の１つと電気的に接触でき、ウエハーレベル試験信号
の各１つをこの半導体デバイスへ伝導できる。ウエハー
接触器３０は、ウエハー１０の隣接している半導体デバ
イス１２が異なる組の分離構成部５２Ａ−Ｄからのウエ
ハーレベル試験信号を受信するように、分離構成部と連
結されていることが好ましい。言い換えれば、ウエハー
接触器３０は、各半導体デバイス１２に対して、隣接す
る半導体デバイス１２が異なるドライバ２４から出るウ
エハーレベル試験信号を受信するように、ウエハー１０
上に分布している。ウエハー接触器３０は、分離構成部
１５２Ａ−Ｄの任意の１組からの隣接するウエハーレベ
ル試験信号が、ウエハー１０上に実質的に均一配置され
ている半導体デバイス１２に割り当てられるように、分
離構成部と連結されていることが好ましい。
【００２２】本発明に係る装置１００は、各ドライバ２
４Ａ−Ｄにおける定格電流を超過する可能性を大幅に減
少させることように、ウエハー１０における欠陥７０の
クラスタによって生じる電流付加を、相当な数のドライ
バ２４Ａ−Ｄへ分散させることが利点である。事実、分
離構成部５２Ａの任意の１組は、任意のゾーン内とは対
照的に、ウエハー１０に全面的に配置されている半導体
デバイス１２と連結されている。従って、欠陥７０のク
ラスタが、ドライバ２４Ａ−Ｄの１つから他よりも非常
に大きい電流を引き出すことがほとんどない。このこと
は、任意の１組５２Ａ−Ｄの分離構成部の一部のみがこ
のドライバ回路の接地電位に短絡した場合に、たとえ、
任意のドライバ回路２４Ａ−Ｄが定格電流を超過して
も、同様である。
４Ａ−Ｄにおける定格電流を超過する可能性を大幅に減
少させることように、ウエハー１０における欠陥７０の
クラスタによって生じる電流付加を、相当な数のドライ
バ２４Ａ−Ｄへ分散させることが利点である。事実、分
離構成部５２Ａの任意の１組は、任意のゾーン内とは対
照的に、ウエハー１０に全面的に配置されている半導体
デバイス１２と連結されている。従って、欠陥７０のク
ラスタが、ドライバ２４Ａ−Ｄの１つから他よりも非常
に大きい電流を引き出すことがほとんどない。このこと
は、任意の１組５２Ａ−Ｄの分離構成部の一部のみがこ
のドライバ回路の接地電位に短絡した場合に、たとえ、
任意のドライバ回路２４Ａ−Ｄが定格電流を超過して
も、同様である。
【００２３】装置１００は、半導体デバイス１２におけ
る欠陥を検出するために、（ｉ）ウエハーレベル試験信
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、のいずれかまたは両方を監視す
るように使用できる少なくとも１つの信号検出回路２６
を備えることも好ましい。例えば、短絡回路試験は、半
導体デバイス１２に、ウエハーレベル試験信号の電位を
監視することによって行われてもよく、この場合、少な
くとも１つのウエハーレベル試験信号の大きさが所定の
閾値未満に下降すると、半導体デバイス１２の任意の１
つが、短絡回路試験に不合格とされる。
る欠陥を検出するために、（ｉ）ウエハーレベル試験信
号の１つまたは複数の電位、（ｉｉ）分離構成部の１つ
または複数を通る電流、のいずれかまたは両方を監視す
るように使用できる少なくとも１つの信号検出回路２６
を備えることも好ましい。例えば、短絡回路試験は、半
導体デバイス１２に、ウエハーレベル試験信号の電位を
監視することによって行われてもよく、この場合、少な
くとも１つのウエハーレベル試験信号の大きさが所定の
閾値未満に下降すると、半導体デバイス１２の任意の１
つが、短絡回路試験に不合格とされる。
【００２４】図５を参照すると、本発明の１つまたは複
数の観点に係る、複数の半導体デバイス１２を試験する
ための方法が、フローチャートに示されている。この方
法では、複数の各ドライバ回路を使用して、各中間試験
信号が、少なくとも１つの源試験信号の関数として、生
成される（動作２００）。動作２０２では、各分離構成
部を利用して、ウエハーレベル試験信号の各組が、中間
試験信号の各々から生成される。１組の各ウエハーレベ
ル試験信号の各々は、少なくとも部分的に、電気的に相
互分離されている。各ウエハーレベル試験信号は、ウエ
ハーにおける隣接する半導体デバイスが、異なる組の分
離構成部からのウエハーレベル試験信号を受信するよう
に、各ウエハー接触器を用いて、半導体デバイスへ導か
れる（動作２０４）。動作２０６では、半導体デバイス
における欠陥を発見するために、（ｉ）ウエハーレベル
試験信号の１つまたは複数の電位、（ｉｉ）分離構成部
の１つまたは複数を通した電流、の少なくとも１つ、が
検出される（動作２０６）。任意の試験が短絡回路試験
の場合、半導体デバイスは、これに供給される少なくと
も１つのウエハーレベル試験信号の大きさが、所定の閾
値未満に下降するときに、欠陥であると判定される（動
作２０８）。
数の観点に係る、複数の半導体デバイス１２を試験する
ための方法が、フローチャートに示されている。この方
法では、複数の各ドライバ回路を使用して、各中間試験
信号が、少なくとも１つの源試験信号の関数として、生
成される（動作２００）。動作２０２では、各分離構成
部を利用して、ウエハーレベル試験信号の各組が、中間
試験信号の各々から生成される。１組の各ウエハーレベ
ル試験信号の各々は、少なくとも部分的に、電気的に相
互分離されている。各ウエハーレベル試験信号は、ウエ
ハーにおける隣接する半導体デバイスが、異なる組の分
離構成部からのウエハーレベル試験信号を受信するよう
に、各ウエハー接触器を用いて、半導体デバイスへ導か
れる（動作２０４）。動作２０６では、半導体デバイス
における欠陥を発見するために、（ｉ）ウエハーレベル
試験信号の１つまたは複数の電位、（ｉｉ）分離構成部
の１つまたは複数を通した電流、の少なくとも１つ、が
検出される（動作２０６）。任意の試験が短絡回路試験
の場合、半導体デバイスは、これに供給される少なくと
も１つのウエハーレベル試験信号の大きさが、所定の閾
値未満に下降するときに、欠陥であると判定される（動
作２０８）。
【００２５】本発明は、特定の実施形態を参考にして説
明したが、この実施形態は、単に本発明の原理と応用と
の説明である。従って、数々の変更が説明の実施形態に
行われてもよく、従属請求項によって定義するような本
発明の精神と範囲とに反しない他の構造も考えられる。
明したが、この実施形態は、単に本発明の原理と応用と
の説明である。従って、数々の変更が説明の実施形態に
行われてもよく、従属請求項によって定義するような本
発明の精神と範囲とに反しない他の構造も考えられる。
【００２６】本発明を説明するため、図に示された現在
好ましい形態があるが、本発明は、示された特定の配置
および図に限定されないことがわかる。
好ましい形態があるが、本発明は、示された特定の配置
および図に限定されないことがわかる。
【図１】ウエハーにおける半導体デバイスを試験するた
めの従来の装置を示すブロック図である。
めの従来の装置を示すブロック図である。
【図２】ウエハーにおける複数の半導体デバイスを同時
に試験するための装置を示すブロック図である。
に試験するための装置を示すブロック図である。
【図３】図２の装置を更に詳しくした概略図である。
【図４】本発明の１つまたは複数の観点に基づく、共通
ウエハーにおける複数の半導体デバイスを同時に試験す
るための装置の概略図である。
ウエハーにおける複数の半導体デバイスを同時に試験す
るための装置の概略図である。
【図５】本発明の１つまたは複数の観点に基づいて実施
されてもよい動作を示すフローチャートである。
されてもよい動作を示すフローチャートである。
フロントページの続き
Ｆターム(参考） 2G132 AA00 AC03 AD01 AD15 AG01
AK09 AL26
4M106 AA01 BA01 CA16 DD16 DD30
DJ17 DJ20
Claims (15)
- 【請求項１】共通ウエハーにおける複数の半導体デバイ
スを試験するための装置において、 それぞれ中間試験信号を源試験信号の関数として生成す
るように使用できる複数のドライバ回路と、 複数組の分離構成部であって、任意の１組の各分離構成
部が、（ｉ）この組と接続されているドライバ回路の１
つから中間試験信号を受信し、（ｉｉ）各ウエハーレベ
ル試験信号が少なくとも部分的に、電気的に相互分離さ
れるようにウエハーレベル試験信号を生成する、複数組
の分離構成部と、 複数のウエハー接触器であって、それぞれが分離構成部
の各１つと連結され、半導体デバイスの１つと電気的に
接続するように使用でき、ウエハーレベル試験信号の各
１つをその半導体デバイスへと導くことのできる複数の
ウエハー接触器とを備え、 上記ウエハー接触器は、ウエハーにおける隣接する半導
体デバイスが、異なる組の分離構成部からのウエハーレ
ベル試験信号を受信するように、上記分離構成部と連結
されている、共通ウエハーにおける複数の半導体デバイ
スを試験するための装置。 - 【請求項２】上記ウエハー接触器は、分離構成部の任意
の１組からのウエハーレベル試験信号がウエハー上にて
実質的に均一に配置されている半導体デバイスに割り当
てられるように、分離構成部と連結されている、請求項
１の装置。 - 【請求項３】上記ウエハーにおける欠陥のある半導体デ
バイスのクラスタは、各中間試験信号の信号完全性を、
それぞれ実質的に同じように減少させる、請求項２の装
置。 - 【請求項４】上記分離構成部は、抵抗器を備えている、
請求項１の装置。 - 【請求項５】上記複数組の任意の１つの分離構成部それ
ぞれは、接続されているドライバ回路とウエハー接触器
の１つとの間に直列に連結された抵抗器を備えている、
請求項４の装置。 - 【請求項６】上記ウエハー接触器の一部が上記ドライバ
回路の接地電位に短絡した場合に、少なくとも１つのド
ライバ回路の定格電流が超過される、請求項５の装置。 - 【請求項７】（ｉ）ウエハーレベル試験信号の１つまた
は複数の電位、（ｉｉ）分離構成部の１つまたは複数を
通る電流、のうちの少なくとも１つ、を監視するように
使用できる少なくとも１つの信号検出回路を更に備えて
いる、請求項５の装置。 - 【請求項８】上記装置は、半導体デバイスにおける短絡
回路試験を実施するように使用でき、 少なくとも１つの信号検出回路は、複数組の抵抗器の少
なくとも１組からのウエハーレベル試験信号の電位を監
視するように使用でき、半導体デバイスの任意の１つ
は、それに送られる少なくとも１つのウエハーレベル信
号の大きさが所定の閾値未満に下降する場合に、上記短
絡回路試験に不合格とされる、請求項７の装置。 - 【請求項９】複数組の抵抗器のうちの１組からのウエハ
ーレベル信号の１つが所定の閾値未満に下降する各事実
は、この組の抵抗器に接続されているドライバ回路から
引き出される電流が相当して増加することを示唆してお
り、ウエハーにおける欠陥のある半導体デバイスのクラ
スタは、それぞれのドライバ回路から引き出される電流
を、それぞれ実質的に同じように増加させる、請求項８
の装置。 - 【請求項１０】少なくとも１つの上記ドライバ回路にお
ける定格電流は、ウエハー接触器の一部がこのドライバ
回路の接地電位に短絡した場合に超過される、請求項９
の装置。 - 【請求項１１】それぞれ中間試験信号を源試験信号の関
数として生成するように使用できる複数のドライバ回路
と、 複数組の分離構成部であって、任意の１組の各分離構成
部が、（ｉ）この組と接続されているドライバ回路の１
つからの中間試験信号を受信し、（ｉｉ）各ウエハーレ
ベル試験信号が少なくとも部分的に、電気的に相互分離
されるようにウエハーレベル試験信号を生成する、複数
組の分離構成部と、 それぞれが分離構成部の各１つと連結されており、半導
体デバイスの１つと電気的に接続するように使用でき、
ウエハーレベル試験信号の各１つを、その半導体デバイ
スへと伝導できる複数のウエハー接触器とを備え、 上記ウエハー接触器は、隣接する半導体デバイスが異な
る組の分離構成部からウエハーレベル試験信号を受信す
るように、ウエハーにおける各半導体デバイスに関連し
て配置されている、共通ウエハーにおける複数の半導体
デバイスを試験するための装置。 - 【請求項１２】各中間試験信号を、少なくとも１つの源
試験信号の関数として、複数の各ドライバ回路を使用し
て生成し、 １つの組の各ウエハーレベル試験信号が少なくとも部分
的に、電気的に相互分離されるように、分離構成部の各
組を使用して、中間試験信号のそれぞれからウエハーレ
ベル試験信号の各組を生成し、 ウエハーにおける隣接する半導体デバイスが異なる組の
分離構成部からウエハーレベル試験信号を受信するよう
に、各ウエハー接触器を使用して、各ウエハーレベル試
験信号を半導体デバイスへと導くことを含んでいる、共
通半導体ウエハーにおける複数の半導体デバイスを試験
する方法。 - 【請求項１３】上記複数組の任意の１つの分離構成部そ
れぞれは、接続されているドライバ回路とウエハー接触
器の１つとの間に直列に連結されている抵抗器を備えて
いる、請求項１２の方法。 - 【請求項１４】（ｉ）ウエハーレベル試験信号の１つま
たは複数の電位、（ｉｉ）分離構成部の１つまたは複数
を通る電流、のうちの少なくとも１つ、を検出すること
を更に含んでいる、請求項１３の方法。 - 【請求項１５】上記半導体デバイスの任意の１つは、こ
れに供給される少なくとも１つのウエハーレベル信号の
大きさが所定の閾値未満に下降する場合に、短絡回路試
験に不合格とされる、請求項１４の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/098,273 US6657453B2 (en) | 2002-03-15 | 2002-03-15 | Semiconductor wafer testing system and method |
| US10/098273 | 2002-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297885A true JP2003297885A (ja) | 2003-10-17 |
| JP3691040B2 JP3691040B2 (ja) | 2005-08-31 |
Family
ID=28039348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003069861A Expired - Fee Related JP3691040B2 (ja) | 2002-03-15 | 2003-03-14 | 半導体ウエハー試験システムと方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6657453B2 (ja) |
| JP (1) | JP3691040B2 (ja) |
| KR (1) | KR100545907B1 (ja) |
| DE (1) | DE10311370A1 (ja) |
| TW (1) | TWI239064B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363304A (ja) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | 半導体装置の検査方法及び検査装置 |
| US7541825B2 (en) * | 2006-09-28 | 2009-06-02 | Micron Technology, Inc. | Isolation circuit |
| US20090085598A1 (en) * | 2007-09-28 | 2009-04-02 | Qimonda Ag | Integrated circuit test system and method with test driver sharing |
| DE102011081773A1 (de) * | 2011-08-30 | 2013-02-28 | Siemens Aktiengesellschaft | Verfahren zum Betreiben eines elektrischen Geräts sowie Leistungsschalter |
| US9859177B2 (en) * | 2016-03-07 | 2018-01-02 | Globalfoundries Inc. | Test method and structure for integrated circuits before complete metalization |
| CN113899446B (zh) * | 2021-12-09 | 2022-03-22 | 北京京仪自动化装备技术股份有限公司 | 晶圆传送系统检测方法及晶圆传送系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407944B1 (en) * | 1998-12-29 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices |
| JP3487281B2 (ja) * | 2000-10-18 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置及びそのテスト方法 |
-
2002
- 2002-03-15 US US10/098,273 patent/US6657453B2/en not_active Expired - Lifetime
-
2003
- 2003-03-12 TW TW092105409A patent/TWI239064B/zh not_active IP Right Cessation
- 2003-03-14 KR KR1020030015976A patent/KR100545907B1/ko not_active IP Right Cessation
- 2003-03-14 DE DE10311370A patent/DE10311370A1/de not_active Ceased
- 2003-03-14 JP JP2003069861A patent/JP3691040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100545907B1 (ko) | 2006-01-26 |
| TWI239064B (en) | 2005-09-01 |
| DE10311370A1 (de) | 2003-11-13 |
| US20030173987A1 (en) | 2003-09-18 |
| US6657453B2 (en) | 2003-12-02 |
| TW200408030A (en) | 2004-05-16 |
| JP3691040B2 (ja) | 2005-08-31 |
| KR20030074452A (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
| JP6314392B2 (ja) | 測定装置および測定方法 | |
| JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
| US8624615B2 (en) | Isolation circuit | |
| JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
| US20040051098A1 (en) | Method and structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JP2003172767A (ja) | 半導体装置 | |
| US8843357B2 (en) | Electrical connection defect simulation test method and system of the same | |
| JPH11223661A (ja) | 集積回路の検査方法及び検査装置 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| JP3231382B2 (ja) | 半導体集積回路ハンドリング装置 | |
| JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
| JPS587573A (ja) | Ｉｃ試験方法 | |
| JPH0291587A (ja) | 半導体論理集積回路 | |
| JPH0634719A (ja) | 半導体集積回路の試験装置 | |
| JPH0980110A (ja) | Ｉｃ検査用ケーブルの検査装置および検査治具 | |
| JPH0377345A (ja) | 半導体測定装置 | |
| JPH06194410A (ja) | バーンイン装置 | |
| JPH03244142A (ja) | 半導体デバイスの検査方法 | |
| JPH06167543A (ja) | 半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |