JPH0637159A - 半導体素子の選別方法 - Google Patents

Abstract

(57)【要約】 【目的】 共通な電源とＧＮＤに各半導体チップを配線
し、過電流を生ずる不良半導体チップが存在しても、プ
リテストなしで高品質な同時測定選別を可能とする点。 【構成】 共通の電源及びＧＮＤを被測定半導体素子の
対応端子に配線し、前記電源と被測定半導体素子間の配
線に前記電源の短絡により稼働する切断機構を設置する
ことによりプリテストなしで高品質な同時選別を可能と
する。また、セルフテスト回路を組込んだ半導体素子に
対しては、テストイネイブル信号発生回路を設けて測定
選別を行い、出力端子からのフェイル信号により切断機
構を設置する。このような切断機構は、被測定半導体素
子のダイシングラインに、ＴＣＰにあってはテープの余
白に設け、共通の電源及びＧＮＤから電位を印加して測
定選別する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の選別方法
に係わり、特に、半導体ウエハー試験、ＴＣＰ（Ｔａｐ
ｅ Ｃａｒｒｉｅｓ Ｐａｃｋａｇｅ）テストを含むバ
ーンイン（Ｂｕｒｎ Ｉｎ）テストに好適する。

【０００２】

【従来の技術】受動素子や能動素子などの一種以上を造
り込んだ半導体ウエーハにあっては、ダイシングライン
（Ｄｉｃｉｎｇ Ｌｉｎｅ）に前記受動素子や能動素子
用電源ならびにＧＮＤを配置して電気的に接続し、これ
から半導体ウエーハに区別される複数個の半導体チップ
に所定の電圧を供給する。しかし、個別または複数個の
半導体チップに同時に所定の電圧を供給して測定を行っ
て選別している。

【０００３】半導体素子の集積度の向上により出現した
多ピン素子に備えてて、いわゆるテープキャリイ方式に
よる組立方式も、従来のリードフレーム方式と共に利用
されている。

【０００４】テープキャリイ方式により半導体素子を組
立る際には、公知の例えば印刷手法などによりテープの
両側に電源やＧＮＤ（グランド）を設置して、前記受動
素子や能動素子用電源ならびにＧＮＤ間を電気的に接続
して所定の電位を供給する。測定選別の結果、予定の特
性が得られない半導体チップには、いわゆるフエイル
（Ｆａｉｌ）マークを付けて後工程に送る方式が採られ
ている。

【０００５】図１には、テープキャリイに被測定半導体
素子１を設置した状態を平面図により示した。即ち、例
えばポリイミド樹脂から成りフイルム状のテープキャリ
イ２長手方向の端部には、等ピッチの透孔Ａを設けて、
いわゆるテーピング工程に備え、その一方の端部に沿っ
てＧＮＤ配線３を、他方の端部に沿ってＶ_{d d} ライン即
ち電源用配線４を設け、両配線３、４に被測定半導体素
子１を電気的に接続する。

【０００６】

【発明が解決しようとする課題】このような半導体素子
を測定選別するには、共通の電源やＧＮＤから各半導体
チップに配線するので、電気的に短絡していると電源電
圧で電圧降下が起こって品質の良い測定即ち選別ができ
ない難点がある。

【０００７】高品質の測定を行うには、前記難点により
予め消費電流不良の半導体チップをプリテスト（Ｐｒｅ
ｔｅｓｔ）して共通の電源から外す必要がある。即ち、
このプリテスト工程を行わないと、複数個の半導体チッ
プを同時に測定選別ができず、さりとて半導体チップを
個別に測定選別するには、所要時間が著しく増大する。

【０００８】プリテスト工程は、手間と時間がかり、不
良の半導体チップを共通の電源から除去する作業まで必
要となる。

【０００９】本発明は、このような事情により成された
もので、特に、共通な電源とＧＮＤに各半導体チップを
配線し、過電流を生ずる不良半導体チップが存在して
も、プリテストなしで高品質な同時測定選別を可能とす
ることを目的とする。

【００１０】

【課題を解決するための手段】被測定半導体素子を電源
及びＧＮＤに、配線で電気的に接続する工程と，この配
線に切断機構を設ける工程と，前記被測定半導体素子の
保有する特定の特性に対応して切断機構を稼働する点に
本発明に係わる半導体素子の選別方法の特徴がある。ま
た、複数個の前記被測定半導体素子に同一の電源から供
給する点にも特徴がある。

【００１１】更に、前記電源及びＧＮＤに対して配線で
電気的に接続する前記被測定半導体素子の保有する特定
の特性に対応して稼働する切断機構により選別するに際
して、前記被測定半導体素子一次テスト用回路を設置す
る工程にも特徴がある。

【００１２】更にまた、前記電源及びＧＮＤに対して配
線で電気的に接続し、セルフ選別機構を備える前記被測
定半導体素子に、選別用信号発生回路及び選別結果によ
り稼働する切断機構を設ける点にも特徴がある。

【００１３】

【作用】共通の電源及びＧＮＤを被測定半導体素子の対
応端子に配線し、前記電源と被測定半導体素子間の配線
に前記電源の短絡により稼働する切断機構を設置するこ
とによりプリテストなしで高品質な同時選別を可能とす
る。

【００１４】また、セルフテスト回路を組込んだ半導体
素子に対しては、テストイネイブル信号発生回路を設け
て測定選別を行い、出力端子からのフェイル信号により
切断機構を設置する。このような切断機構は、被測定半
導体素子のダイシングラインに、ＴＣＰにあってはテー
プの余白に設け、共通の電源及びＧＮＤから電圧を印加
して測定選別する。

【００１５】

【実施例】本発明に係わる実施例を図２〜図６を参照し
て説明する。図２は、図１に対応した単一電源半導体素
子の例が、図３に２電源半導体素子の例、図４は２電源
半導体素子で単一の切断機構を設けた例、図５にセルフ
テスト回路を組込んだ例、図６に電源やＧＮＤ入力だけ
で安定しない被測定半導体素子の例夫々を平面図で示し
た。

【００１６】各図に明らかにするように、被測定半導体
素子１は、例えばポリイミド樹脂から成りフイルム状の
テープキャリイ２にマウントし、テープキャリイ２の一
方の端部に沿ってＧＮＤ配線３を、他方の端部に沿って
Ｖ_{d d} ライン即ち電源用配線４を設け、両配線３、４に
被測定半導体素子５を電気的に接続するのは、従来例と
同様である。

【００１７】また、フイルム状のテープキャリイ２に
は、導電性金属から成るパッド５を被測定半導体素子１
と両配線３、４間に設け、この両パッド５間に共通電源
６を設置する。一方のパッド５と被測定半導体素子１間
には、切断機構７として例えばヒューズを設置する。過
電流不良が生じた場合には、これで切断機構７を溶断す
るが、強制的に切るにはレーザなどによるヒューズ・ブ
ロー処理でも良い。

【００１８】切断機構７の設置場所としては、被測定半
導体素子１側からパターン配線した方が、被測定半導体
素子１の信号端子に発生する過電流モード不良が発見で
きるので、より良い。

【００１９】このような接続を終えてから共通電源６、
ＧＮＤ配線３と電源用配線４を介してすべての被測定半
導体素子１を同時に測定選別する。

【００２０】複数個の被測定半導体素子１としては、例
えばパターン発生器（ＬＦＳＲ）の出力信号を回路に入
力し、その出力信号をパターン圧縮器（ＬＦＳＲ）に入
力後出力する例に応用できる。

【００２１】図３と図４に示す実施例は、被測定半導体
素子１として例えば３Ｖで駆動するものと５Ｖで動作す
る２種類をテープキャリイ２にマウントした例であり、
図３は、１個の被測定半導体素子１に切断機構７を２個
設置した例であり、図４は１個の被測定半導体素子１に
切断機構７を１個設置した例である。両図では、同一の
共通電源６から被測定半導体素子１に供給する形となっ
ているが、被測定半導体素子１内部で３Ｖないし５Ｖに
対応できる電源系統に区分する。

【００２２】図には、記載していないが、被測定半導体
素子１に必要な電源電圧３Ｖ用及び５Ｖ用配線を別々に
設置することもある。

【００２３】図５は、セルフテスト回路を実装した被測
定半導体素子１に対する実施例である。図に明らかなよ
うに、被測定半導体素子１における測定結果であるフェ
イル信号をテストイネイブル信号発生器８からの出力信
号として出力し、またヒューズ溶断回路９にも被測定半
導体素子１から入力する。このフェイル信号によりヒュ
ーズ溶断回路９から例えば大電流が流れて、電気的に接
続する切断機構７が溶断する回路接続である。勿論、テ
ープキャリイ２の長手方向端部に形成する電源用配線４
とＧＮＤ配線３と電源用配線４には、被測定半導体素子
１、テストイネイブル信号発生器８を電気的に接続す
る。電源用配線４とＧＮＤ配線３と各部品の接続は、い
わゆるパッド５を介して接続するのは、図２〜図４とも
同じである。

【００２４】この例では、被測定半導体素子１における
セルフテストを行い、この結果を被測定半導体素子１か
らの出力であるフェイル信号をテストイネイブル信号発
生器８で受けて“０”出力、その他の時は、常に“Ｚ”
出力となる。

【００２５】また、図６では、共通電源６及びＧＮＤ入
力だけでは、安定しないために、被測定半導体素子１に
安定化回路１０を設置した例を示す。具体的には、トラ
ンジスタのｐｎ領域が共にオン状態となって電圧レベル
が不明の状態が発生するような場合である。また被測定
半導体素子１と安定化回路１０間に切断機構７を形成す
る。その他の構造は図５などと同様なので説明を割愛す
る。この例では、特に、スタティック・バーンインテス
トを行い、切断機構７は、消費電流不良を示す被測定半
導体素子１のみ溶断する。

【００２６】

【発明の効果】１．このように本発明に係わる半導体素
子の選別方法では、消費電流不良や過電流不良の被測定
半導体素子を除く手間が省け、被測定半導体素子を共通
の電源やＧＮＤに接続して高品質の同時測定・選別がで
きる。

【００２７】２．半導体ウエーハにおける全半導体チッ
プに形成する被測定半導体素子を同時に測定選別がで
き、特にＢＩＳＴ（Ｆｕｌｌ Ｎａｍｅをメモ願いま
す）に有効である。

【００２８】３．フイルム状のテープにマウントする被
測定半導体素子全部を同時に測定選別し、しかも全半導
体チップに同時にストレスをかけるバーンインテストが
容易にできる。特にＢＩＳＴに対して最大限の効果が発
揮できる。

【図面の簡単な説明】

【図１】従来の半導体素子の選別方法を行うのに利用す
る回路接続を示す図である。

【図２】本発明の半導体素子の選別方法において、単一
電源被測定半導体素子の例を示す図である。

【図３】本発明の半導体素子の選別方法において、２電
源被測定半導体素子別々に切断機構を設置する例の図で
ある。

【図４】本発明の半導体素子の選別方法において、２電
源被測定半導体素子の一つに切断機構を設置する例の図
である。

【図５】本発明の半導体素子の選別方法において、セル
フテスト回路実装被測定半導体素子の例を示す図であ
る。

【図６】本発明の半導体素子の選別方法において、安定
化回路を付設した被測定半導体素子の例を示す図であ
る。

【符号の説明】

１：被測定半導体素子、 ２：テープキャリイ、 ３：ＧＮＤ配線、 ４：電源用配線、 ５：パッド、 ６：共通電源、 ７：切断機構、 ８：テストイネイブル信号発生器、 ９：ヒューズ溶断回路、 １０：安定化回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被測定半導体素子を電源及びＧＮＤに、
   配線で電気的に接続する工程と，この配線に切断機構を
   設ける工程と，前記被測定半導体素子の保有する特定の
   特性に対応して切断機構を稼働することを特徴とする半
   導体素子の選別方法
2. 【請求項２】 複数個の前記被測定半導体素子に同一の
   電源から供給することを特徴とする半導体素子の選別方
   法
3. 【請求項３】 前記電源及びＧＮＤに対して配線で電気
   的に接続する前記被測定半導体素子の保有する特定の特
   性に対応して稼働する切断機構により選別するに際し
   て、前記被測定半導体素子一次テスト用回路を設置する
   工程を具備することを特徴とする半導体素子の選別方法
4. 【請求項４】 前記電源及びＧＮＤに対して配線で電気
   的に接続し、セルフ選別機構を備える前記被測定半導体
   素子に、選別用信号発生回路及び選別結果により稼働す
   る切断機構を設けることを特徴とする半導体素子の選別
   方法