JP3783865B2

JP3783865B2 - 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路

Info

Publication number: JP3783865B2
Application number: JP2003037825A
Authority: JP
Inventors: 剛徳本
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2003-01-22
Filing date: 2003-02-17
Publication date: 2006-06-07
Anticipated expiration: 2023-02-17
Also published as: JP2004281425A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置とそのバーンインテスト（ＢＴ）方法、製造方法並びにＢＴ制御回路に関し、特に詳しくはウエハ状態でバーンインテスト可能な半導体装置に関する。
【０００２】
【従来の技術】
半導体装置は製品の信頼性を高めるため製造段階において高温状態あるいは高電圧印加状態で連続動作させるバーンインテスト（以下、ＢＴとする）を実施している。このＢＴを実施することで、事前に欠陥のある故障品を排除して製品の信頼性を高めている。従来、半導体装置のＢＴはウエハ上のチップを切り離し、パッケージングした状態で行われていた。しかし、近年コスト低減の為ウエハ状態でＢＴを実施することが要求されている。その理由は、パッケージ状態でＢＴを行うと、高温に耐えるＢＴ用のテストボードの費用、そのテストボードへテストする半導体集積回路を挿抜する工数、ＢＴで不良となる物に対しても組立費用が発生するなどコストを引き上げる要因が多数存在するためである。一方、チップ状態で直接回路基板に実装する技術が確立され、ウエハやチップの状態で顧客へ納入することが増えてきている。さらに、ウエハやチップ状態での出荷においても、車載品などに於いては高い品質保証が要求され、ウエハＢＴは必要不可欠となってきている。
【０００３】
ウェハ状態においてＢＴを行うことができる半導体装置が開発されている。（例えば、特許文献１）。特許文献１に開示されている構成の半導体装置では、不良チップを検出した場合、電源電圧の低下を防ぐためにウェハテストの最後にパッド間に大電流を流して不良チップから良品チップを電気的に切り離していた。しかし、ウエハ状態でのＢＴに於いて試験中のチップがＢＴ中に不良となり、電源と他の配線や接地電位と短絡状態になると電源電圧の低下やウエハ自体の発熱などＢＴが継続できない状態に陥ってしまうという問題があった。また、ＢＴは一旦開始したら終了まで途中で中断することなく実施するのが工数低減のため望ましい。しかしこの半導体装置ではＢＴ中もしくはＢＴを一時中断した状態にて断続的にチップの状態を検査しなければならないという問題がある。
【０００４】
この問題を解決する半導体集積回路装置が開示されている（例えば、特許文献２）。この半導体装置の構成を図６に示す。図６はウェハの構成を示すブロック図である。９はパット、１０はイネーブル信号用パッド、１１はゲート回路、１２は半導体チップ（ＩＣチップ）である。ウエハ上の半導体チップ１２の各々に１対１で接続されたゲート回路１１を用いて、ＢＴ中に不良と判定された半導体チップ１２への電源供給及び入出力信号の授受を行えないようにする。これにより、不良チップを個別に他の半導体チップから電気的に切り離すことが可能になり、不良チップを良品チップから電気的に分離して不良品チップからの干渉や影響を防止するというものである。
【０００５】
上述の構成ではＢＴ中に半導体チップ１２が不良となった際にゲート回路１１を動作させ電源の供給を停止する信号（イネーブル信号）をウエハの外から受け取らなければならない。その為に不良を検出するための大規模な外付け回路で常にモニタすることが必要になる。
【０００６】
【特許文献１】
特開平１１−３５４７２１号公報
【特許文献２】
特開平１０−１２５７４７号公報
【０００７】
【発明が解決しようとする課題】
このように、従来のＢＴでは、不良チップが検出された際にＢＴを中断しなければならないという問題点やＢＴのための外付け回路が大規模となってしまうという問題点があった。
【０００８】
本発明は、このような問題点を解決するためになされたもので、ＢＴを中断することなく、ＢＴを容易に行うことができる半導体装置とそのバーンインテスト方法、製造方法並びにＢＴ制御回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明にかかる半導体装置は、内部回路と、前記内部回路にバーンインテスト（ＢＴ）用電源電圧を供給するＢＴ用電源配線と、前記内部回路にＢＴ用信号を供給するＢＴ用信号配線と、前記内部回路のインピーダンスに基づいたＢＴストップ信号を出力するＢＴ用制御回路と、前記ＢＴ用電源配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用電源電圧の供給を停止する第１のスイッチング手段、及び前記ＢＴ用信号配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用信号の供給を停止する第２のスイッチング手段と、を備え、前記ＢＴ用制御回路は、ＢＴ中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記ＢＴストップ信号を出力することを特徴とするものである。これにより、ＢＴを中断することなく、ＢＴを容易に行うことができる。
【００１０】
本発明にかかる半導体装置は、スクライブラインで分けられた複数の半導体チップが設けられた半導体装置であって、前記半導体チップの各々に対応して設けられた内部回路と、前記各々の内部回路にＢＴ用電源電圧を供給するＢＴ用電源配線と、前記各々の内部回路にＢＴ用信号を供給するＢＴ用信号配線と、前記ＢＴ用電源電圧を前記ＢＴ用電源配線に入力するためのＢＴ用電源パッドと、前記ＢＴ用信号を前記ＢＴ用信号配線に入力するためのＢＴ用信号パッドと、前記半導体チップの各々に設けられ、前記内部回路のインピーダンスに基づいたＢＴストップ信号を出力するＢＴ用制御回路と、前記ＢＴ用電源配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用電源電圧の供給を停止する第１のスイッチング手段、及び前記ＢＴ用信号配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用信号の供給を停止する第２のスイッチング手段と、を備え、前記ＢＴ用制御回路は、ＢＴ中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記ＢＴストップ信号を出力することを特徴とするものである。これにより、ＢＴを中断することなく、ＢＴを容易に行うことができる。
【００１１】
本発明にかかるＢＴ制御回路は、半導体装置のバーンインテスト（ＢＴ）を制御するＢＴ制御回路であって、ＢＴ中に前記半導体装置の内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記半導体装置への電源供給の停止を制御するストップ信号を出力することを特徴とするものである。これにより、ＢＴを中断することなく、ＢＴを容易に行うことができる。
【００１２】
本発明にかかる半導体装置のバーンインテスト方法は、半導体チップが複数設けられたウェハ状態において半導体装置のバーンインテスト（ＢＴ）を行うＢＴ方法であって、前記半導体チップの各々に設けられた内部回路に、共通のＢＴ用電源配線を介してＢＴ用電源電圧を供給するステップと、前記内部回路の各々に、共通のＢＴ用信号配線を介してＢＴ用信号を供給するステップと、前記内部回路に対応するＢＴ制御回路にＢＴ用電源電圧を供給するステップと、前記ＢＴ制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、前記ＢＴ制御回路が前記監視するステップの結果に基づいてＢＴストップ信号を出力するステップと、前記ＢＴストップ信号に基づいて前記内部回路にＢＴ用電源電圧およびＢＴ用信号の供給を停止するステップと、を備えるものである。これにより、簡易な装置、機器でウエハ状態でのＢＴを行なうことができる。
【００１３】
本発明にかかる半導体装置の製造方法は、複数の半導体チップが設けられたウェハ状態において、前記半導体チップの各々設けられた内部回路に、共通のＢＴ用電源配線を介してＢＴ用電源電圧を供給するステップと、前記内部回路の各々に共通のＢＴ用信号配線を介してＢＴ用信号を供給するステップと、前記各々の内部回路に対応するＢＴ制御回路にＢＴ用電源電圧を供給するステップと、前記ＢＴ制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、前記ＢＴ制御回路が前記監視するステップの結果に基づいてＢＴストップ信号を出力するステップと、前記ＢＴストップ信号に基づいて前記内部回路にＢＴ用電源電圧およびＢＴ用信号の供給を停止するステップと、前記ウェハをスクライブして半導体チップに切り離すステップと、ＢＴ用電源電圧およびＢＴ用信号の供給が停止された内部回路に対応する半導体チップを除去するステップと、を備えるものである。これにより、半導体装置の信頼性を高めることができる。
【００１４】
【発明の実施の形態】
発明の実施の形態１．
本実施の形態にかかる半導体装置の構成を図１乃至図４に示す。図１は半導体チップの構成を示すブロック図、２はＢＴ用制御回路の構成を示すブロック図、図３はウェハ上に設けられた複数の半導体チップの構成を示す平面図、図４は半導体ウェハ全体の構成を示す平面図である。１はチップ、２はＢＴ用電源配線、２ａはＢＴ用電源パッド、３はＢＴ用リセット配線、３ａはＢＴ用リセットパッド、４はＢＴ用クロック配線、４ａはＢＴ用クロックパッド、５はＢＴストップ配線、６はＢＴ制御回路、７は内部回路、８はＢＴ端子、１３は接地配線、１３ａは接地用パッド、１４はＢＴ用パッドユニット、１５はＶＤＤ端子、１６はリセット端子、１７はクロック端子、１８はコンパレータ、１９はＮｃｈトランジスタ、２０はスクライブライン、２１はヒューズ、２２はＰｃｈトランジスタ、２３はＮＧ＿ＣＨＩＰ信号、２４はＢＴモード配線、２５はＢＴモード端子である。
【００１５】
図１に示す様にチップ１には内部回路７が設けられている。この内部回路７はメモリやプロセッサ等を含む半導体デバイスであり、バーンインテスト（ＢＴ）は高温環境下あるいは定格電圧以上の高電圧を印加した状態で内部回路７が正常に動作するかのテストを行っている。そして不良となったチップを出荷前に排除して、チップの信頼性を高めている。例えば、バーンイン炉の中に半導体ウェハを格納し、高温環境下において動作させ、ゲート絶縁膜や層間絶縁膜の初期不良を検出している。ウェハ上に多数設けられたチップ１同士をつなぐようにＢＴ用電源配線２、ＢＴ用リセット配線３、ＢＴ用クロック配線４、接地配線１３（ＧＮＤ）が共通に配線され、電気的に接続されている。これらの配線はスクライブライン２０をまたがって設けられており、ウェハ上に設けられた全てのチップ１に共通の電圧、信号を入力することができる。
さらに各々のチップ１には内部回路７のＢＴを制御するためのＢＴ制御回路６が設けられている。ＢＴ用電源配線２はそれぞれのチップ１で分岐された後、抵抗Ｒ３を通りＶＤＤ端子１５を介して内部回路７にＢＴ用電源電圧を供給している。ＢＴ用リセット配線３は、それぞれのチップ１で分岐された後、リセット端子１６を介して内部回路７にＢＴ用リセット信号を供給している。ＢＴ用クロック配線４も、それぞれのチップ１で分岐された後クロック端子１７を介して内部回路７にＢＴ用クロック信号を供給している。またＢＴ用電源配線２はもう一箇所分岐され、ＢＴ制御回路６にもＢＴ用電源電圧を供給している。このＢＴ用電源電圧、ＢＴリセット信号、ＢＴクロック信号を用いてＢＴが行われる。これらの配線、端子、回路がＢＴを行うＢＴ回路を構成しており、内部回路７が高温環境下で正常に動作するか否かのテストを行う。これらの内部回路７及びＢＴ回路はそれぞれのチップに対して設けられている。
【００１６】
ＢＴ制御回路６はＢＴの実行中に内部回路７が不良になった事をチップ単位で検出し、不良となったチップへの電源電圧及び信号（クロック信号、リセット信号）の供給をＢＴ実行中に停止する。ＢＴ制御回路６は、内部回路７のインピーダンス変化を常時監視しており、インピーダンスの変化により不良と判定された場合は、そのチップがＢＴに必要とする電源電圧及び信号（リセット信号、クロック信号）の供給を停止する。従って、不良となったチップ１へ過剰な電流が流れＢＴ用電源配線から他の良品チップへの電源供給ができない、あるいは他の良品チップへの信号がストップする等の不具合をなくし、ウエハ自体が発熱することで特性が変わることもなく、他のチップのテストに影響を与えることがない。よって中断することなく不良チップを電気的に切り離すことができ、ＢＴを継続して行うことができる。
【００１７】
ＢＴ用電源配線２、ＢＴ用リセット配線３、ＢＴ用クロック配線４は図３に示す様にＢＴ用パッドユニット１４内に設けたＢＴ用電源パッド２ａ、ＢＴ用リセットパッド３ａ、ＢＴ用クロックパッド４ａをプロービングすることで外部電源（図示せず）、リセット信号を発生するリセット信号生成回路（図示せず）及びクロックを出力するクロック生成回路（図示せず）に接続され、ＢＴ用電源電圧およびＢＴ用の各信号が供給される。また接地配線１３もＢＴ用パッドユニット１４内に設けられた接地用パッド１３ａに接続されており、接地用パッド１３ａをプロービングすることにより接地される。ＢＴ用電源配線２、ＢＴ用リセット配線３、ＢＴ用クロック配線４、接地配線１３はスクライブライン２０をまたいで各チップ上に設けられている。
また、図３のチップ１を含むウェハ全体の構成を図４に示す。それぞれの配線は、例えばウエハのオリエンテーションフラット（以下オリフラと記す）部付近に設けたＢＴ用パッドユニット１４に接続される。このＢＴ用パッドユニット内のパッドを介して外部の電源、信号生成回路と接続され電源電圧及び信号の供給を受ける。ＢＴ用パッドユニット１４は、内蔵するチップ１の消費電力に応じてその必要ユニット数を変えることで、消費電力の大きいチップが搭載されたウェハにおいても電源の供給が可能となる。ＢＴ用パッドユニット１４内のそれぞれのパッド位置を予め決められた座標に固定することで、各製品で共通のＢＴ用パッドユニット１４を使用することができる。よって、複数の品種が存在しても共通のプローブカードでＢＴを実施可能である。ＢＴ時に必要とする信号の数が少ないため、ＢＴ用プローブカードのニードル数が少なくすることができる。また、各チップ１の内部回路７のＢＴ用電源配線又はＢＴ用信号をそれぞれ電気的に接続することで、入力パッドを共通化することができる。これにより、簡易な装置や機器でＢＴを実施することができ、ＢＴを実施するためのコストや工数を削減することが出来る。
【００１８】
ＢＴ回路の動作について図１を用いて詳細に説明する。図１に示す様にＢＴ制御回路６からのＢＴストップ信号５はＢＴ用電源配線２−Ｒ３間、ＢＴ用リセット配線３−リセット端子１６間、ＢＴクロック配線４−クロック端子１７間のそれぞれに設けられたトランジスタのゲートに接続されている。ＢＴ用電源電圧は、スイッチング手段であるトランジスタにより接続あるいは切断が行われＲ３を介して内部回路７に入力され、ＢＴ用リセット信号及びＢＴ用クロック信号はスイッチング手段であるトランジスタにより接続あるいは切断が行われ内部回路７に入力される。ＢＴストップ信号５はこれらのトランジスタのオン／オフを制御可能である。なお、ＢＴストップ信号５によりＨ及びＬのクロック信号、Ｈ及びＬのリセット信号の供給を停止するため、ＢＴ用リセット配線３−リセット端子１６間、ＢＴクロック配線４−クロック端子１７間にはＰｃｈとＮｃｈの二つのトランジスタが設けられている。ＰｃｈのゲートにはＢＴストップ信号５が直接入力され、Ｎｃｈのゲートには反転回路を介してＢＴストップ信号が入力されている。ＢＴ用電源配線２からVDD端子１５の間には、前述のＰｃｈトランジスタと抵抗Ｒ３があり、抵抗Ｒ３−ＶＤＤ端子１５の間のＢ点にて分岐し、ＢＴ制御回路６にも入力されている。尚、ＶＤＤ端子１５−ＧＮＤ端子までの内部インピーダンスをＲ４とする。さらにＢＴ制御回路６の電源電圧をＢＴ用電源配線２あるいはＶＤＤ端子１５のどちらから得るかを切り替えるＰｃｈトランジスタ２２が設けられている。Ｐｃｈトランジスタ２２のゲートはウェハ状態ではプルアップいる。このプルアップするために設けられたゲートまでの配線の一部は、チップ間のスクライブライン２０に形成されている。この配線はスクライブする際に切断される。従ってウェハ状態ではトランジスタのゲートはＢＴ用電源配線２に接続され、スクライブ後は抵抗を介して接地電極１３に接続される。すなわち、ウェハ状態において、Ｐｃｈトランジスタ２２のゲートがスクライブラインを越えて隣のチップのＢＴ用電源配線２に接続されており、トランジスタはオフの状態である。よって、ＢＴ制御回路６はＢＴ用電源配線２からＢＴ用電源電圧が供給される。一方、スクライブライン２０でチップ単位に切り離された場合、Ｐｃｈトランジスタ２２のゲートはプルダウンされ、ＶＤＤ端子１５から電源電圧が供給される。ＢＴ制御回路６からは内部回路７をＢＴモードにするため、ＢＴ端子８からＢＴモード配線２４を通じＢＴモード端子２５にＬが入力される。ＢＴモード端子２５がＬである時、内部回路７はＢＴモードとなる。反対にＢＴモード端子２５がＨである時、内部回路７はＢＴモードから抜ける。
【００１９】
次にＢＴ制御回路６の内部構成について図２を用いて説明する。ＢＴ制御回路６において、ＢＴ用電源配線２は２個所で分岐されている。１つ目の配線は抵抗成分Ｒ５と抵抗成分Ｒ６を介して接地配線１３に接続されている。２つ目の配線は抵抗成分Ｒ１、Ｎｃｈトランジスタ１９、ＢＴ端子８、ヒューズ２１、抵抗成分Ｒ２を介して接地配線１３に接続される。図２に示すようにＲ５とＲ６の間の点をＡ点、Ｒ３とＲ４の間の点をＢ点とする。Ｒ３〜Ｒ６の抵抗分圧比は、内部回路７が正常に動作している時のＲ４のインピーダンスにおいて、Ａ点の電位（Ｒｅｆ電位）がＢ点の電位より低くなるように設定されている。Ａ点とＢ点からの信号はＮＧ＿ＣＨＩＰ信号を出力するためのコンパレータ１８に入力される。Ａ点の電位がＢ点の電位より低い時、コンパレータ１８はＮＧ＿ＣＨＩＰ信号をＨとして出力する。ＮＧ＿ＣＨＩＰ信号は、Ｎｃｈトランジスタ１９のゲートに入力され、ＮＧ＿ＣＨＩＰ信号がＨの時Ｎｃｈトランジスタ１９はオンした状態となる。Ｒ１とＲ２の抵抗分圧比は、Ｎｃｈトランジスタ１９がオンした状態でＢＴストップ信号５がＬになるように設定されている。さらに、前述したように、内部回路７はＢＴ端子８に接続されたＢＴモード端子２５をＬにすることでＢＴモードへ、ＨにすることでＢＴモードから抜けるよう構成されている。このＢＴ端子８はウェハ状態でプロービングが可能であるように設けられることが望ましい。これにより、予め不良と判明しているチップのＢＴ端子８−ＧＮＤ１３間にヒューズ２１の定格電流以上の電流を印可することで、ＢＴ端子８−Ｒ２間のヒューズ２１を切断することが可能である。予め不良と判明しているチップへはＢＴ用の電源電圧及び信号が供給されないようにすることが可能である。
【００２０】
ＢＴの実行中に内部回路７に故障が発生して短絡状態となった場合は、インピーダンスＲ４が小さくなる。従ってＲ３〜Ｒ６の抵抗分圧比が変わり、Ｂ点の電位がＡ点より低くなる。コンパレータ１８の出力であるＮＧ＿ＣＨＩＰ信号はＨからＬに変化する。この変化の様子を図５に示す。図５に示されるように内部回路７が正常に動作している時はＢ点の電位がＡ点よりも高いため、コンパレータ１８の出力信号であるＮＧ＿ＣＨＩＰ信号はＨである。ＢＴ中に内部回路７に不良が発生し短絡状態になった場合、Ｂ点の電位がＡ点よりも低くなるためコンパレータ１８の出力信号であるＮＧ＿ＣＨＩＰ信号はＬに変わる。すなわち、Ｂ点の電位がある一定の値より低くなった場合、ＮＧ＿ＣＨＩＰ信号がＬに変わる。このようにコンパレータ１８は内部回路７のインピーダンスＲ４に基づいて、内部回路７が正常に動作しているか否かを判別し、判別結果をＮｃｈトランジスタ１９に出力する。
ＮＧ＿ＣＨＩＰ信号がＬに変わると、Ｎｃｈトランジスタ１９がオフ状態となりＢＴストップ信号５はＨになる。この結果、ＢＴストップ信号５に接続されたトランジスタはオフとなり、内部回路７へのＢＴ用電源電圧、ＢＴ用リセット信号及びＢＴ用クロック信号の供給が絶たれる。
このようにＢＴ中に不良になったチップのＢＴ用電源をＢＴ処理中に自動的に遮断することが可能になる。よって、ＢＴ中に故障したチップ１のみウェハ上から電気的に切り離された状態となる。これにより、ＢＴ用電源電圧及びＢＴ用の各信号が異常なチップの内部回路に伝わって、正常なチップへの悪影響を及ぼすことがなくなる。すなわち、不良となったチップへ過剰な電流が流れ、ＢＴ用電源電圧が供給できない、あるいは信号がストップするなどの不具合をなくし、ウェハ自体が発熱することで特性が変わったりすることがなくなり、正常に動作している他のチップに影響を与えることなくＢＴを継続して行うことができる。また、チップ１に内部回路７のインピーダンスを監視するＢＴ制御回路６を備えているため、チップの不良を検出するための外付け回路、機器が不要となる。さらに、後の工程で不良となったチップを電気的に切り離す必要もなくなる。これにより、簡易な構成の装置、機器でＢＴを行うことが可能になり、コストや工数の低減につながる。
【００２１】
上述したようにＢＴ制御回路６は常時内部回路７の状態を監視しており、内部回路７が短絡してインピーダンスＲ４が低下した時にＢＴ用電源電圧、ＢＴ用リセット信号、ＢＴ用クロック信号の供給を停止する。そして、ＢＴの次の工程でＢＴ端子８―ＧＮＤ１３間に定格電流以上の電流を印加してヒューズ２１を切断する。ヒューズ２１を切断することにより、ＢＴストップ信号はＨに切り替わる。そしてＢＴストップ配線５に接続されたトランジスタはオフし、ＢＴ用電源及び信号の供給が絶たれると同時にＢＴ端子８からのＢＴモード信号もＨに変わり、チップ１はＢＴモードから抜ける。
【００２２】
発明の実施の形態２．
本発明にかかる半導体装置はチップ単位にダイシングした後においても、ＶＤＤ端子１５、リセット端子１６、クロック端子１７、ＢＴモード端子２５を用いて同様にＢＴを行うことができる。つまり、従来パッケージングした状態で行っていたＢＴも従来と同様に実施することが可能である。以下にチップ状態でのＢＴについて図１、図２を用いて説明する。チップにダイシングする前に、ヒューズ２１に定格電流以上の電流を印加して、ヒューズ２１を切断する。ＢＴストップ信号はＨになり、ＢＴ用電源配線２―ＶＤＤ端子１５間、ＢＴ用リセット配線３―リセット端子１６間、ＢＴクロック配線４―クロック端子１７間に設けられたトランジスタのゲートはオフに変わる。そして、内部回路７へのＢＴ用電源電圧及びＢＴ用信号の供給が遮断される。このようにチップにスクライブする前にヒューズを切断することにより、ＢＴストップ信号をＨの状態に維持することができる。これにより、トランジスタをオフ状態に切り替えることができ、ＢＴ用電源配線２、ＢＴ用リセット配線３、ＢＴ用クロック配線４からのＢＴ用電源電圧及びＢＴ用信号の供給を停止することができる。
【００２３】
一方、ウェハがスクライブライン２０でチップ単位にダイシングされると、Ｐｃｈトランジスタ２２のゲートに接続されている配線の一部も切断される。ＢＴ制御回路６へのＢＴ用電源電圧の供給はＢＴ用電源配線２からＶＤＤ端子１５に自動的に切り替わる。このＶＤＤ端子１５からＢＴ用電源電圧を供給することができる。また、ＢＴ用の信号も、リセット端子１６クロック端子１７を介して供給することができる。スクライブしたことにより、ＢＴ用電源配線２、ＢＴ用リセット配線３及びＢＴ用クロック配線４が電気的に浮いた状態であっても、ＢＴ制御回路６にＶＤＤ端子１５から電源電圧が供給される。これにより、ＢＴストップ信号がＨとなり、ＢＴ用電源配線２、ＢＴ用信号配線（ＢＴ用リセット配線３、ＢＴ用クロック配線４）につながるトランジスタのオフを維持することができ、内部回路７には影響がない。
【００２４】
スクライブしてチップに切り離された後、ＶＤＤ端子１５、リセット端子１６、クロック端子１７を介して内部回路７にＢＴ用電源電圧と各信号を供給し、さらにＢＴモード端子２５をＬにすることで、チップをＢＴモードにしＢＴを実行する。このように、ヒューズを切断し各配線と内部回路７との接続を自動的に遮断することによって、チップ状態でのＢＴを実行することができる。
【００２５】
その他の実施の形態．
本発明は実施の形態に限らず様々な変更が可能である。回路構成や配線等は図示した構成に限らず、同等の構成であればよい。例えば、ヒューズ２１の切断は電気的動作による切断ではなくレーザー光を用いた切断であっても良い。またトランジスタ以外のスイッチング手段、スイッチング素子、スイッチング回路等の制御手段を用いても良い。上述のバーンインテストによって、不良と判別されたチップ１を除去することにより、半導体装置の信頼性を高めるバーンインテストを実施することが出来る。
【００２６】
【発明の効果】
本発明によれば、半導体ウェハ状態におけるＢＴを中断することなく容易に行うことができる半導体装置とその製造方法並びにバーンインテスト方法、ＢＴ制御回路を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体チップの回路構成を示すブロック図である。
【図２】本発明にかかる半導体チップのＢＴ制御回路の回路構成を示すブロック図である。
【図３】本発明にかかる半導体チップのウェハ状態での構成を示す平面図である。
【図４】本発明にかかる半導体チップが設けられたウェハ全体の構成を示す平面図である。
【図５】本発明にかかるＢＴ制御回路に設けられたコンパレータの出力信号を示す図である。
【図６】ウェハ状態でＢＴを行う従来の半導体集積回路の回路構成を示すブロック図である。
【符号の説明】
１チップ、２ＢＴ用電源配線、２ａＢＴ用電源パッド、
３ＢＴ用リセット配線、３ａＢＴ用リセットパッド、
４ＢＴ用クロック配線、４ａＢＴ用クロックパッド、
５ＢＴストップ信号、６ＢＴ制御回路、７内部回路、８ＢＴ端子、
９パット、１０イネーブル信号用パッド、１１ゲート回路、
１２ＩＣチップ、１３接地配線、１３ａ接地用パッド、
１４ＢＴ用パッドユニット、１５ＶＤＤ端子、１６リセット端子、
１７クロック端子、１８コンパレータ、１９Ｎｃｈトランジスタ、
２０スクライブライン、２１ヒューズ、２２Ｐｃｈトランジスタ、
２３ＮＧ＿ＣＨＩＰ信号、２４ＢＴモード配線、２５ＢＴモード端子

Claims

内部回路と、
前記内部回路にバーンインテスト（ＢＴ）用電源電圧を供給するＢＴ用電源配線と、
前記内部回路にＢＴ用信号を供給するＢＴ用信号配線と、
前記内部回路のインピーダンスに基づいたＢＴストップ信号を出力するＢＴ用制御回路と、
前記ＢＴ用電源配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用電源電圧の供給を停止する第１のスイッチング手段、及び前記ＢＴ用信号配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用信号の供給を停止する第２のスイッチング手段と、を備え、
前記ＢＴ用制御回路は、ＢＴ中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記ＢＴストップ信号を出力することを特徴とする半導体装置。
前記ＢＴ制御回路に設けられ、前記内部回路をＢＴモードにするためのＢＴモード信号を出力するＢＴ端子をさらに備えた請求項１記載の半導体装置。
前記内部回路のインピーダンスが所定の値より低くなった場合に、前記第１のスイッチング手段がＢＴ用電源電圧の供給を停止し、前記第２のスイッチング手段がＢＴ用信号の供給を停止することを特徴とする請求項１又は２記載の半導体装置。
スクライブラインで分けられた複数の半導体チップが設けられた半導体装置であって、
前記半導体チップの各々に対応して設けられた内部回路と、
前記各々の内部回路にＢＴ用電源電圧を供給するＢＴ用電源配線と、
前記各々の内部回路にＢＴ用信号を供給するＢＴ用信号配線と、
前記ＢＴ用電源電圧を前記ＢＴ用電源配線に入力するためのＢＴ用電源パッドと、
前記ＢＴ用信号を前記ＢＴ用信号配線に入力するためのＢＴ用信号パッドと、
前記半導体チップの各々に設けられ、前記内部回路のインピーダンスに基づいたＢＴストップ信号を出力するＢＴ用制御回路と、
前記ＢＴ用電源配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用電源電圧の供給を停止する第１のスイッチング手段、及び前記ＢＴ用信号配線に接続され、前記ＢＴストップ信号に応じて前記内部回路にＢＴ用信号の供給を停止する第２のスイッチング手段と、を備え、
前記ＢＴ用制御回路は、ＢＴ中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記ＢＴストップ信号を出力することを特徴とする半導体装置。
前記ＢＴ制御回路に入力される電源電圧の供給元を、前記ＢＴ用電源配線にするか、または、前記内部回路のＶＤＤ端子にするかを切り替える切り替え制御信号を供給する電源電圧供給元切り替え手段をさらに備え、
前記電源電圧供給元切り替え手段からの前記切り替え制御信号がスクライブライン上を経由した配線を介して供給されることによって、前記電源電圧の供給元が前記ＢＴ用電源配線に選択され、
前記スクライブラインを切断することによって、前記電源電圧の供給元を前記ＢＴ用電源配線から前記内部回路のＶＤＤ端子に切り替わる請求項４記載の半導体装置。
前記ＢＴ制御回路の配線の一部を溶断することによって、前記内部回路にＢＴ用電源電圧およびＢＴ用信号の供給が停止されることを特徴とする請求項５記載の半導体装置。
前記各々の内部回路の前記ＢＴ用信号配線が電気的に接続されていることを特徴とする請求項４、５又は６記載の半導体装置。
前記各々の内部回路の前記ＢＴ用電源配線が電気的に接続されていることを特徴とする請求項４乃至７いずれかに記載の半導体装置。
半導体装置のバーンインテスト（ＢＴ）を制御するＢＴ制御回路であって、
ＢＴ中に前記半導体装置の内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記半導体装置への電源供給の停止を制御するストップ信号を出力することを特徴とするＢＴ制御回路。
前記監視する手段は、ＢＴ用電源配線から供給される電圧から所定の電圧を生成し、前記生成した所定の電圧と前記監視電圧とを比較する比較回路を、を備えることを特徴とする請求項９記載のＢＴ制御回路。
半導体チップが複数設けられたウェハ状態において半導体装置のバーンインテスト（ＢＴ）を行うＢＴ方法であって、
前記半導体チップの各々に設けられた内部回路に、共通のＢＴ用電源配線を介してＢＴ用電源電圧を供給するステップと、
前記内部回路の各々に、共通のＢＴ用信号配線を介してＢＴ用信号を供給するステップと、
前記内部回路に対応するＢＴ制御回路にＢＴ用電源電圧を供給するステップと、
前記ＢＴ制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、
前記ＢＴ制御回路が前記監視するステップの結果に基づいてＢＴストップ信号を出力するステップと、
前記ＢＴストップ信号に基づいて前記内部回路にＢＴ用電源電圧およびＢＴ用信号の供給を停止するステップと、を備える半導体装置のＢＴ方法。
複数の半導体チップが設けられたウェハ状態において、
前記半導体チップの各々設けられた内部回路に、共通のＢＴ用電源配線を介してＢＴ用電源電圧を供給するステップと、
前記内部回路の各々に共通のＢＴ用信号配線を介してＢＴ用信号を供給するステップと、
前記各々の内部回路に対応するＢＴ制御回路にＢＴ用電源電圧を供給するステップと、
前記ＢＴ制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、
前記ＢＴ制御回路が前記監視するステップの結果に基づいてＢＴストップ信号を出力するステップと、
前記ＢＴストップ信号に基づいて前記内部回路にＢＴ用電源電圧およびＢＴ用信号の供給を停止するステップと、
前記ウェハをスクライブして半導体チップに切り離すステップと、
ＢＴ用電源電圧およびＢＴ用信号の供給が停止された内部回路に対応する半導体チップを除去するステップと、を備える半導体装置の製造方法。
前記ＢＴ制御回路にＢＴ用電源電圧を供給するステップでは、一部がスクライブライン上に設けられた配線を介して供給される制御信号によって、前記電源配線を介してＢＴ用電源電圧を供給し、
前記スクライブして半導体チップに切り離すステップ後、前記制御信号の配線が切断され、前記内部回路のＶＤＤ端子を介して前記ＢＴ制御回路に電源電圧を供給するステップを備えることを特徴とする請求項１２に記載の半導体装置の製造方法。