JP2007108041A - テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム - Google Patents
テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム Download PDFInfo
- Publication number
- JP2007108041A JP2007108041A JP2005299894A JP2005299894A JP2007108041A JP 2007108041 A JP2007108041 A JP 2007108041A JP 2005299894 A JP2005299894 A JP 2005299894A JP 2005299894 A JP2005299894 A JP 2005299894A JP 2007108041 A JP2007108041 A JP 2007108041A
- Authority
- JP
- Japan
- Prior art keywords
- test signal
- semiconductor device
- test
- output
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】テスト中に、テスト信号発生部の出力異常によってDUT破壊を起こさないようにする。
【解決手段】テスト信号発生部100と、半導体デバイスDUTとテスト信号発生部との接続経路に設けられている遮断スイッチS6と、テスト信号発生部100の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に遮断スイッチS6を制御し、テスト信号発生部100と半導体デバイスDUTの接続経路を遮断する異常検出部2とを有する。
【選択図】図2
【解決手段】テスト信号発生部100と、半導体デバイスDUTとテスト信号発生部との接続経路に設けられている遮断スイッチS6と、テスト信号発生部100の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に遮断スイッチS6を制御し、テスト信号発生部100と半導体デバイスDUTの接続経路を遮断する異常検出部2とを有する。
【選択図】図2
Description
本発明は、半導体デバイスのテスト信号発生回路と、当該自己診断機能をテスト信号発生回路に追加する機能追加回路モジュールと、半導体デバイスの検査システムとに関する。
半導体デバイスの検査は、パフォーマンスボード上に実装された検査回路を通じて、デバイスの実動作に近い様々な信号を入力して行われる。
近年のシステムLSIの進展にともない、デバイスの複合化が進み、LSIテスタのみで検査をすることが難しくなってきている。このため検査回路内に、テスタ出力を基に、実デバイスに即した信号を生成するテスト信号発生回路を各種備える必要性が高まっている。
とくにアナログ回路とデジタル回路を混載したシステムLSIデバイスが増えてきているため、デジタル回路の検査回路にメモリ部やロジック部ごとに設けていたBIST(Built In Self Test)部のほかに、アナログ混載の回路を測定するBOST(Built Out Self Test)を搭載し対処するケースが増えている。
BOSTは、デジタル用半導体テスタでアナログ回路のテストを高速かつローコストで実現する技術である。BOSTをパフォーマンスボードに搭載すると、テスタに高価なアナログ・オプションが不要である、デバイスのチップ内にテスト用回路を搭載する必要がなくエリア・ペナルティがない、精度が高い検査が可能でテスタやチップ内にアナログ用テスト回路を設ける場合に比べ当該テスト回路のデバッグが容易であるといった特長を有する。
BOSTは、デジタル用半導体テスタでアナログ回路のテストを高速かつローコストで実現する技術である。BOSTをパフォーマンスボードに搭載すると、テスタに高価なアナログ・オプションが不要である、デバイスのチップ内にテスト用回路を搭載する必要がなくエリア・ペナルティがない、精度が高い検査が可能でテスタやチップ内にアナログ用テスト回路を設ける場合に比べ当該テスト回路のデバッグが容易であるといった特長を有する。
このように検査回路自体が大規模になっていることから、様々な方法で初期化および調整を実施して用いる必要がある。
通常、検査回路の初期化や調整を、大別して2種類の方法で実施している。
一つは被検査デバイス(以下、DUT:Device Under Test)ごとに実施する方法であり、他の一つは幾つかのデバイス測定ごとに定期的に実施する方法である。
一つは被検査デバイス(以下、DUT:Device Under Test)ごとに実施する方法であり、他の一つは幾つかのデバイス測定ごとに定期的に実施する方法である。
ところが、DUTごとに検査回路の初期化や調整を行うと、これらを毎回実施してから実際の測定を行うことになり、DUT1個あたりの測定時間が長くなりスループットが悪化する。
定期的に検査回路の初期化や調整を行うと、生産途中で検査回路が故障した場合に、検査回路の故障はDUTの測定結果の異常となって現れ、DUTが良品であっても不良判定される。
また、故障した検査回路の故障モードによっては、DUTに異常に高い電圧が印加される場合があり、この場合、DUTが破壊される可能性がある。しかし、正常な検査回路を用いた検査で発生する不良品の連続発生と、故障した検査回路によりDUTを破壊して不良を発生させている場合とが容易に判別できず、その場合、検査回路が原因で不良品と判定される製品を作ることになり、歩留まりの低下を招いていた。
とくに、アナログ回路にはデジタル回路に比べて大きな電圧を印加する回路(たとえば高電圧発生回路等)があり、このような高い電圧を必要とする検査回路の故障はDUT破壊につながりやすい。
また、故障した検査回路の故障モードによっては、DUTに異常に高い電圧が印加される場合があり、この場合、DUTが破壊される可能性がある。しかし、正常な検査回路を用いた検査で発生する不良品の連続発生と、故障した検査回路によりDUTを破壊して不良を発生させている場合とが容易に判別できず、その場合、検査回路が原因で不良品と判定される製品を作ることになり、歩留まりの低下を招いていた。
とくに、アナログ回路にはデジタル回路に比べて大きな電圧を印加する回路(たとえば高電圧発生回路等)があり、このような高い電圧を必要とする検査回路の故障はDUT破壊につながりやすい。
本発明が解決しようとする第1の課題は、出力異常によってDUT破壊を起こさないようにする機能を有する、検査回路に用いるテスト信号発生回路と、それを用いた半導体デバイスの検査システムを実現することである。
本発明が解決しようとする第2の課題は、既存の検査回路に、上記機能を付加することができる機能追加回路モジュールを実現することである。
本発明が解決しようとする第2の課題は、既存の検査回路に、上記機能を付加することができる機能追加回路モジュールを実現することである。
本発明に係るテスト信号発生回路は、半導体デバイスのテスト信号発生回路であって、テスト信号発生部と、前記半導体デバイスと前記テスト信号発生部との接続経路に設けられている遮断スイッチと、前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部とを有する。
本発明では好適に、前記異常検出部は、当該異常検出部と前記テスト信号発生部との接続経路に、当該接続経路を所定のタイミングで一定時間接続させる検出タイミング制御回路を含む。
本発明では好適に、前記接続経路を接続させる前記所定のタイミングと前記一定時間を規定する信号として、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタからのテスト終了信号を用いる。
本発明では好適に、前記異常検出部に、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタのテスト終了信号が入力され、前記異常検出部は、半導体デバイスのテスト終了を起点とする、次の半導体デバイスのテスト開始までのハンドリング時間内で、前記テスト信号発生部の異常検出と前記遮断スイッチの制御を行う。
本発明では好適に、前記異常検出部は、当該異常検出部と前記テスト信号発生部との接続経路に、当該接続経路を所定のタイミングで一定時間接続させる検出タイミング制御回路を含む。
本発明では好適に、前記接続経路を接続させる前記所定のタイミングと前記一定時間を規定する信号として、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタからのテスト終了信号を用いる。
本発明では好適に、前記異常検出部に、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタのテスト終了信号が入力され、前記異常検出部は、半導体デバイスのテスト終了を起点とする、次の半導体デバイスのテスト開始までのハンドリング時間内で、前記テスト信号発生部の異常検出と前記遮断スイッチの制御を行う。
本発明に係る機能追加モジュールは、半導体デバイスのテスト信号発生回路に異常時の出力停止機能を追加する機能追加回路モジュールであって、前記半導体デバイスと前記テスト信号発生部との接続経路に挿入されるスイッチと、前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部とを有する。
本発明に係る検査システムは、半導体デバイスのテスト信号発生部と、前記テスト信号発生部を経由して半導体デバイスの検査を行うテスタと、前記テスト信号発生部の検査位置に前記半導体デバイスを移動させるハンドラと、前記半導体デバイスと前記テスト信号発生部との接続経路に設けられている遮断スイッチと、前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部とを有する。
本発明では好適に、前記異常検出部は、当該異常検出部と前記テスト信号発生部との接続経路に、当該接続経路を所定のタイミングで一定時間接続させる検出タイミング制御回路を含む。
本発明では好適に、前記テスタと前記ハンドラ間の接続インターフェースに、当該接続インターフェースが持つ前記ハンドラの停止機能に、前記異常検出部の異常検出に基づいて割り込みを与える停止制御手段を備える。
本発明では好適に、前記テスタと前記ハンドラ間の接続インターフェースに、当該接続インターフェースが持つ前記ハンドラの停止機能に、前記異常検出部の異常検出に基づいて割り込みを与える停止制御手段を備える。
本発明によれば、出力異常によってDUT破壊を起こさないようにする機能を有する、検査回路に用いるテスト信号発生回路と、それを用いた半導体デバイスの検査システムを実現することができる。
また、既存の検査回路に、上記機能を付加することができる機能追加回路モジュールを実現することができる。
また、既存の検査回路に、上記機能を付加することができる機能追加回路モジュールを実現することができる。
図1は、本発明が適用可能なテスト信号発生回路の一例を示す回路図である。
図解した例のテスト信号発生回路は、そのテスト信号発生部100が、オーディオ信号(AUDIO)、IF信号およびVS信号を入力とし、オーディオ信号(AUDIO)とIF信号をスイッチS1、S2で入力選択して、スイッチS3−1とS3−2で減衰器(ATT)101を通すか否かの選択を行ったのち、入力信号を、バッファ102を通して出力させる回路である。
スイッチS3−2とバッファ102との間に結合コンデンサC1が接続され、その接続点とVS信号入力との間にフィード抵抗R1が接続されている。結合抵抗C1とスイッチS3−2との接続ノードが抵抗R2を介して接地され、VS入力がノイズ除去のためにコンデンサC1を介して接地されている。
バッファ102の出力にはモニタ用タップTP1が設けられ、かつ、測定時にオンまたはオフがプログラム制御されるリレースイッチS4とS5を介してDUT(不図示)が有する複数の端子の何れかに接続可能となっている。
図解した例のテスト信号発生回路は、そのテスト信号発生部100が、オーディオ信号(AUDIO)、IF信号およびVS信号を入力とし、オーディオ信号(AUDIO)とIF信号をスイッチS1、S2で入力選択して、スイッチS3−1とS3−2で減衰器(ATT)101を通すか否かの選択を行ったのち、入力信号を、バッファ102を通して出力させる回路である。
スイッチS3−2とバッファ102との間に結合コンデンサC1が接続され、その接続点とVS信号入力との間にフィード抵抗R1が接続されている。結合抵抗C1とスイッチS3−2との接続ノードが抵抗R2を介して接地され、VS入力がノイズ除去のためにコンデンサC1を介して接地されている。
バッファ102の出力にはモニタ用タップTP1が設けられ、かつ、測定時にオンまたはオフがプログラム制御されるリレースイッチS4とS5を介してDUT(不図示)が有する複数の端子の何れかに接続可能となっている。
図2に、本発明を適用後のテスト信号発生回路の回路図を示す。テスト信号発生部100の構成は図1と同じとしている。なお、本発明が適用可能なテスト信号発生回路は、そのテスト信号発生部の構成として図示のものに限らない。ここでは図面の簡略化のため最も簡単な構成の回路例を示している。したがって、テスタからの電源供給(および信号)に基づいて、DUTが実際に用いられる環境の回路と同様なテスト信号を生成するものであればよく、その回路構成はDUTの種類ごとに変わり得る。
図2に示すテスト信号発生回路1は、テスト信号発生部100に加えて、バッファ102とDUT(厳密には、リレースイッチS4およびS5)との間の接続経路に設けられている遮断スイッチS6を有する。遮断スイッチS6の表記で、黒丸は当該スイッチがオフとなる通常時にスイッチ片が接触する接点を表す。また、白丸は当該スイッチがオンし、上記接続経路を遮断するときにスイッチ片が接触する接点を表す。
テスト信号発生回路1は、遮断スイッチS6がオフし、上記接続経路を導通としているときにバッファ102の出力をモニタし、当該出力の電圧異常を検出する異常検出部2を有する。異常検出部2は、異常を検出すると、遮断スイッチS6をオンさせるための制御信号CS1x(x:ローアクティブを表す)を出力する。異常検出部2によるバッファ102の出力モニタ線の途中に、さらにもう一つ、スイッチS7が設けられている。このスイッチS7は、異常検出部2の電圧モニタ開始のタイミングとモニタ時間を制御することにより、結果的に、遮断スイッチS6がオンするタイミングと時間を制御するための手段である。スイッチS7を制御する信号(検出タイミング制御信号)CS2x(x:ローアクティブを表す)は、異常検出部2自身によって生成される。
なお、制御信号CS1xは、詳細は後述するが、検査システムの停止制御の割り込みにも用いられる。
テスト信号発生回路1は、遮断スイッチS6がオフし、上記接続経路を導通としているときにバッファ102の出力をモニタし、当該出力の電圧異常を検出する異常検出部2を有する。異常検出部2は、異常を検出すると、遮断スイッチS6をオンさせるための制御信号CS1x(x:ローアクティブを表す)を出力する。異常検出部2によるバッファ102の出力モニタ線の途中に、さらにもう一つ、スイッチS7が設けられている。このスイッチS7は、異常検出部2の電圧モニタ開始のタイミングとモニタ時間を制御することにより、結果的に、遮断スイッチS6がオンするタイミングと時間を制御するための手段である。スイッチS7を制御する信号(検出タイミング制御信号)CS2x(x:ローアクティブを表す)は、異常検出部2自身によって生成される。
なお、制御信号CS1xは、詳細は後述するが、検査システムの停止制御の割り込みにも用いられる。
図3に、異常検出部2の具体的回路例を示す。
図解した異常検出部2は、第1比較器COMP1、第2比較器COMP2、3つの抵抗R3〜R5、1つのオアゲートOR、5つのナンドゲートNAND1〜NAND5、ならびに、単安定マルチバイブレータ回路(MONO−MULTI)21を有する。
第1比較器COMP1の反転入力「−」および第2比較器COMP2の非反転入力「+」にオン状態の遮断スイッチS6およびスイッチS7を介して図2のバッファ102の出力が印加可能となっている。このバッファ出力の入力ノードは、抵抗R3を介して接地されている。
図解した異常検出部2は、第1比較器COMP1、第2比較器COMP2、3つの抵抗R3〜R5、1つのオアゲートOR、5つのナンドゲートNAND1〜NAND5、ならびに、単安定マルチバイブレータ回路(MONO−MULTI)21を有する。
第1比較器COMP1の反転入力「−」および第2比較器COMP2の非反転入力「+」にオン状態の遮断スイッチS6およびスイッチS7を介して図2のバッファ102の出力が印加可能となっている。このバッファ出力の入力ノードは、抵抗R3を介して接地されている。
第1比較器COMP1の非反転入力「+」に、モニタ電圧の正常範囲の下限を規定する第1基準電圧VLが印加され、第2比較器COMP2の反転入力「−」に上記正常範囲の上限を規定する第2基準電圧VHが印加されている。図2のテスト信号発生部100では、その故障により出力が正常値の0[V]から異常変動する要因は、バッファ102が故障して、その出力が電源電圧、たとえば±15[V]になると予想されるため、ここでは正常範囲の変動検出限界を±1[V]に設定している。この第1基準電圧VLと第2基準電圧VHの値は、テスト信号発生部の種類に応じて任意に設定可能である。たとえば、あるテスト信号発生部の正常な出力が最大で電源電圧3[V]、最低で0[V]になる可能性がある場合は、検出限界範囲の第1基準電圧VLを(0−α)[V]、第2基準電圧VHを(3+α)[V]に設定可能である。
第1比較器COMP1の出力がオアゲートORの一方入力に接続され、かつ、+5Vに抵抗R4を介してプルアップされている。同様に、第2比較器COMP2の出力がオアゲートORの他方入力に接続され、かつ、+5Vに抵抗R5を介してプルアップされている。この抵抗による正電圧固定は、第1比較器COMP1と第2比較器COMP2の供給電源の最大値が+15[V]と、後段の論理回路の入力許容電圧3[V]より高く、コンパレータ出力を最大でも5[V]にする必要があるためで、その必要がなければ省略可能である。
ナンドゲートNAND1、NAND2およびNAND5は、その2つの入力が各々短絡され、インバータとして機能する。
オアゲートORの出力が、ナンドゲートNAND1の共通入力ノードに接続され、ナンドゲートNAND1の出力が、ナンドゲートNAND3およびナンドゲートNAND4からなるRSフリップフロップ回路の一方入力(ノードND1)に接続されている。RSフリップフロップ回路の他方入力(ノードND2)には、ナンドゲートNAND2を介してリセット信号RSが印加可能となっている。また、RSフリップフロップ回路の出力(ノードND3)がナンドゲートNAND5の共通入力ノードに接続されている。
ナンドゲートNAND5からは前述した制御信号CS1xが出力され、遮断スイッチS6に戻されるようになっている。
オアゲートORの出力が、ナンドゲートNAND1の共通入力ノードに接続され、ナンドゲートNAND1の出力が、ナンドゲートNAND3およびナンドゲートNAND4からなるRSフリップフロップ回路の一方入力(ノードND1)に接続されている。RSフリップフロップ回路の他方入力(ノードND2)には、ナンドゲートNAND2を介してリセット信号RSが印加可能となっている。また、RSフリップフロップ回路の出力(ノードND3)がナンドゲートNAND5の共通入力ノードに接続されている。
ナンドゲートNAND5からは前述した制御信号CS1xが出力され、遮断スイッチS6に戻されるようになっている。
この回路の動作を説明する。
バッファ出力が正常値、たとえば0[V]の場合、第1比較器COMP1および第2比較器COMP2の出力がともにローレベル(以下、「L」と表記)となり、オアゲートORの出力が「L」、ナンドゲートNAND1の出力が接続されているRSフリップフロップ回路の一方入力(ノードND1)がハイレベル(以下、「H」と表記)となっている。
一方、リセット信号RS(ハイアクティブ)が入力されていないときは、RSフリップフロップ回路の他方入力も「H」となっており、その出力(ノードND3が「L」となっている。したがって、ナンドゲートNAND5から出力される制御信号CS1xは非アクティブの「H」となることから、遮断スイッチS6がオフ(バッファ出力を導通する状態)となっている。
バッファ出力が正常値、たとえば0[V]の場合、第1比較器COMP1および第2比較器COMP2の出力がともにローレベル(以下、「L」と表記)となり、オアゲートORの出力が「L」、ナンドゲートNAND1の出力が接続されているRSフリップフロップ回路の一方入力(ノードND1)がハイレベル(以下、「H」と表記)となっている。
一方、リセット信号RS(ハイアクティブ)が入力されていないときは、RSフリップフロップ回路の他方入力も「H」となっており、その出力(ノードND3が「L」となっている。したがって、ナンドゲートNAND5から出力される制御信号CS1xは非アクティブの「H」となることから、遮断スイッチS6がオフ(バッファ出力を導通する状態)となっている。
この状態で、バッファ出力が大きく変動し、たとえば−2[V]になると、第1比較器COMP1の出力が5[V]付近の「H」に推移する。そして、RSフリップフロップ回路の出力(ノードND3)が「L」から「H」に反転し、その結果、制御信号CS1xがアクティブ(「L」)となって遮断スイッチS6をオンさせ、バッファ出力の出力経路を遮断する。
リセットにする場合は、テスタからのリセット信号RSが「H」となるので、RSフリップフロップ回路の他方入力(ノードND2)が反転され、その結果、制御信号CS1xが元の「H」レベルに戻され、遮断スイッチS6がオフする。
リセットにする場合は、テスタからのリセット信号RSが「H」となるので、RSフリップフロップ回路の他方入力(ノードND2)が反転され、その結果、制御信号CS1xが元の「H」レベルに戻され、遮断スイッチS6がオフする。
この回路はスイッチS7がオフすると、バッファ出力が遮断されることから機能しない。したがって、スイッチS7のオン時間は、当該異常検出回路の動作許可を与える。
検出タイミング制御回路としての単安定マルチバイブレータ回路21は、この動作許可のタイミングと時間を制御する回路である。単安定マルチバイブレータ回路21は、テスタからのテスト終了信号EOTを入力し、あるDUTのテスト期間が終了してから、つぎのDUTのテストが開始されるまでの間に異常検出の動作許可を与える短いパルス幅の検出タイミング制御信号CS2xを生成し、スイッチS7に出力する。
これによって、テストとテストの間にDUTをセットする非テスト期間ごとに当該異常検出とバッファ出力の遮断制御を行うことが可能となる。
検出タイミング制御回路としての単安定マルチバイブレータ回路21は、この動作許可のタイミングと時間を制御する回路である。単安定マルチバイブレータ回路21は、テスタからのテスト終了信号EOTを入力し、あるDUTのテスト期間が終了してから、つぎのDUTのテストが開始されるまでの間に異常検出の動作許可を与える短いパルス幅の検出タイミング制御信号CS2xを生成し、スイッチS7に出力する。
これによって、テストとテストの間にDUTをセットする非テスト期間ごとに当該異常検出とバッファ出力の遮断制御を行うことが可能となる。
つぎに、この異常検出部2を有するテスト信号発生回路1を用いた検査システムの全体構成と、その動作について説明する。
図4に、検査システムの概略構成図を示す。また、図5(A)および図5(C)にテスト終了信号EOTと、テスト開始信号SOTのパルス印加タイミングを示す。
図4に示す検査システム10は、パフォーマンスボード11、テスタ12、ハンドラ13、たとえばマイクロコンピュータ(μC)からなる停止制御手段14、未測定デバイスのトレイ15、検査を合格したデバイスのPASSトレイ16、および、検査に不合格のデバイスのFAILトレイ17を有する。
パフォーマンスボード11に、図2に示す異常検出部2を有するテスト信号発生回路1が形成されて、DUTとそのホルダが設けられている。テスト信号発生回路1は一部のテスト信号を生成して、DUTに与える。
パフォーマンスボード11に対し、テスタ12から、測定の電源およびバイアス電圧、一部のテスト信号、図5(C)のテスト開始信号および図5(A)のテスト終了信号を含む各種テスト制御信号が供給される。パフォーマンスボード11からテスト後のDUTからの出力信号がテスタ12に返される。テスタ12は全てのテスト項目で上記信号のやり取りを行って評価し、不図示のマニピュレータを制御して、評価で最終的に合格基準に達したデバイスをPASSトレイ16に移送させ、不合格のデバイスをFAILトレイ17に移送させる。
図4に示す検査システム10は、パフォーマンスボード11、テスタ12、ハンドラ13、たとえばマイクロコンピュータ(μC)からなる停止制御手段14、未測定デバイスのトレイ15、検査を合格したデバイスのPASSトレイ16、および、検査に不合格のデバイスのFAILトレイ17を有する。
パフォーマンスボード11に、図2に示す異常検出部2を有するテスト信号発生回路1が形成されて、DUTとそのホルダが設けられている。テスト信号発生回路1は一部のテスト信号を生成して、DUTに与える。
パフォーマンスボード11に対し、テスタ12から、測定の電源およびバイアス電圧、一部のテスト信号、図5(C)のテスト開始信号および図5(A)のテスト終了信号を含む各種テスト制御信号が供給される。パフォーマンスボード11からテスト後のDUTからの出力信号がテスタ12に返される。テスタ12は全てのテスト項目で上記信号のやり取りを行って評価し、不図示のマニピュレータを制御して、評価で最終的に合格基準に達したデバイスをPASSトレイ16に移送させ、不合格のデバイスをFAILトレイ17に移送させる。
このようなDUTのテストは、図5(C)のテスト開始信号を契機として開始され、図5(A)のテスト終了信号を契機として終了する。つぎのテスト開始までの期間は「ハンドリング期間」と称され、通常、1〜2[sec]存在する。
ハンドリング期間には、テスタ12から停止制御手段14を介して(スルーして)テスト終了信号EOTを受け取ったハンドラ13が、そのアーム13Aを制御して未測定デバイスのトレイ15上の未測定デバイスをとりにいく。その間に、不図示のマニピュレータがテスタ12からのテスト評価結果に応じて測定済みのデバイスをPASSトレイ16またはFAILトレイ17に移送する。
ハンドラ13がピックアップしたデバイスがテスト期間のDUTとしてパフォーマンスボード11上にセットされる。その後、テスタ12からテスト開始信号SOT(図5(C))が発行され、つぎのテストが開始される。
以上の動作を繰り返してデバイステストが断続的に行われる。
ハンドリング期間には、テスタ12から停止制御手段14を介して(スルーして)テスト終了信号EOTを受け取ったハンドラ13が、そのアーム13Aを制御して未測定デバイスのトレイ15上の未測定デバイスをとりにいく。その間に、不図示のマニピュレータがテスタ12からのテスト評価結果に応じて測定済みのデバイスをPASSトレイ16またはFAILトレイ17に移送する。
ハンドラ13がピックアップしたデバイスがテスト期間のDUTとしてパフォーマンスボード11上にセットされる。その後、テスタ12からテスト開始信号SOT(図5(C))が発行され、つぎのテストが開始される。
以上の動作を繰り返してデバイステストが断続的に行われる。
本実施形態では、テスタ12からパフォーマンスボード11に発せられるテスト終了信号EOTを分岐して、パフォーマンスボード11上に形成している図3の単安定マルチバイブレータ回路21に入力する。
単安定マルチバイブレータ回路21は、図5(B)に示すように、テスト終了信号EOTから数百[msec]後に、パルス時間幅が300[msec]程度の検出タイミング制御信号CS2xを生成する。
検出タイミング制御信号CS2xのローアクティブのパルスがスイッチS7のオンを制御することによって、その印加タイミングで異常検出部2の動作許可がおり、そのパルスの時間幅だけ動作期間が規定される。
スイッチS7がオンになると、異常検出部2内の第1比較器COMP1および第2比較器COMP2からなるウィンドウコンパレータにバッファ102の出力が接続され、信号が入力される。
単安定マルチバイブレータ回路21は、図5(B)に示すように、テスト終了信号EOTから数百[msec]後に、パルス時間幅が300[msec]程度の検出タイミング制御信号CS2xを生成する。
検出タイミング制御信号CS2xのローアクティブのパルスがスイッチS7のオンを制御することによって、その印加タイミングで異常検出部2の動作許可がおり、そのパルスの時間幅だけ動作期間が規定される。
スイッチS7がオンになると、異常検出部2内の第1比較器COMP1および第2比較器COMP2からなるウィンドウコンパレータにバッファ102の出力が接続され、信号が入力される。
前述したように、バッファ102が正常であれば、バッファ102の出力は0[V]付近のため、コンパレータの出力は変化せず、後段の論理回路により遅延時間経過後にスイッチS7がオフとなる。バッファ102の出力が異常値(例えば+15[V])を出力した場合、ウィンドウコンパレータのしきい値を超えるため、第2比較器COMP2の出力が反転し、その出力信号でリレーS6をコントロールし、バッファ102が入力ラインから切り離される。
これにより次に測定されるDUTに異常電圧が印加されないため、当該DUTが破壊されることを未然に防止できる。
これにより次に測定されるDUTに異常電圧が印加されないため、当該DUTが破壊されることを未然に防止できる。
本実施形態では、図4に示すように、テスタ12とハンドラ13の接続インターフェースに、停止制御手段14を介在させている。この停止制御手段14を設けるのは任意であるが、以下の理由により停止制御手段14を設けることが望ましい。
図2〜図4に示すように、遮断スイッチS6に与える制御信号CS1xを停止制御手段14に入力させる。停止制御手段14は、処理の割り込みが可能な手段、たとえばマイクロコンピュータにより構成される。このような停止制御手段14は、制御信号CS1xが入力されると、テスタ12に対してはテストを中止するテスト中止信号SSを出力し、ハンドラ13に対しては、その動作を停止させるとともに、電源を遮断する、及び/又は、バドライト(緊急表示灯)を点灯させる緊急停止信号ESを出力する。これにより、作業者に異常を知らせることができ、望ましい。
図2〜図4に示すように、遮断スイッチS6に与える制御信号CS1xを停止制御手段14に入力させる。停止制御手段14は、処理の割り込みが可能な手段、たとえばマイクロコンピュータにより構成される。このような停止制御手段14は、制御信号CS1xが入力されると、テスタ12に対してはテストを中止するテスト中止信号SSを出力し、ハンドラ13に対しては、その動作を停止させるとともに、電源を遮断する、及び/又は、バドライト(緊急表示灯)を点灯させる緊急停止信号ESを出力する。これにより、作業者に異常を知らせることができ、望ましい。
本実施例では、テスト信号発生部100にバッファ102を使っているが、検査回路で利用する電子回路はどのような回路であっても、同様な構成で故障判別が可能である。例示すると、増幅回路、信号源、加減算回路などを用い得る。
図2に示す破線部Aで囲まれた、異常検出部2、遮断スイッチS6およびスイッチS7をモジュール化することもできる。つまり、これらをモジュール基板に形成し、本発明が適用されていない既存のテスト信号発生回路に、このモジュール基板(機能追加モジュール)を接続させて用いることができる。
その場合、既存のテスト信号発生回路の配線途中を切って遮断スイッチS6を挿入することは一般に困難である。そのような場合、たとえば図6に示すように、バッファ102の出力モニタ用のタップTP1と、リレースイッチS4またはS5の接点との間に、複数の遮断スイッチS6−1、S6−2を設け、これらを同一の制御信号CS1xにより同時に制御するようにするとよい。スイッチの接点は基板裏面の半田接続部あるいはラッピングワイヤ接続部として表出しているから、そこに電気的接続をとることは比較的容易だからである。このとき、元のプリント配線基板の信号線はカッタ等で切断する。
その場合、既存のテスト信号発生回路の配線途中を切って遮断スイッチS6を挿入することは一般に困難である。そのような場合、たとえば図6に示すように、バッファ102の出力モニタ用のタップTP1と、リレースイッチS4またはS5の接点との間に、複数の遮断スイッチS6−1、S6−2を設け、これらを同一の制御信号CS1xにより同時に制御するようにするとよい。スイッチの接点は基板裏面の半田接続部あるいはラッピングワイヤ接続部として表出しているから、そこに電気的接続をとることは比較的容易だからである。このとき、元のプリント配線基板の信号線はカッタ等で切断する。
本実施形態によれば、DUTの測定ごとにテスト信号発生回路のチェックを行うことができるため、テスト信号発生回路の不具合によるDUT破壊を未然に防止できる。
異常検出部2の回路規模が小さいため、パフォーマンスボード上に容易に実装可能で、安価に製作することができる。また、BOSTのようにモジュールとして搭載が可能なため、既存のパフォーマンスボードへの展開も容易である。
テスト信号発生回路の故障時に、システム全体を即時停止可能であり、また、緊急表示灯等を用いて、異常発生時にわかりやすく表示が可能である。
測定時間が短く、DUTと次のDUTの測定間隔(インデックス時間)でチェックが可能なため生産時のスループットが下がらない。
テスト信号発生回路がDUTを破壊しないため、量産時の歩留まりが向上する。
異常検出部2の回路規模が小さいため、パフォーマンスボード上に容易に実装可能で、安価に製作することができる。また、BOSTのようにモジュールとして搭載が可能なため、既存のパフォーマンスボードへの展開も容易である。
テスト信号発生回路の故障時に、システム全体を即時停止可能であり、また、緊急表示灯等を用いて、異常発生時にわかりやすく表示が可能である。
測定時間が短く、DUTと次のDUTの測定間隔(インデックス時間)でチェックが可能なため生産時のスループットが下がらない。
テスト信号発生回路がDUTを破壊しないため、量産時の歩留まりが向上する。
1…テスト信号発生回路、2…異常検出部、10…検査システム、11…パフォーマンスボード、12…テスタ、13…ハンドラ、14…停止制御手段、21…単安定マルチバイブレータ回路、100…テスト信号発生部、102…バッファ、COMP1…第1比較器、COMP2…第2比較器、S6,S6−1,S6−2…遮断スイッチ、S7…スイッチ、VL…第1基準電圧(正常範囲の下限)、VH…第2基準電圧(正常範囲の上限)、EOT…テスト終了信号、SOT…テスト開始信号、CS1x…制御信号、CS2x…検出タイミング制御信号、RS…リセット信号
Claims (12)
- 半導体デバイスのテスト信号発生回路であって、
テスト信号発生部と、
前記半導体デバイスと前記テスト信号発生部との接続経路に設けられている遮断スイッチと、
前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部と、
を有するテスト信号発生回路。 - 前記異常検出部は、当該異常検出部と前記テスト信号発生部との接続経路に、当該接続経路を所定のタイミングで一定時間接続させる検出タイミング制御回路を含む
請求項1に記載のテスト信号発生回路。 - 前記接続経路を接続させる前記所定のタイミングと前記一定時間を規定する信号として、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタからのテスト終了信号を用いる
請求項2に記載のテスト信号発生回路。 - 前記異常検出部に、前記テスト信号発生部を用いて前記半導体デバイスの特性を測定するテスタのテスト終了信号が入力され、
前記異常検出部は、半導体デバイスのテスト終了を起点とする、次の半導体デバイスのテスト開始までのハンドリング時間内で、前記テスト信号発生部の異常検出と前記遮断スイッチの制御を行う
請求項1に記載のテスト信号発生回路。 - 前記異常検出部は、
前記テスト信号発生部の出力と前記正常範囲の上限値とを比較し、前記上限値より高いハイレベル側の第1異常出力を検出する第1比較器と、
前記テスト信号発生部の出力と前記正常範囲の下限値とを比較し、前記前記下限値より低いローレベル側の第2異常出力を検出する第2比較器と、
前記第1異常出力と前記第1異常出力の一方が検出されたときに、前記スイッチをオン可能なスイッチ制御信号を生成する出力部と、
を備える請求項1記載のテスト信号発生回路。 - 半導体デバイスのテスト信号発生回路に異常時の出力停止機能を追加する機能追加回路モジュールであって、
前記半導体デバイスと前記テスト信号発生部との接続経路に挿入されるスイッチと、
前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部と、
を有する機能追加回路モジュール。 - 前記テスト信号発生回路からのテスト信号を印加すべき前記半導体デバイスの端子が複数存在する場合、同一のスイッチ制御信号により制御される複数の前記スイッチを、前記テスト信号発生回路の出力と、前記半導体デバイスの各端子のとの間に1つずつ接続している
請求項6に記載の機能追加回路モジュール。 - 半導体デバイスのテスト信号発生部と、
前記テスト信号発生部を経由して半導体デバイスの検査を行うテスタと、
前記テスト信号発生部の検査位置に前記半導体デバイスを移動させるハンドラと、
前記半導体デバイスと前記テスト信号発生部との接続経路に設けられている遮断スイッチと、
前記テスト信号発生部の出力をモニタし、モニタしている出力の電圧値が正常範囲を外れる場合に前記遮断スイッチを制御し、前記テスト信号発生部と前記半導体デバイスの接続経路を遮断する異常検出部と、
を有する半導体デバイスの検査システム。 - 前記異常検出部は、当該異常検出部と前記テスト信号発生部との接続経路に、当該接続経路を所定のタイミングで一定時間接続させる検出タイミング制御回路を含む
請求項8に記載の半導体デバイスの検査システム。 - 前記接続経路を接続させる前記所定のタイミングと前記一定時間を規定する信号として、前記テスタからのテスト終了信号を用い、テスト終了を起点とする、次の半導体デバイスのテスト開始までの前記ハンドラによるハンドリング時間内で、前記テスト信号発生部の異常検出と前記遮断スイッチの制御を行う
請求項9に記載の半導体デバイスの検査システム。 - 前記テスタと前記ハンドラ間の接続インターフェースに、当該接続インターフェースが持つ前記ハンドラの停止機能に、前記異常検出部の異常検出に基づいて割り込みを与える停止制御手段を備える
請求項8に記載の半導体デバイスの検査システム。 - 前記ハンドラは前記テスタからの信号により動作タイミングが制御され、
当該信号の前記ハンドラと前記テスタとの接続経路に、前記異常検出部により異常検出がされない間は前記信号を前記ハンドラに出力し、異常検出がされたときに前記信号に基づいて、前記テスタに与える停止信号と、前記ハンドラに与える電源オフのシャットダウン信号とを生成する停止制御部を設けている
請求項11に記載の半導体デバイスの検査システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299894A JP2007108041A (ja) | 2005-10-14 | 2005-10-14 | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299894A JP2007108041A (ja) | 2005-10-14 | 2005-10-14 | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007108041A true JP2007108041A (ja) | 2007-04-26 |
Family
ID=38034005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299894A Pending JP2007108041A (ja) | 2005-10-14 | 2005-10-14 | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007108041A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105124A (ja) * | 2007-10-01 | 2009-05-14 | Nippon Eng Kk | テスター装置 |
JP4843102B2 (ja) * | 2008-06-20 | 2011-12-21 | 株式会社アドバンテスト | 試験装置および試験方法 |
US8362791B2 (en) | 2008-06-20 | 2013-01-29 | Advantest Corporation | Test apparatus additional module and test method |
-
2005
- 2005-10-14 JP JP2005299894A patent/JP2007108041A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105124A (ja) * | 2007-10-01 | 2009-05-14 | Nippon Eng Kk | テスター装置 |
JP4727641B2 (ja) * | 2007-10-01 | 2011-07-20 | 日本エンジニアリング株式会社 | テスター装置 |
JP4843102B2 (ja) * | 2008-06-20 | 2011-12-21 | 株式会社アドバンテスト | 試験装置および試験方法 |
US8362791B2 (en) | 2008-06-20 | 2013-01-29 | Advantest Corporation | Test apparatus additional module and test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7877657B1 (en) | Look-ahead built-in self tests | |
KR101977431B1 (ko) | 차량 시스템용 전압 공급원을 모니터링하기 위한 방법 및 장치 | |
JP2007067340A (ja) | 半導体集積回路装置およびそのテスト方法 | |
JP2010004072A (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
KR100228322B1 (ko) | 반도체 집적회로의 검사방법 | |
JP2007108041A (ja) | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム | |
US20230221364A1 (en) | Device and method for outputting result of monitoring | |
JPH03188600A (ja) | ナビゲーションシステム用モニタおよびモニタ方法 | |
US7847574B2 (en) | Semiconductor device | |
JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびcpuユニット | |
JP2010134677A (ja) | マイクロコンピュータ及び組み込みソフトウェア開発システム | |
JP6182329B2 (ja) | 半導体装置 | |
JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
JP2008122338A (ja) | 電子回路の配線故障検査法とその検査容易化回路 | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
JP2007248421A (ja) | 半導体集積回路 | |
JP4727641B2 (ja) | テスター装置 | |
JP2010249689A (ja) | 配線故障検査装置及び方法 | |
JP2003229490A (ja) | 半導体装置とその電源断検査方法 | |
JP2019506746A (ja) | 耐短絡出力ピン回路要素 | |
JP2007225537A (ja) | 電子デバイス用試験装置及び電子デバイスの試験方法 | |
KR100483493B1 (ko) | 웨이퍼 번인 시스템의 메인 테스트 장치 | |
CN111982550A (zh) | 具监控装置的烧机测试机台及其监控方法 | |
KR101482941B1 (ko) | 안전한 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 |