KR100228322B1 - 반도체 집적회로의 검사방법 - Google Patents

반도체 집적회로의 검사방법 Download PDF

Info

Publication number
KR100228322B1
KR100228322B1 KR1019950034406A KR19950034406A KR100228322B1 KR 100228322 B1 KR100228322 B1 KR 100228322B1 KR 1019950034406 A KR1019950034406 A KR 1019950034406A KR 19950034406 A KR19950034406 A KR 19950034406A KR 100228322 B1 KR100228322 B1 KR 100228322B1
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
circuit
semiconductor
integrated circuit
power supply
Prior art date
Application number
KR1019950034406A
Other languages
English (en)
Other versions
KR960026520A (ko
Inventor
요시로우 나카다
신 하시모토
이사오 미야나가
Original Assignee
모리시다 요이치
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960026520A publication Critical patent/KR960026520A/ko
Application granted granted Critical
Publication of KR100228322B1 publication Critical patent/KR100228322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

외부에서 12.5신호를 신호입력단자에 입력하면 이 신호는 주파수 증배회로에 입력되고, 이 주파수 증배회로에 의해 100로 증배되어 기준신호로서 반도체 기억장치 및 자기검사회로에 공급된다. 자기검사회로는 반도체 기억장치에 대해 100

Description

반도체 집적회로의 검사방법
제1도는 본 발명 제1실시예에 관한 반도체 집적회로장치의 블록도.
제2도는 본 발명 제2실시에에 관한 반도체 집적회로장치에서의 전압제어회로의 회로도.
제3도는 상기 전압제어회로의 변형예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기억장치 12 : 자기검사회로
13 : 주파수 증배회로 14 : 불량소자 계수회로
15 : 외부신호 입력단자
[발명의 배경]
본 발명은 반도체 집적회로장치에 관한 것으로, 특히 동일 웨이퍼상에 형성된 다수의 반도체 집적회로에 대해 웨이퍼 상태에서 검사 또는 번인(burn-in)을 동시에 행하는 것이 가능한 반도체 집적회로의 검사방법에 관한 것이다.
최근, 반도체 집적회로는 멀티미디어의 주요 소자로서 다량의 정보를 고속으로 처리할 수 있도록 동작속도의 고속화가 요구되고 있다. 이를 위해, 복수의 반도체 집적회로장치를 동일 타이밍으로 동작시키기 위해 고속의 동기신호(수십~수백의 클록신호)에 의해 각 반도체 집적회로장치를 동기시켜 사용하는 것이 일반적으로 행해지고 있다.
또한, 반도체 집적회로의 고집적화 및 고기능화에 따라 반도체 집적회로장치에 대한 검사공정이 복잡하게 되고, 검사비용이 상승하는 것이 문제로 되고 있다.
게다가, 반도체 집적회로의 미세화 및 고집적화에 의해, 번인에 의한 초기불량 제거의 필요성이 요구됨과 동시에, 번인에 필요한 시간의 증대 또한 문제로 되고 있다.
전술한 반도체 집적회로장치에 대한 검사비용을 절감하는 방법으로서는, 일본국 특허공개공보 평3-216899호 공보 및 일본국 특허공개공보 평3-216900호 공보에 기재된 바와 같이, 반도체 집적회로의 검사를 행하기 위한 자기검사회로를 반도체 집적회로장치에 내장하고, 이 자기검사회로에 의해 반도체 집적회로에 대한 검사의 일부를 행하는 방법이 제안되고 있다.
또한, 일본국 특허공개공보 평4-139850호 공보에 기재된 바와 같이, 동일 웨이퍼상에 형성된 다수의 반도체 집적회로장치에 대해 웨이퍼 상태에서 검사 또는 번인을 동시에 행하기 위해 반도체 집적회로장치에 내장한 자기검사회로를 이용하여 적은 접촉으로 일괄하여 번인을 행하는 방법도 제안되고 있다.
그런데, 상기 종래의 방법에서, 동일 웨이퍼상에 형성되고, 외부의 신호에 동기하여 동작하는 다수의 반도체 집적회로에 대해, 각 반도체 집적회로장치에 내장된 자기검사회로를 이용하여 웨이퍼 상태에서 검사 또는 번인을 동시에 행하기 위해서는 고속의 동기신호를 웨이퍼상의 모든 반도체 집적회로장치에 전달할 필요가 있다. 그러나, 이와 같은 고속의 동기신호를, 예를들면 직경 20크기의 웨이퍼상에 형성된 다수개, 예를들면 100개의 반도체 집적회로장치에 분기하여 전달하는 것은 소음 등 외부환경의 영향 등에 의해 곤란하다.
또한, 반도체 집적회로장치의 내부에서 고속의 동기신호를 발생시키는 것은 가능하지만, 내부에서 정밀도가 높은 동기신호를 발생시키는 것은 제조공정의 불안정에 의해 곤란하기 때문에, 내부에서 고속의 동기신호를 발생시키는 방법은 정확한 검사라는 관점에서는 문제가 있다.
이 때문에, 종래의 반도체 집적회로장치에서는 동일 웨이퍼상에 형성된 각 반도체 집적회로에 고속이면서 정밀도가 높은 동기신호를 전달할 수 없다는 제1의 문제가 있다.
또한, 종래의 자기검사회로는 반도체 집적회로의 양호 또는 불량의 판정을 행할 뿐이다. 그런데, 현재의 반도체 기억장치에서는 모든 기억소자가 기능하지 않아도 검사후의 용장구제 공정에 의해 불량개소를 구제하는 것이 가능하게 되어 있다. 따라서, 용장회로에 의해 구제하기 전에 자기검사회로로 웨이퍼 상태에서 검사 또는 번인을 동시에 행하는 방법에 의하면, 가령 용장구제 공정에 의해 양호한 물품으로 될 가능성이 있는 반도체 기억장치에 있어서도 검사결과는 불량으로 판단되어 버린다.
이 때문에, 종래의 반도체 집적회로장치에서는 자기검사회로를 구비하고 있어도 용장구제 공정전에 반도체 집적회로장치에 대한 불량여부 판정을 행할 수 없고, 번인 시간이 쓸모없게 된다는 제2의 문제가 있다.
또한, 웨이퍼 상태에서 검사 또는 번인을 동시에 행할 때에 각 반도체 집적 회로에 전압을 공급하는 전원공급선은 공통화되어 있고, 각 반도체 집적회로는 상기의 전원공급선에 병렬로 접속된다. 그런데, 전원공급선에 흐르는 전류는 신호선에 비해 크기 때문에 전원공급선이 갖는 저항에 의해 전원공급선에서 전압 강하가 발생하므로, 반도체 집적회로장치가 배치되는 부위에 따라 인가되는 전압이 다르게 된다는 제3의 문제가 있다.
또한, 웨이퍼 상태에서 검사 또는 번인을 동시에 행하는 경우, 동일 웨이퍼 상에 형성된 다수의 반도체 집적회로장치중 몇 개는 불량품일 가능성이 잇다. 이 불량의 원인이 반도체 집적회로와 전원 또는 접지 사이의 단락 등인 경우, 불량 반도체 집적회로장치에 과도 전류가 흐르기 때문에, 동일 웨이퍼상에 형성된 다른 반도체 집적회로장치의 번인에 지장을 초래한다. 또, 번인공정전에 전원공급선을 차단하는 등의 방법으로 불량 반도체 집적회로장치를 제거하여도 번인중에 다른 반도체 집적회로장치가 다시 불량으로 될 경우도 있다.
이와 같이, 종래의 반도체 집적회로장치에서는 불량 반도체 집적회로장치의 존재 때문에 검사 또는 번인을 정확하게 행할 수 없다는 제4의 문제가 있다.
[발명의 개요]
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 동일 웨이퍼상에 형성된 각 반도체 집적회로장치에 고속이면서 정밀도가 높은 동기신호를 전달할 수 있도록 하는 것을 제1의 목적으로 하고, 반도체 집적회로가 용장회로에 의해 구제할 수 있는지 여부의 판정을 번인공정에서 가능하게 함으로써 번인시간을 허비하지 않게 하는 것을 제2의 목적으로 하고, 웨이퍼상에서 반도체 집적회로장치가 배치되는 부위에 구애받지 않고 공급되는 전압이 동등하게 되도록 하는 것을 제3의 목적으로 하고, 불량 반도체 집적회로장치가 존재하여도 다른 반도체 집적회로장치에 대해 정확한 검사 또는 번인이 행해지도록 하는 것을 제4의 목적으로 한다.
상기 제2의 목적을 달성하기 위하여, 본 발명에 관한 제1의 반도체 집적회로장치는 번인공정에서 불량으로 판정된 반도체 소자의 수를 계수함으로써, 반도체 집적회로가 용장회로로 구제할 수 있는지 여부의 판단을 가능하게 하는 것이다.
구체적으로는, 제1반도체 집적회로장치는 반도체 기판상에 형성된 반도체 집적회로와, 상기 반도체 기판상에 형성되어 있고, 상기 반도체 집적회로를 구성하는 반도체 소자의 불량여부를 검사하고, 검사한 반도체 소자가 불량이라고 판정했을 때에 불량신호를 출력하는 자기검사회로와, 상기 반도체 기판상에 형성되어 있고, 상기 자기검사회로에서 출력되는 불량신호에 기초하여 불량 반도체소자의 수를 계수하는 불량소자 계수회로를 구비하고 있다.
제1반도체 집적회로장치에 의하면, 반도체 집적회로를 구성하는 반도체 소자의 불량여부를 검사하고, 검사한 반도체 소자가 불량이라고 판정했을 때에 불량 신호를 출력하는 자기검사회로와, 자기검사회로에서 출력되는 불량신호에 기초하여 불량 반도체 소자의 수를 계수하는 불량소자 계수회로를, 반도체 집적회로와 동일 반도체 기판상에 구비하고 있기 때문에 용장구제회로를 갖는 반도체 집적회로장치의 번인공정에서의 초기 불량발생의 집속성을 정확하게 파악할 수 있다. 이 때문에, 최적의 번인시간을 설정함으로써 번인시간을 허비하지 않을 수 있다.
제1반도체 집적회로장치는 상기 반도체 기판상에 형성되고 있고, 외부에서 입력된 클록신호를 일정 배수로 증배하여 기준신호로서 상기 자기검사회로에 출력하는 주파수 증배회로를 더 구비하고 있고, 상기 자기검사회로는 상기 기준신호에 동기 동작하여 상기 반도체 집적회로를 구성하는 반도체 소자의 불량여부를 검사하는 것이 바람직하다.
이렇게 하면, 외부에서 인가되는 신호의 주파수를 낮게 할 수 있는 동시에, 자기검사회로에는 높은 주파수의 기준신호를 제공할 수 있으므로, 외부환경의 악영향을 억제하면서 고속으로 정밀도가 높은 동기신호에 의해 반도체 집적회로를 구성하는 반도체 소자의 불량여부를 검사하는 것이 가능하게 된다. 이로써, 제1목적을 달성할 수가 있다.
상기 제3목적을 달성하기 위하여, 본 발명에 관한 제2반도체 집적회로장치는 인가된 번인용 전원전압을 일정하게 제어하여 반도체 집적회로에 공급하는 전압제어회로를 반도체 집적회로장치내에 설치하는 것이다.
구체적으로는, 제2반도체 집적회로장치는 반도체 기판상에 형성되고 있고, 용장구제회로를 갖는 반도체 집적회로와, 상기 반도체 기판상에 형성되어 있고, 외부에서 기준전압이 입력되는 기준전압 입력단자와, 상기 반도체 기판상에 형성되어 있고, 상기 기준전압 입력단자에 입력되는 기준전압에 기초하여 인가된 번인용 전원전압을 일정하게 제어하여 상기 반도체 집적회로에 공급하는 번인용 전압제어회로를 구비하고 있다.
제2반도체 집적회로장치에 의하면, 인가된 번인용 전원전압을 일정하게 제어하여 반도체 집적회로에 공급하는 번인용 전압제어회로를 반도체 집적회로와 동일 반도체 기판상에 구비하고 있기 때문에, 반도체 집적회로장치가 형성되어 있는 부위와 관계없이 일정 전원전압이 각 반도체 집적회로에 공급된다. 이 때문에, 전압강하 등 전압변동의 영향을 받지 않고, 각 반도체 집적회로장치에 대해 동시에 검사 또는 번인을 행할 수가 있다.
제2반도체 집적회로장치는 상기 반도체 집적회로에 소정량을 초과한 전류가 흐르면 상기 번인용 전압제어회로를 통해 상기 반도체 집적회로에 공급되는 전압을 저하시킴으로써, 상기 반도체 집적회로내에 흐르는 전류를 제한하는 전류제한 회로를 더 구비하고 있는 것이 바람직하다.
이렇게 하면, 소정량을 초과한 전류가 흐르는 반도체 집적회로에 대한 전류공급이 제한되므로, 동일 웨이퍼상에 형성된 다른 반도체 집적회로장치에 대해 지장없이 검사 또는 번인을 행할 수 있다. 이로써, 제4목적을 달성할 수가 있다.
따라서, 본 발명에 의하면, 동일 웨이퍼상에 형성된 다수의 반도체 집적회로 장치에 대해 웨이퍼 상태에서 정확하면서 정밀도가 높은 최적의 검사 또는 번인을 동시에 행할 수 있다.
[실시예]
이하, 본 발명의 제1실시예에 대해 제1도를 참조하면서 설명한다.
제1도는 본 발명의 제1실시예에 관한 반도체 집적회로장치를 도시한 블록도이고, 제1도에서 11은 반도체 기억장치, 12는 반도체 기억장치(11)를 검사하기 위한 것으로서, 반도체 기억장치(11)와 동일 반도체 기판상에 형성된 자기검사 회로, 13은 반도체 기억장치(11)와 동일 반도체 기판상에 형성되어 있고, 외부신호를 증배하여 반도체 기억장치(11) 및 자기검사회로(12)에 기준신호로서 공급하는 주파수 증배회로, 14는 반도체 기억장치(11)와 동일 반도체 기판상에 형성되어 있고, 자기검사회로(12)의 검사결과에 따라 출력되는 불량소자의 수를 계수하는 불량 소자 계수회로, 15는 반도체 기억장치(11)와 동일한 반도체 기판상에 형성되어 있고, 외부신호가 입력되는 외부신호 입력단자이다.
이하, 제1실시예에 관한 반도체 집적회로장치의 동작에 대해 설명한다.
반도체 기억장치(11)로서는 100에서 동작하는 16Mbit의 싱크로너스 DRAM이 형성되어 있고, 이것은 외부의 기준신호에 동기하여 동작하는 고속 DRAM이다.
우선, 외부에서 12.5의 사각형파 신호를 외부신호 입력단자(15)에 입력하면, 이 12.5신호는 주파수 증배회로(13)에 입력되고, 주파수 증배회로(13)에 의해 8배의 주파수 즉 100로 증배되어 기준신호로서 반도체 기억장치(11) 및 자기검사회로(12)에 공급된다. 자기검사회로(12) 및 불량소자 계수회로(14)는 전원 투입과 동시에 리세트되고, 주파수 증배회로(13)에서 기준신호가 출력되면 동작을 개시한다.
자기검사회로(12)는 반도체 기억장치(11)에 대해 100의 기준신호에 동기한 검사신호를 출력하고, 이것에 기초하여 반도체 기억장치(11)에서 출력되는 출력신호와 기대값을 비교하여 반도체 기억장치(11)가 정상으로 동작하고 있는가 아닌가를 검사한다. 자기검사회로(12)는 반도체 기억장치(11)를 구성하는 모든 기억 소자 다시 말하면 용장용 기억소자를 포함하는 모든 기억소자에 대해 1개씩 검사를 행하고, 반도체 기억장치(11)의 출력신호와 기대값이 일치하지 않을 때에는 불량소자 계수회로(14)에 불량신호를 출력한다.
불량소자 계수회로(14)는 불량신호가 입력되면 불량 소자수를 계수해 간다. 불량소자 계수회로(14)는 모든 소자에 대한 검사가 완료하면 불량소자수를 출력하고 다시 리세트된다.
이상 설명한 바와 같이, 제1실시예에 의하면, 자기검사회로(12)와 함께 주파수 증배회로(13)를 구비하고 있으므로, 비교적 낮은 주파수 신호를 외부에서 입력하고, 주파수 증배회로(13)에 의해 증폭된 고속의 기준신호, 즉 실동작과 같은 고속의 기준신호에 의한 자기검사가 가능하다. 다시 말하면, 고속의 기준신호를 출력하는 주파수 증배회로(13)가 반도체 기억장치(11)의 근방에 있기 때문에, 외부로부터의 소음 등의 영향을 받지 않으므로, 고속이면서 정밀도가 높은 검사를 행할 수 있다.
또한, 자기검사회로(12)와 함께 불량소자 계수회로(14)를 구비하고 있으므로, 용장회로에 의한 구제전으로서, 우량품인지 불량품인지의 판단을 할 수 없는 반도체 집적회로장치에 대해서도 불량소자수의 증가의 시간적 변화로부터 번인의 초기불량 스크리닝의 집속성을 모니터함으로써 번인시간의 최적화를 도모할 수 있다.
이하, 본 발명 제2실시예에 관한 반도체 집적회로장치에 대해 설명한다.
제2도는 각 반도체 집적회로장치에 설치된 전압제어회로를 도시하고, 제2도에서의 21은 번인용 전원공급단자, 22는 기준전압 입력단자, 23은 제1비교기, 24는 제2비교기, 25는 제1의 n형 MOSFET, 26은 제2의 n형 MOSFET, 31은 제3의 n형 MOSFET, 27은 전류검출용 저항(27a)으로 이루어진 전류검출기, 28은 내부 전원 단자, 29는 다이오드이다.
번인용 전원공급단자(21)에 인가된 전원전압은 제2의 n형 MOSFET(26) 및 전류검출용 저항(27a)을 통해 내부 전원단자(28)에 공급된다. 이 내부 전원단자(28)의 전위는 제1비교기(23)에 의해 기준전압 입력단자(22)에 입력된 기준전압과 비교된다. 제1비교기(23)는 내부 전원단자(28)의 전위가 기준전압보다도 높으면 로우레벨 전압을 출력하고, 낮으면 하이레벨 전압을 출력하고, 이 제1비교기(23)의 출력전압은 제1의 n형 MOSFET(25)를 통해 제2의 n형 MOSFET(26)의 게이트 전극에 공급된다. 제1비교기(23)의 출력전압은 하이레벨일 때에는 제2의 n형 MOSFET(26)의 게이트를 열어 내부 전원단자(28) 전위를 끌어올리도록 작용하고, Low 레벨일 때에는 제2의 n형 MOSFET(26)의 게이트를 닫아 내부 전원단자(18)의 전위를 끌어내리도록 작용하므로, 내부 전원단자(28)에 인가되는 전압은 항상 기준전압과 일치하게 된다.
반도체 집적회로장치내의 소비전류는 전류검출기(27)에 의해 전류검출용 저항(27a)의 양단에 발생하는 전압으로서 검출되고, 제2비교기(24)에 의해 다이오드(29)의 pn접합 순방향전압(약 0.5V)과 비교된다. 이 경우, 다이오드(29)에 흐르는 전류는 저항(30)에 의해 대체로 10㎂로 설정되어 잇다. 예컨대 전류검출용 저항(27a)의 저항값이 5Ω인 경우, 100㎂의 전류가 흐르면 0.5V의 전위차가 전류검출용 저항(27a)의 양단에서 발생한다. 전류검출용 저항(27a) 양단의 전위차가 0.5V를 넘으면 제2비교기(24)의 출력이 저하하고, 제1의 n형 MOSFET(25)가 오프되는 동시에 제3의 n형 MOSFET(31)가 온되어 제2의 n형 MOSFET(26)의 게이트 전압을 내리고, 이로써 내부 전원단자(28)에 공급되는 전류를 제한한다.
제3도는 상기 전압제어회로에 2단의 NAND회로(34A, 34B)로 구성되는 래치회로(33)를 설치한 예를 도시한 회로도이다. 래치회로(33) 이외의 구성은 제2도에 도시한 회로와 같으므로, 동일 부호를 붙여 설명을 생략한다.
제3도에 도시한 바와 같은 래치회로(33)를 제2비교기(24)의 출력츠게 접속하여두면, 일단 설정전류를 넘는 전류가 흐르면 제2의 n형 MOSFET(26)의 게이트 전압을 내린 상태를 유지하고, 이로써 내부 전원단자(26)에 공급되는 전류를 제한할 수 있다. 제3도에 도시한 회로에서는 기준전압 입력단자(22)에 전압이 인가된 상태에서 제2비교기(24) 출력이 일단 저하하면, 제2비교기(24) 출력이 높아져도 래치회로(33) 출력은 저하한 그대로이고, 기준전압 입력단자(22)의 전압을 일단 떨어뜨리지 않는 한, 래치회로(33)의 출력은 저하한 상태에서 래치된다. 따라서, 번인전 또는 번인중에 소비전류가 소정값을 넘으면 반도체 집적회로의 전원을 끊어 버릴 수 있다.
이상 설명한 바와 같이, 제2실시예에 의하면, 내부 전원단자(28)에 인가되는 전압을 기준전압과 일치시킴으로써, 동일 웨이퍼상에 형성된 다수의 반도체 집적회로장치의 배치위치에 관계없이 일정 전압을 각 반도체 집적회로장치에 공급할 수 있다.
또한, 소정 전류를 넘는 전류소비가 있었던 경우, 반도체 집적회로에 흐르는 전류를 제한하거나 또는 전원을 끊는 등의 처리가 자동적으로 행해지므로, 불량 반도체 집적회로장치의 혼재에 의한 다른 반도체 집적회로장치로의 악영향을 없앨 수 있다.

Claims (6)

  1. 외부로부터 입력되는 클록신호를 이용하여, 반도체 기판상에 형성된 복수의 반도체 집적회로를 동시에 검사하는 검사방법에 있어서, 상기 복수의 반도체 집적회로의 각각은 각 반도체 집적회로를 검사하는 자기 검사회로와, 상기 클록신호를 소정의 배수로 증배하여 기준신호를 출력하는 주파수 증배회로를 구비하고, 상기 자기 검사회로는 상기 기준신호에 동기하여 동작시키는 것에 의해 상기 복수의 반도체 집적회로를 동시에 검사하는 것을 특징으로 하는 반도체 집적회로의 검사방법.
  2. 제1항에 있어서, 반도체 기판상에 설치된 외부신호 입력단자에 클록신호가 입력되고, 이 클록 신호는 상기 외부신호 입력단자로부터 각 반도체 집적회로의 상기 주파수 증배 회로에, 상기 반도체 기판상에 설치된 신호 공급선에 의해 공급되는 것을 특징으로 하는 반도체 집적회로의 검사방법.
  3. 외부로부터 입력되는 클록신호와 전원전압을 이용하여, 반도체 기판상에 형성된 복수의 반도체 집적호로를 동시에 검사하는 검사방법에 있어서, 상기 복수의 반도체 집적회로의 각각은 각 반도체 집적회로를 검사하는 자기 검사회로와, 공급된 전원전압을 소정의 전압으로 제어하는 검사용 전압 제어회로를 구비하고, 상기 검사용 전압제어회로에 의해 소정의 전압으로 제어된 상기 전원전압을 각 반도체 집적회로에 공급하는 것과 함께 상기 클록신호에 동기하여 상기 자기 검사회로를 동작시키는 것에 의해 상기 복수의 반도체 집적회로를 동시에 검사하는 것을 특징으로 하는 반도체 집적회로의 검사방법.
  4. 제3항에 있어서, 반도체 기판상에 설치된 전원 공급단자에 전원전압이 입력되고, 이 전원전압은 상기 전원 공급단자로부터 각 반도체 집적회로의 상기 검사용 전압 제어회로에, 반도체 기판상에 설치된 전원 공급선에 의해 공급되는 것을 특징으로 하는 반도체 집적회로의 검사방법.
  5. 제4항에 있어서, 상기 검사용 전압 제어회로는 상기 전원 공급선에 의해 소정량을 초과하는 전류가 공급된 경우에 상기 검사용 전압 제어회로를 통해 각 반도체 집적회로에 흐르는 전류의 양을 제한하는 전류 제어회로를 구비하는 것을 특징으로 하는 반도체 집적회로의 검사방법.
  6. 외부로부터 입력되는 클록신호를 이용하여, 반도체 기판상에 형성된 복수의 반도체 소자 및 용장 구제회로를 구비하는 반도체 기억장치를 검사하는 반도체 기억장치의 검사방법에 있어서, 상기 반도체 기억장치는 상기 클록신호에 동기하여 상기 반도체 기억장치를 검사하는 자기 검사회로와, 상기 자기 검사회로의 검사결과에 의해 얻어지는 불량 반도체 소자의 수를 계수하는 불량소자 계수회로를 구비하며, 상기 불량소자 계수회로에 의해 계수된 불량 반도체 소자 수의 시간적 변화에 기초하여 상기 반도체 기억장치는 용장구제가 가능한지의 여부를 판정하는 것을 특징으로 하는 반도체 기억장치의 검사방법.
KR1019950034406A 1994-12-19 1995-10-07 반도체 집적회로의 검사방법 KR100228322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-314396 1994-12-19
JP31439694A JP3301874B2 (ja) 1994-12-19 1994-12-19 半導体装置及びその検査方法

Publications (2)

Publication Number Publication Date
KR960026520A KR960026520A (ko) 1996-07-22
KR100228322B1 true KR100228322B1 (ko) 1999-11-01

Family

ID=18052849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034406A KR100228322B1 (ko) 1994-12-19 1995-10-07 반도체 집적회로의 검사방법

Country Status (3)

Country Link
US (2) US5825193A (ko)
JP (1) JP3301874B2 (ko)
KR (1) KR100228322B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304481A (ja) * 1996-05-17 1997-11-28 Nissan Motor Co Ltd オンボードスクリーニング装置
US6750527B1 (en) * 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
JPH10269800A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
JP3844912B2 (ja) * 1999-06-10 2006-11-15 富士通株式会社 半導体記憶装置の試験方法及び試験装置と半導体記憶装置
JP3585401B2 (ja) 1999-08-12 2004-11-04 株式会社日立製作所 エンジン制御装置
JP2001085480A (ja) 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体装置および半導体集積回路装置の製造方法
CA2308820A1 (en) 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
US6583642B2 (en) * 2001-08-17 2003-06-24 Silicon Integrated Systems Corp. Apparatus and method for automatic determination of operating frequency with built-in self-test
JP4056236B2 (ja) * 2001-09-26 2008-03-05 富士通株式会社 ダイナミック・バーンイン装置
US6867612B2 (en) * 2002-08-13 2005-03-15 Micron Technology, Inc. Method for wafer-level burn-in stressing of semiconductor devices and semiconductor device substrates configured to effect the method
US7218094B2 (en) * 2003-10-21 2007-05-15 Formfactor, Inc. Wireless test system
US7466157B2 (en) * 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test
US7802141B2 (en) * 2004-03-05 2010-09-21 Denso Corporation Semiconductor device having one-chip microcomputer and over-voltage application testing method
KR100641706B1 (ko) * 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법
JP4477388B2 (ja) * 2004-03-24 2010-06-09 Ｎｅｃエレクトロニクス株式会社 集積回路装置及びその評価方法
US7202687B2 (en) * 2004-04-08 2007-04-10 Formfactor, Inc. Systems and methods for wireless semiconductor device testing
KR100648260B1 (ko) * 2004-08-09 2006-11-23 삼성전자주식회사 자기 차폐 기능을 갖는 반도체 웨이퍼 및 그것의 테스트방법
US20060171848A1 (en) * 2005-01-31 2006-08-03 Advanced Energy Industries, Inc. Diagnostic plasma sensors for endpoint and end-of-life detection
US8436635B2 (en) * 2009-09-01 2013-05-07 Texas Instruments Incorporated Semiconductor wafer having test modules including pin matrix selectable test devices

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4636725A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US4872168A (en) * 1986-10-02 1989-10-03 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated circuit with memory self-test
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
JPH02170069A (ja) * 1988-12-22 1990-06-29 Mitsubishi Electric Corp バーンイン装置
JP2839547B2 (ja) * 1989-05-02 1998-12-16 株式会社東芝 半導体集積回路装置
JP2851354B2 (ja) * 1989-10-13 1999-01-27 富士通株式会社 バーンイン回路を有する半導体装置
JP2560504B2 (ja) * 1990-01-22 1996-12-04 日本電気株式会社 組み込み自己テスト回路
JP2560503B2 (ja) * 1990-01-22 1996-12-04 日本電気株式会社 組み込み自己テスト回路
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
US5371457A (en) * 1991-02-12 1994-12-06 Lipp; Robert J. Method and apparatus to test for current in an integrated circuit
JPH04328476A (ja) * 1991-04-30 1992-11-17 Toshiba Corp Ｌｓｉ
JP2688548B2 (ja) * 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JPH05114639A (ja) * 1991-10-23 1993-05-07 Sharp Corp 半導体集積回路
JPH05196700A (ja) * 1992-01-22 1993-08-06 Sharp Corp テスト機能を有する集積回路
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
US5313424A (en) * 1992-03-17 1994-05-17 International Business Machines Corporation Module level electronic redundancy
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing
DE69319273T2 (de) * 1992-04-27 1998-11-05 Fujitsu Ltd Testverfahren für integrierte Halbleiter-Schaltung
US5404359A (en) * 1992-06-29 1995-04-04 Tandem Computers Incorporated Fail safe, fault tolerant circuit for manufacturing test logic on application specific integrated circuits
US5392293A (en) * 1993-02-26 1995-02-21 At&T Corp. Built-in current sensor for IDDQ testing
US5757705A (en) * 1997-01-22 1998-05-26 Micron Technology, Inc. SDRAM clocking test mode

Also Published As

Publication number Publication date
US5825193A (en) 1998-10-20
JP3301874B2 (ja) 2002-07-15
US5892368A (en) 1999-04-06
KR960026520A (ko) 1996-07-22
JPH08170977A (ja) 1996-07-02

Similar Documents

Publication Publication Date Title
KR100228322B1 (ko) 반도체 집적회로의 검사방법
US9285417B2 (en) Low-voltage IC test for defect screening
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
US5248936A (en) Semiconductor integrated circuit and a method of testing the same
US6756804B2 (en) Semiconductor integrated circuit device
US20100315114A1 (en) Semiconductor device with test structure and semiconductor device test method
JPH0954140A (ja) 半導体集積回路のテスト方法および装置
US7003421B1 (en) VDD over and undervoltage measurement techniques using monitor cells
US9575114B2 (en) Test system and device
EP0439922A2 (en) Integrated circuit transfer test device system utilizing lateral transistors
US6563335B2 (en) Semiconductor device and test method therefor
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
JPH03203250A (ja) 集積回路用モニター装置及びモニター方法
US6788091B1 (en) Method and apparatus for automatic marking of integrated circuits in wafer scale testing
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
JP2000206174A (ja) 半導体装置の検査方法
JP2007141882A (ja) 半導体装置、半導体装置の試験装置および試験方法
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JP2822999B2 (ja) 高温不良選別装置及び高温不良選別方法
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
JP2773709B2 (ja) 半導体装置の試験方法および試験装置
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
JP2966185B2 (ja) 故障検出方法
JP2002353329A (ja) 半導体装置及びその検査方法
JPH06181247A (ja) 集積回路試験方法及び集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 17

EXPY Expiration of term