KR950004858B1 - 내부전원전압 발생회로 - Google Patents

내부전원전압 발생회로 Download PDF

Info

Publication number
KR950004858B1
KR950004858B1 KR1019920023717A KR920023717A KR950004858B1 KR 950004858 B1 KR950004858 B1 KR 950004858B1 KR 1019920023717 A KR1019920023717 A KR 1019920023717A KR 920023717 A KR920023717 A KR 920023717A KR 950004858 B1 KR950004858 B1 KR 950004858B1
Authority
KR
South Korea
Prior art keywords
voltage
burn
power supply
supply voltage
level
Prior art date
Application number
KR1019920023717A
Other languages
English (en)
Other versions
KR930020453A (ko
Inventor
박찬종
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920023717A priority Critical patent/KR950004858B1/ko
Publication of KR930020453A publication Critical patent/KR930020453A/ko
Priority to JP30886893A priority patent/JP3729278B2/ja
Priority to US08/177,354 priority patent/US5448199A/en
Application granted granted Critical
Publication of KR950004858B1 publication Critical patent/KR950004858B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

내용 없음.

Description

내부전원전압 발생회로
제1도는 종래 기술에 의한 내부전원전압 발생회로.
제2도는 제1도의 출력특성을 보여주는 파형도.
제3도는 본 발명에 의한 내부전원전압 발생회로의 일 실시예.
제4도는 본 발명에 의한 내부전원전압 발생회로의 다른 실시예.
제5도는 본 발명에 의한 내부전원전압 발생회로의 또 다른 실시예로서의 블럭다이아그램.
제6도는 제5도의 상세회로도.
제7도는 제6도의 출력특성을 보여주는 파형도이다.
본 발명은 반도체 메모리 장치내에 구비되는 내부전원전압 발생회로에 관한 것으로, 특히 내부 번-인전압 설정이 간단하게 이루어지는 내부전원전압 발생회로에 관한 것이다.
반도체 메모리 장치가 고집적화됨에 따라 칩(chip)내에 구성되는 각 트랜지스터등의 소자들의 크기는 점점 작아지게 된다. 이에 따라 상기의 작아진 트랜지스터등에 작아지기 이전에 인가되던 외부전원전압을 그대로 인가할 시에는 강한 전계(electric field)의 형성등 스트레스(stress)가 크게 되어 상기의 각 트랜지스터의 불량 발생의 증가를 초래하게 된다. 따라서 16M(mega : 106)급 이상의 고집적 반도체 메모리 장치에서는 외부전원전압을 소정의 전압레벨로 강하시켜 칩내의 동작전원전압으로 사용하도록 내부전원전압 발생회로의 탑재를 필수적으로 하고 있다. 예를 들어 16M급의 반도체 메모리 장치에는 약 5V로 인가되는 외부전원전압을 4V로 강하시킨 내부전원전압을 사용하고 있으며, 16M급 이상의 반도체 메모리 장치에서는 외부전원전압과 더불어 내부전원전압도 더욱 낮아지게 사용될 추세이다. 상기 외부전원전압을 소정레벨로 강하된 내부전원전압으로 사용하기 위해서는 칩내에 내부전원전압을 일정하게 출력시키기 위한 내부전원전압 발생회로를 구비해야함은 이미 잘 알려져 있는 사실이다.
종래에 제시된 내부전원전압 발생회로를 제1 도에 도시하였다. 상기 제1도에 도시된 내부전원전압 발생회로의 구성은 진대제등에 의해 ＂IEEE JOURNAL OF SOLID-STATE CIRCUITS Vol. 24, No. 5, Ocotober 1989＂에 논문제목 ＂An Experimental 16-Mbit DRAM with Reduced Peak-Current Noise＂라는 것으로 제시된 것으로서 하기하는 설명이외의 상세한 내용은 상기 논문을 참조하기 바란다. 상기 제1도의 구성은, 소정의 원하는 내부전원전압(int.VCC)을 발생시키도록 소정의 비교용 기준전압(VREF)을 발생시키는 기준전압 발생회로(10)와, 상기 내부전원전압(int.VCC)의 출력량을 제어하기 위한 차동증폭기로 이루어진 비교기(20)와 상기 비교기(20)의 제어에 따른 드라이버회로로서의 제1 출력단(30)과, 상기 제1 출력단(30)의 출력레벨에 따라 외부전원전압(ext.Vcc)을 내부전원전압(int.VCC)으로 드라이브하여 출력하기 위한 드라이버 회로로서의 int.Vcc 제너레이터(50)로 이루어진다. 그리고 칩의 내부 번-인전압을 설정하기 위한 번-인점압 제어부(40)가 따로 구비된다. 상기 int.VCC 제너레이터(50)의 출력노드(n4)를 통해 출력되는 내부전원전압(int.VCC)이 칩내의 각 메모리 소자부(도시되지 않음)에 인가된다. 그래서 각 메모리 소자부에서 상기의 내부전원전압(int.VCC)을 사용하여 상기 내부전원전압(int.VCC)이 소정의 레벨로 강하되면 이는 바로 비교기(50A)의 출력전압인 n3의 전압레벨이 낮아지고 이에 따라 상기 int.VCC 제너레이터(50)의 풀업 트랜지스터(19)는 더 크게 ＂턴온＂되어 상기 내부전원전압(int.VCC)을 다시 보상하게 된다.
상기 비교기(50A)의 동작 특성은 이분야에 공지된 사항이므로 자세한 설명은 생략한다. 상기와 같은 내부전원전압 발생회로를 탑재하는 반도체 메모리 장치에서는 전원만 공급되면 바로 상기 내부전원전압 발생회로가 동작해서 외부전원전압(ext.VCC)이 일정 레벨 이상이 되면 일정한 내부전원전압(int.VCC)을 공급하게 된다. 이는 제1도의 출력특성을 보여주는 파형도인 제2도의 곡선과 같이 나타나게 된다. 그러나 이와같은 회로구성에서는 칩의 신뢰성 시험등 그 밖의 사유등에 의해 칩을 시험하는데에 있어서 다음과 같은 문제가 발생한다. 예를 들어 칩의 제조가 끝나게 되면 상기 완성된 칩내에 불량 소자가 포함되어 있는지의 여부를 알기 위하여 ＂번-인 테스트(burn in test : 이는 이 분야에 사용되는 전문 용어로서 칩의 완성이 끝나면 불량칩을 쉽게 발견하기 위하여 칩에 규정된 외부전원전압 이상의 고전압을 장시간 고온 상태에서 인가하는 테스트 방법으로, 이렇게 되면 칩내의 각 구성 소자에 인가되는 스트레스가 가중되어 초기에 불량을 쉽게 걸러 낼 수 있다)＂라는 방법을 실시하게 된다.
상기 번-인접압은 칩의 특성에 따라서 여러가지로 설정되는데, 상기 제1 도에서 번-인전압의 설정은 상기한 바와 같이 번-인접압 제어부(40)내의 외부전원전압(ext.VCC)과 n2노드 사이에 있는 다이오드(즉, 피모오스트랜지스터(11,12,13)의 갯수에 의해 결정된다. 그러나 번-인전압의 변경을 위하여 상기 번-인전압 제어부(40)내의 다이오드의 갯수를 증가 또는 감소하려 할 시에는, 상기 제1도의 경우와 같이 3개의 다이오드가 번-인전압 제어부(40)를 구성할 시에 예를 들어서 다이오드 3개를 모두 사용하고자 할 시에는(즉, n2노드의 전압레벨을 ext.VCC-3 ｜Vtp｜로 할 시에는)n1노드와 n2노드사이에 표기된 메탈(metal)을 공정상에서 마스크(mask)변경에 의해 제거해야만 한다. 이는 실제 제조공정상 상당히 비효율적인 문제로서, 시간적인 소실뿐만 아니라 제작과정에서의 비용손실 또한 크게 된다. 더우기 고집적화될 수록 내부전원전압 발생회로가 필수적으로 구비되는 반도체 메모리 장치에 있어서 다양한 내부 번-인전압의 설정을 만족시키기 위해서는 이는 더욱 더 심각한 문제로 대두된다.
따라서 본 발명의 목적은 내부 번-인전압의 조절이 용이하게 이루어지는 내부전원전압 발생회로를 제공함에 있다.
본 발명의 다른 목적은 외부전원전압에 따라 메탈층의 변경없이 다양한 번-인전압이 선택이 이루어지는 내부전원전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 번-인 모드로서의 설정이 용이한 내부전원전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 메탈 마스크의 변경없이 번-인모드로의 설정 및 소정의 원하는 내부전원전압의 조절이 용이한 내부전원전압 발생회로를 제공함에 있다.
이러한 본 발명의 목적들을 용이하게 달성하기 위하여 본 발명의 일실시예에서는 다수개의 직렬연결된 다이오드로 이루어진 번-인전압제어부를 가지는 내부전원전압 발생회로에 있어서, 상기 번-인전압제어부에 내부 번-인전압의 설정에 따라 상기의 각 다이오드의 갯수를 선택화하기 위한 소정의 스위치를 구비하여 상기 스위치의 스위치동작에 의해서 상기의 각 다이오드가 선택적으로 인에이블되므로서 상기 내부 번-인전압의 조절이 용이하게 이루어지는 내부전원전압 발생회로임을 특징으로 한다. 상기에서 본 발명에 의한 내부전원전압 발생회로의 번-인전압 제어부내에 구비되는 스위치는 하나 또는 복수개로 이루어질 수 있는 것이며, 설치되는 위치는 내부 번-인전압의 설정 및 변경에 따라 다이오드의 갯수를 적절하게 선택할 수 있는 곳이 된다. 또한 상기 본 발명에 의한 스위치는 예를들어 레이져(laser) 투사등의 방법에 의해서 용이하게 컷팅이 이루어지는 퓨우즈(fuse)와 같은 것으로 용이하게 실시할 수 있다.
또한, 본 발명에 의한 다른 실시예에서는 소정의 기준전압신호를 출력하는 기준전압 발생회로를 가지는 내부전원전압 발생회로에 있어서, 상기 기준전압신호를 입력하는 레벨변환부와, 상기 기준전압신호를 일 입력하여 '외부전원전압의 전압레벨을 검출하는 외부전압검출부와 상기 기준전압신호를 일 입력하여 번-인모드의 인에이블을 결정하는 번-인모드설정부와, 상기 외부전압검출부 및 번-인모드설정부의 각 출력신호를 입력하여 소정의 번-인신호를 출력하는 번-인신호발생부와, 상기 번-인신호발생부의 제어를 받아 상기 레벨변환부의 출력레벨을 조절하는 번-인전압제어부와, 상기 레벨변환부의 출력신호를 입력하여 내부전원전압을 출력하는 내부전압 발생부를 구비하는 내부전원전압 발생회로임을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 의한 내부전원전압 발생회로의 일 실시예를 제3도에 도시하였다. 그리고 본 발명에 의한 내부전원전압 발생회로의 다른 실시예를 제4 도에 도시하였다.
본 발명에 의한 내부전원전압 발생회로의 일 실시예인 상기 제3도는 도시된 바와 같이 번-인전압 제어부(100)에 구비되는 스위치를 퓨우즈(fuse)(f1)로 실시한 것이다. 상기 제3 도에서 번-인전압 제어부(40)를 제외한 다른 구성소자인 기준전압 발생장치(10), 비교기(20), 제1 출력회로(30), int.Vcc 제너레이터(50)는 상기 제1도의 구성소자와 서로 동일한 구성 및 특성을 가지는 바, 이에 따른 설명은 생략한다. 상기 제3도에서 본 발명에 의한 번-인전압 제어부(40)내의 다이오드(61,62,63)의 갯수는 도시된 구성에서는 3개를 예로 들었지만, 이는 번-인전압의 인가전압레벨에 따라 결정된다. 즉, n2노드를 내부전원전압(int.VCC)이 소정의 원하는 전압레벨을 가지도록 하기 위하여, 예를 들어서(ext.VCC-3Vtp)전압레벨로 할시에는 다이오드는 3개가 필요하게 되고, (ext.VCC-5Vtp)전압레벨로 할 시에는 다이오드는 5개가 필요하게 된다. 그래서 상기 제3도에 있어서, 번-인 테스트시 되는 번-인전압을 예를 들어서 ext.VCC-2Vtp로 하고자 할 시에는 상기 퓨우즈(f1)를 그대로 연결하게 하고, 예를 들어서 상기 번-인전압을 ext.VCC-3Vtp로 하고자 할 시에는 간단하게 상기 퓨우즈(f1)를 레이저 투사등의 방법을 이용해서 컷팅하기만 하면 된다. 그래서 상기 제1 도와 같은 종래 회로의 경우 마스크의 변경에 의해 번-인전압을 맞추어야 하는 불편함이 제거된다. 더우기 본 발명에 의한 번-인전압 제어부(100)의 스위치로 되는 퓨우즈(f1)는 예를 들어서 폴리 실리콘(poly-silicon)과 같은 것으로 용이하게 실시할 수 있게 되어 칩 설계시에 상당히 편리하게 된다.
본 발명에 의한 내부전원전압 발생회로의 다른 실시예인 상기 제4도의 구성상 특징을 설명한다. 상기 제4도는 본 발명에 의한 번-인전압 제어부만 간략하게 도시한 것이다. 상기 제4 도에서 (A)도는 본 발명에 의한 퓨우즈(f1)가 복수개의 다이오드를 한꺼번에 디세이블시킬 수 있는 것을 나타낸다. 그리고 (B)도는 퓨우즈를 복수개(f＂1,f＂2,…)로 하므로서 번-인전압의 설정시에 다양성을 제공할 수 있게 된다.
제5도는 본 발명에 의한 내부전원전압 발생회로의 또 다른 실시예를 보여주는 블럭다이아그램이다. 제5도의 구성은 소정의 기준전압신호(VREF)를 출력하는 기준전압 발생회로(110)를 가지는 내부전원전압 발생회로에 있어서, 상기 기준전압신호(VREF)를 입력하는 레벨변환부(120)와, 외부전원전압(ext.VCC)의 전압레벨을 검출하는 외부전압검출부(130)와, 번-인모드의 인에이블을 결정하는 번-인모드설정부(140)와, 상기 외부전압검출부(130) 및 번-인모드설정부(140)의 각 출력신호를 입력하여 소정의 번-인신호를 출력하는 번-인신호발생부(150)와, 상기 번-인신호발생부(150)의 제어를 받아 상기 레벨변화부(120)의 출력레벨을 조절하는 번-인전원제어부(160)와, 상기 레벨변환부(10)의 출력신호를 입력하여 내부전원전압(int.VCC)을 출력하는 내부전압출력부(170)를 구비하는 내부전원전압 발생회로로 이루어진다. 제5도의 구성에서 레벨변환부(120)는 기준전압신호(VREF)를 한 입력으로 하여 소정의 제1외부전원전압 이하에서는 외부전원전압(ext. VCC)과 동일한 전압레벨을 발생시키며, 제1외부전원압 이하에서는 일정한 내부전원전압을 출력한다. 그리고 외부전원전압검출부(130)는 외부전원전압(ext.VCC)이 소정의제 2 외부전원전압 레벨에 도달하면 출력신호를 반전하여 출력하며, 이때 트리거되는 외부전원전압(ext.VCC)레벨을 변환가능하게 한다. 그리고 번-인모드설정부(140)는 스위칭수단으로 사용되는 소정의 스위치를 이용하여 출력전압을 ＂하이＂ 또는 ＂로우＂레벨로 변환가능하게 한다. 그리고 번-인신호발생부(150)는 외부전원전압검출부(130)와 번-인모드설정부(140)의 출력을 입력하여 번-인신호를 출력한다. 그리고 번-인전압제어부(160)는 번-인신호발생부(150)의 출력신호의 제어에 따라 레벨변환부(120)의 출력을 조절한다. 그리고 내부전압출력부(170)는 레벨변환부(120)의 출력신호와 번-인전압제어부(160)의 출력신호를 입력하고 이들중 전압레벨이 높은것과 동일한 내부전원전압(int.VCC)을 출력한다.
이와 같은 본 발명에 의한 내부전원전압 발생회로의 블럭다이아그램인 제5도의 상세회로를 제6도에 도시하였고, 이에 따른 출력파형도를 제7도에 도시하였다. 제6도의 구성상 특징은 번-인전압제어부(160)의 다이오드(221,…,224)중에서 외부전원전압단(ext.VCC)과 접속하는 다이오드(221)가 번-인신호발생부(150)를 구성하는 노아게이트(220)의 출력신호의 제어를 받는 것이며, 번-인모드설정부(140)에 번-인모드를 설정하기 위한 전압을 출력하기 위하여 퓨우즈(202)를 사용하고, 외부전압검출부(130)에도 퓨우즈(217)를 사용한 것이다. 그래서 번-인모드설정부(140)의 퓨우즈(202)를 컷팅하지 않은 상태에서는 ФL=＂하이＂, ФSTRB=＂로우＂로 되어 내부전원전압(int.VCC)이 제7도의 곡선 ①을 따라 변하며, ＂△V는 번-인접압제어블(160)의 퓨우즈(FUSE3),(FUSE4),(FUSE5)의 컷팅 갯수에 따라 ｜Vtp｜~3｜Vtp｜까지 변화할 수 있다. 한편, 번-인모드설정부(140)의 퓨우즈(202)를 컷팅한 상태에서는 ФL=＂로우＂로 되고 ФSTRB=ФH의 제어를 받는다. 그래서 외부 전압검출불(130)의 퓨우즈(217)이 연결되어 있는 경우에는 외부전원전압(ext.VCC)이 3VREF가 되기 전에는 노드 N10의 전압레벨이 ＂로우＂로 되어 ФH=＂로우＂, ФSTRB=＂하이＂로 되어있으므로 외부전압(ext.VCC)의 증가에 따라 내부전원전압(int.VCC)은 일정하다. 그리고 외부전원전압(ext.VCC)의 3VREF 이상으로 되면 외부전업검출부(130)의 노드 N11이 ＂하이＂로 되고 ФH=＂하이＂, ФSTRB=＂로우＂로 되어 번-인모드로 진입하게 된다. 이와 같은 경우에는 제7도의 곡선 ②를 따라 내부전원전압(int.VCC)이 변화하게 된다. 한편 제6도의 구성에서 외부전압검출부(130)의 퓨우즈(217)이 컷팅된 상태에서는 상기한 바와 같은 설명에서 3VREF를 4VREF로 대치한 것과 동일한 과정으로 동작이 이루어진다.
본 발명에 의한 상기 제3도, 제4도 및 제5,6도에 도시한 내부전원전압 발생회로는 본 발명의 사상을 실현한 최적의 실시예로서, 본 발명의 실시예에서는 번-인전압 제어부를 구성하는 다이오드를 피모오스 트랜지스터로 이루어진 것을 예로 들었지만 이는 외부전원전압을 레벨 다운(level down)하는 다른 소자로 이루어진 경우에도 동일하게 적용할 수 있다.
상술한 바와 같이, 본 발명은 내부전원전압 발생회로의 번-인전압 제어부에 스위치로서의 퓨우즈를 구비하므로서 내부 번-인전압의 조절이 용이하게 이루어지고 또한 외부전원전압에 따라 메탈층의 변경없이 다양한 번-인전압의 선택이 이루어지게 하므로서, 내부전원전압 발생회로의 번-인 테스트시 초래되었던 시간적인 손실뿐만 아니라 경제적인 손실을 방지하게 되는 효과가 있다. 또한 칩이 번-인모드로의 진입을 용이하게 하는 효과가 발생된다.

Claims (11)

  1. 다수개의 직렬연결된 다이오드로 이루어진 번-인전압제어부를 가지는 내부전원전압 발생회로에 있어서, 상기 번-인전압제어부에 내부 번-인전압의 설정에 따라 상기의 각 다이오드의 갯수를 선택화하기 위한 소정의 스위치를 구비하여, 상기 스위치의 스위칭동작에 의해서 상기의 각 다이오드가 선택적으로 인에이블되므로서 상기 내부 번-인전압의 조절이 이루어짐을 특징으로 하는 내부전원전압 발생회로.
  2. 제1항에 있어서, 상기 스위치가 푸우즈로 이루어짐을 특징으로 하는 내부전원전압 발생회로.
  3. 다수개의 직렬 연결된 다이오드로 이루어진 번-인전압제어부를 가지고 번-인 테스트시 칩내부에 칩외부인가 전압이 공급되도록 동작되는 내부전원전원전압 발생회로에 있어서, 상기 번-인 전압 제어부에 내부 번-인전압의 설정에 따라 상기의 각 다이오드의 갯수를 선택화하기 위한 퓨우즈를 구비하고 상기 퓨우즈의 스위칭 동작에 의해서 상기의 각 다이오드가 선택적으로 인에이블됨을 특징으로 하는 내부전원전압 발생회로.
  4. 제3항에 있어서, 상기 퓨우즈가 상기 다수개의 직렬 연결된 다이오드의 출력단자마다 각각 구비됨을 특징으로 하는 내부전원전압 발생회로.
  5. 소정의 기준전압신호를 출력하는 기준전압 발생회로를 가지는 내부전원전압 발생회로에 있어서, 상기 기준전압신호를 입력하는 레벨변환부와, 상기 기준전압신호를 일 입력하여 외부전원전압의 전압레벨을 검출하는 외부전압검출부와, 상기 기준전압신호를 일 입력하여 번-인모드의 인에이블을 결정하는 번-인모드설정부와, 상기 외부전압검출부 및 번-인모드설정부의 각 출력신호를 입력하여 소정의 번-인신호를 출력하는 번-인신호발생부와, 상기 번-인신호발생부의 제어를 받아 상기 레벨변환부의 출력레벨을 조절하는 번-인전압제어부와, 상기 레벨변환부의 출력신호를 입력하여 내부전원전압을 출력하는 내부전압을 출력하는 내부전압출력부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  6. 제5항에 있어서, 상기 번-인모드설정부가, 전원전압단에 연결되는 퓨우즈를 적어도 구비하여, 상기 퓨우즈의 절단유무에 따라 출력레벨이 결정됨을 특징으로 하는 내부전원전압 발생회로.
  7. 제5항에 있어서, 상기 외부전원전압검출부가, 전원전압단과 접지전압단사이에 직렬로 연결되는 다수개의 다이오드와, 상기 다수개의 다이오드중 전원전압의 전압레벨강하정도에 따라 임의의 하나의 다이오드의 출력측에 연결되는 출력라인과, 상기 하나의 다이오드의 입력측과 상기 출력라인사이에 형성되는 스위치로 이루어짐을 특징으로 하는 내부전원전압 발생회로.
  8. 소정의 기준전압신호를 출력하는 기준전압 발생회로를 적어도 가지는 내부전원전압 발생회로에 있어서, 상기 기준전압신호를 입력하고 외부전원전압이 소정의 제1 전압레벨 이하에서는 외부전원전압레벨과 동일한 전압레벨을 출력하고 상기 외부전원전압이 상기 제1 전압레벨이상에서는 내부전원전압을 출력하는 레벨변환부와, 상기 기준전압신호를 일 입력하고 외부전원전압의 전압레벨이 소정의 제2 전압레벨에 도달하면 출력신호가 반전되어 출력하되 그 출력레벨을 변환시킬 수 있는 제1 스위치를 적어도 포함하여 외부전원전압의 전압레벨을 검출하는 외부전압검출부와, 상기 기준전압신호를 일 입력하고 소정의 제2스위치를 구비하여 상기 제2 스위치의 절단유무에 따라 출력레벨이 결정되며 번-인모드의 인에이블을 결정하는 번-인모드 설정부와, 상기 외부전압검출부 및 번-인모드설정부의 각 출력신호를 입력하여 소정의 번-인신호를 출력하는 번-인신호발생부와, 상기 번-인신호발생부의 제어를 받아 상기 레벨변환부의 출력레벨을 조절하는 번-인전압제어부와, 상기 레벨변환부의 출력신호를 입력하여 내부전원전압을 출력하는 내부전압출력부를 구비함을 특징으로 하는 내부전원전압 발생회로.
  9. 제8항에 있어서, 상기 외부전원전압검출부가, 전원전압단과 접지전압단사이에 직렬로 연결되는 다수개의 다이오드와, 상기 다수개의 다이오드중 전원전압의 전압레벨강하 정도에 따라 임의의 하나의 다이오드의 출력측에 연결되는 출력라인으로 이루어지고, 상기 하나의 다이오드의 입력측과 상기 출력라인사이에 형성되는 상기 스위치가 형성됨을 특징으로 하는 내부전원전압 발생회로.
  10. 제8항에 있어서, 상기 번-인신호발생부가, 상기 외부전압검출부 및 번-인모드설정부의 각 출력신호를 입력하는 노아게이트로 이루어짐을 특징으로 하는 내부전원전압 발생회로.
  11. 제8항에 있어서, 상기 번-인 전압제어부가, 상기 외부전원전압단과 상기 레벨변환부의 출력라인사이에 직렬로 연결되는 다수개의 다이오드와, 내부 번-인전압의 설정에 따라 상기의 각 다이오드의 갯수를 선택화하기 위한 퓨우즈를 각각 구비하고, 상기 퓨우즈의 스위칭 동작에 의해서 상기의 각 다이오드가 선택적으로 인에이블됨을 특징으로하는 내부전원전압 발생회로.
KR1019920023717A 1992-03-17 1992-12-09 내부전원전압 발생회로 KR950004858B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920023717A KR950004858B1 (ko) 1992-03-17 1992-12-09 내부전원전압 발생회로
JP30886893A JP3729278B2 (ja) 1992-12-09 1993-12-09 内部電源電圧発生回路
US08/177,354 US5448199A (en) 1992-12-09 1994-01-03 Internal supply voltage generation circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR92-4338 1992-03-17
KR920004338 1992-03-17
KR1019920023717A KR950004858B1 (ko) 1992-03-17 1992-12-09 내부전원전압 발생회로

Publications (2)

Publication Number Publication Date
KR930020453A KR930020453A (ko) 1993-10-19
KR950004858B1 true KR950004858B1 (ko) 1995-05-15

Family

ID=19345051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023717A KR950004858B1 (ko) 1992-03-17 1992-12-09 내부전원전압 발생회로

Country Status (3)

Country Link
US (1) US5448199A (ko)
JP (1) JP3729278B2 (ko)
KR (1) KR950004858B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5625305A (en) * 1994-10-20 1997-04-29 Acer Incorporated Load detection apparatus
JP3301874B2 (ja) * 1994-12-19 2002-07-15 松下電器産業株式会社 半導体装置及びその検査方法
KR0158478B1 (ko) * 1994-12-21 1999-02-01 김광호 반도체 메모리장치의 기판전압 조절회로
KR0146203B1 (ko) * 1995-06-26 1998-12-01 김광호 반도체 집적회로의 회로소자값 조정회로
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
US5745499A (en) * 1995-10-11 1998-04-28 Micron Technology, Inc. Supervoltage detection circuit having a multi-level reference voltage
KR100214466B1 (ko) * 1995-12-26 1999-08-02 구본준 반도체 메모리의 셀프 번인회로
JP3670067B2 (ja) * 1995-12-28 2005-07-13 シャープ株式会社 集積回路装置
US5892394A (en) * 1996-07-19 1999-04-06 Holtek Microelectronics Inc. Intelligent bias voltage generating circuit
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
KR100234389B1 (ko) * 1996-09-13 1999-12-15 윤종용 전압 검출 회로
JP3963990B2 (ja) * 1997-01-07 2007-08-22 株式会社ルネサステクノロジ 内部電源電圧発生回路
KR100269296B1 (ko) * 1997-04-22 2000-10-16 윤종용 메모리집적회로의승압전원회로및승압전원의전하량제어방법
WO1998054727A2 (en) 1997-05-30 1998-12-03 Micron Technology, Inc. 256 Meg DYNAMIC RANDOM ACCESS MEMORY
KR100530868B1 (ko) * 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
US5949725A (en) * 1997-08-20 1999-09-07 Micron Technology, Inc. Method and apparatus for reprogramming a supervoltage circuit
KR100498418B1 (ko) * 1997-12-27 2005-09-08 삼성전자주식회사 기준전압발생장치
JPH11238379A (ja) * 1998-02-19 1999-08-31 Oki Electric Ind Co Ltd 電源回路およびクロック信号検出回路
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
KR100365562B1 (ko) 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 기억소자의 테스트회로
US6400171B2 (en) * 1999-03-22 2002-06-04 International Business Machines Corp. Method and system for processing integrated circuits
KR100302617B1 (ko) * 1999-09-01 2001-11-01 김영환 번인 테스트 회로
JP2001189099A (ja) * 2000-01-04 2001-07-10 Mitsubishi Electric Corp 基準電圧発生回路、半導体記憶装置及びそのバーンイン方法
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
DE10218097B4 (de) * 2002-04-23 2004-02-26 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
US8055070B2 (en) * 2007-01-05 2011-11-08 Geo Semiconductor Inc. Color and geometry distortion correction system and method
US20080238530A1 (en) * 2007-03-28 2008-10-02 Renesas Technology Corp. Semiconductor Device Generating Voltage for Temperature Compensation
US8836410B2 (en) 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit
KR101062775B1 (ko) * 2009-12-28 2011-09-06 주식회사 하이닉스반도체 퓨즈 회로 및 그 제어 방법
JP7164264B2 (ja) * 2019-03-28 2022-11-01 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
US5270983A (en) * 1990-09-13 1993-12-14 Ncr Corporation Single element security fusible link

Also Published As

Publication number Publication date
JP3729278B2 (ja) 2005-12-21
JPH06215569A (ja) 1994-08-05
US5448199A (en) 1995-09-05
KR930020453A (ko) 1993-10-19

Similar Documents

Publication Publication Date Title
KR950004858B1 (ko) 내부전원전압 발생회로
KR940008286B1 (ko) 내부전원발생회로
US5675280A (en) Semiconductor integrated circuit device having built-in step-down circuit for stepping down external power supply voltage
US7205682B2 (en) Internal power supply circuit
KR100248846B1 (ko) 온-칩전원조절장치를갖는집적회로
EP0602355B1 (en) Fuse programmable voltage down converter
US6876585B2 (en) Circuit and method for selecting reference voltages in semiconductor memory device
KR20010062424A (ko) 반도체칩, 특히 반도체 메모리에서 기준 전압을트리밍하기 위한 장치
US6867641B2 (en) Internal voltage generator for semiconductor device
US7248102B2 (en) Internal reference voltage generation for integrated circuit testing
US6166589A (en) Reference voltage generator circuit for an integrated circuit device
US6788132B2 (en) Voltage and time control circuits
US6429729B2 (en) Semiconductor integrated circuit device having circuit generating reference voltage
KR100267011B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
CN100468275C (zh) 采用沟道长度调制的电流镜补偿
EP0565156A2 (en) Voltage burn-in scheme for BICMOS circuits
US20110234288A1 (en) Internal voltage generating circuit for preventing voltage drop of internal voltage
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
US6480053B1 (en) Semiconductor device having an internal power supply circuit
US7057866B2 (en) System and method for disconnecting a portion of an integrated circuit
US6751148B2 (en) Circuit for generating control signal using make-link type fuse
KR100303995B1 (ko) 내부전압 강하회로
US20050122159A1 (en) Fuse circuit with controlled fuse burn out and method thereof
KR950008454B1 (ko) 내부전원전압 발생회로
KR100228531B1 (ko) 반도체 메모리 장치의 리던던트 퓨즈회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee