KR100303995B1 - 내부전압 강하회로 - Google Patents

내부전압 강하회로 Download PDF

Info

Publication number
KR100303995B1
KR100303995B1 KR1019980024861A KR19980024861A KR100303995B1 KR 100303995 B1 KR100303995 B1 KR 100303995B1 KR 1019980024861 A KR1019980024861 A KR 1019980024861A KR 19980024861 A KR19980024861 A KR 19980024861A KR 100303995 B1 KR100303995 B1 KR 100303995B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
mode
power supply
pad
Prior art date
Application number
KR1019980024861A
Other languages
English (en)
Other versions
KR20000003601A (ko
Inventor
설영호
임양규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024861A priority Critical patent/KR100303995B1/ko
Publication of KR20000003601A publication Critical patent/KR20000003601A/ko
Application granted granted Critical
Publication of KR100303995B1 publication Critical patent/KR100303995B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage

Abstract

본 발명은 스트레스모드로의 진입을 외부패드의 입력으로 선택하여 스트레스모드시 외부의 전원전압을 그대로 내부회로의 전원전압으로 사용하도록 된 내부전압 강하회로를 제공하기 위한 것이다.
이를 위해 본 발명은, 외부전압변동에 대해 일정한 기준전압을 출력하는 기준전압 발생수단과, 패드로의 외부전원전압 인가여부에 따라 정상모드 또는 스트레스모드를 결정하는 신호를 검출하는 모드 검출수단과, 상기 모드 검출수단으로부터 정상모드 검출신호가 입력되면 상기 기준전압 발생수단으로부터의 기준전압과 동일한 전압을 출력하고, 스트레스모드 검출신호가 입력되면 외부전원전압과 동일한 전압을 출력하는 기준전압 변환수단 및, 상기 기준전압 변환수단으로부터의 전압을 내부전원전압으로 하여 내부회로로 제공하는 드라이버수단을 구비함으로써, 모드검출기를 이용하여 스트레스모드와 정상모드의 동작을 결정할 수가 있고, 스트레스모드의 경우 종래의 스트레스모드보다 외부전원전압이 낮아지게 되므로 테스트방법이 용이해지게 되고 그에 따라 테스트시간도 단축된다.

Description

내부전압 강하회로
본 발명은 내부전압 강하회로에 관한 것으로, 보다 상세하게는 칩의 신뢰성을 높이기 위해 칩내부에서 전압강하된 내부전압 대신 내부전압보다 훨씬 높은 스트레스전압을 사용하는 스트레스모드로 칩을 테스트하도록 된 내부전압 강하회로에 관한 것이다.
종래의 내부전압 강하회로는 도 1에 도시된 바와 같이 기준전압 발생부(10)와 기준전압 변환부(20) 및 드라이버부(30)로 구성되고, 종래의 내부전압 강하회로의 출력신호(Vint)는 내부 회로(40)에 전원전압으로 사용된다. 상기 기준전압 발생부(10)의 출력신호(VR2)는 상기 기준전압 변환부(20)의 제 1비교기(21)의 제 1입력단으로 입력되고, 그 기준전압 변환부(20)의 출력신호(VR)는 드라이버부(30)의 최종비교전압으로 사용된다.
상기 기준전압 발생부(10)에서 기준전압 발생기(11)는 외부전압의 변동에도 불구하고 안정된 전압(VR1)을 출력하는데, 통상적으로 밴드갭(Bandgap) 기준전압 발생기 또는 위들러 전류소오스(Widlar Current Source) 형태가 많이 쓰이고 있다.
상기 기준전압 발생기(11)의 출력전압(VR1)은 상기 기준전압 발생부(10)의 또다른 구성요소인 전압 증폭기(16)의 제 1비교기(12)의 제 1입력단으로 입력되고, 상기 기준전압 발생부(10)의 출력전압(VR2)이 저항(14, 15)으로 이루어진 전압분배기에 의해 전압(Va)으로 분배되어 상기 제 1비교기(12)의 제 2입력단으로 입력된다. 상기 제 1비교기(12)의 출력단자에 접속된 제 1전류 드라이버(13)에서는 전압강하된 기준전압(VR2)를 출력한다.
상기 기준전압 변환부(20)에서는 정상모드의 동작 및 스트레스모드의 동작을 수행하게 되는데, 상기 기준전압 변환부(20)에서 정상모드의 동작시 사용되는 제 2비교기(21)의 제 1입력단에는 상기 기준전압 발생부(10)의 기준전압(VR2)이 입력되고, 그 제 2비교기(21)의 제 2입력단에는 출력전압(VR)이 피드백되며, 그 제 2비교기(21)의 출력단자에는 제 2전류 드라이버(22)가 접속되어 정상모드 동작에서의 출력전압(VR)을 생성한다.
상기 기준전압 변환부(20)에서 스트레스모드의 동작시 사용되는 제 3비교기(24)의 제 1입력단에는 바이어스 회로(23)로부터의 바이어스 전압(VST)이 입력되고, 그 제 3비교기(24)의 제 2입력단에는 출력전압(VR)이 피드백되며, 그 제 3비교기(24)의 출력단자에는 제 3전류 드라이버(25)가 접속되어 스트레스모드 동작에서의 출력전압(VR)을 생성한다. 상기 출력전압(VR)이 실리는 노드와 접지전압단 사이에는 전류 싱크(26)가 접속된다.
여기서, 상기 "정상모드의 동작시"라는 것은 "전원전압=3.3V±10%"이고, 상기 "스트레스모드의 동작시"라는 것은 "전원전압>1.5×3.3V"이상일 경우이다.
부연하여 설명하면, 정상모드의 동작시에는 제 2비교기(21)에 의해 제 2전류 드라이버(22)가 인에이블되고 제 3비교기(24)에 의해 제 3전류 드라이버(25)가 디스에이블되어 출력전압(VR)은 상기 기준전압 발생부(10)로부터의 기준전압(VR2)을 유지하게 되며, 스트레스모드의 동작시에는 제 2비교기(21)에 의해 제 2전류 드라이버(22)가 디스에이블되고 제 3비교기(24)에 의해 제 3전류 드라이버(25)가 인에이블되어 출력전압(VR)은 상기 바이어스 회로(23)로부터의 바이어스 전압(VST)을 유지하게 된다. 한편, 상기 바이어스 전압(VST)이 실리는 노드에는 바이어스 회로(23)와 풀다운 전류 싱크(27)가 각각 접속되어 상기 바이어스 전압(VST)은 "전원전압-nVt(n=2)"를 유지한다.
상기 드라이버부(30)는 내부회로(40)에서 각각의 동작상태에 따라 대응하는 전류를 공급하기 위해 사용되는데, 전원전압이 턴온되면 동작하는 대기 드라이버(31, 32, 35)와 활성모드시에만 인에이블 클럭(ACT)에 의해 구동하는 활성 드라이버(33, 34)로 구성된다. 대기 드라이버(31, 32, 35)는 내부전원전압(Vint)을 출력하는 노드와 접지전압단 사이에 풀다운 전류 싱크(35)가 접속되고, 그 구조는 전압 플로워(Voltage Follower)형태이다. 활성 드라이버(33, 34)도 역시 전압 플로워(Voltage Follower)형태이다.
내부회로(40)는 외부전원전압으로부터 전압강하된 내부전원전압(Vint)를 사용하는 온-칩 회로를 의미한다.
그런데, 이상과 같이 설명한 종래의 내부전압 강하회로에서는 스트레스모드로의 진입이 도 4a에 도시된 바와 같이 전원전압이 일정한 값 이상일 경우에만 이루어지며, 스트레스모드에서 사용되는 내부전원전압(Vint)의 전위도 VR=VST=전원전압-nVt에 따라서 결정되기 때문에 가해주는 외부의 전원전압(Vext)보다 nVt만큼 낮은 값을 갖게 되고, 스트레스모드에서 필요로 하는 내부전원전압(Vint) 전위를 얻기 위해서는 그보다 nVt이상 높은 전원을 외부에서 가해주어야만 되는 단점이 발생된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 스트레스모드로의 진입을 외부패드의 입력으로 선택하여 스트레스모드시 외부의 전원전압을 그대로 내부회로의 전원전압으로 사용하도록 된 내부전압 강하회로를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 내부전압 강하회로는, 외부전압변동에 대해 일정한 기준전압을 출력하는 기준전압 발생수단과,
패드로의 외부전원전압 인가여부에 따라 정상모드 또는 스트레스모드를 결정하는 신호를 검출하는 모드 검출수단과,
상기 모드 검출수단으로부터 정상모드 검출신호가 입력되면 상기 기준전압 발생수단으로부터의 기준전압과 동일한 전압을 출력하고, 스트레스모드 검출신호가 입력되면 외부전원전압과 동일한 전압을 출력하는 기준전압 변환수단 및,
상기 기준전압 변환수단으로부터의 전압을 내부전원전압으로 하여 내부회로로 제공하는 드라이버수단을 구비한다.
도 1은 종래의 내부전압 강하회로의 구성을 나타낸 블럭도,
도 2는 본 발명의 실시예에 따른 내부전압 강하회로의 구성을 나타낸 블럭도,
도 3은 도 2에 도시된 기준전압 변환수단 및 패드전압 검출수단의 내부회로도,
도 4a는 종래의 정상모드(Normal mode)시와 스트레스모드(Stress mode)시에서의 외부전원전압-내부전원전압의 그래프,
도 4b는 본 발명의 실시예에 따른 정상모드시와 스트레스모드시에서의 외부전원전압-내부전원전압의 그래프이다.
< 도면의 주요부분에 대한 부호의 설명>
10 : 기준전압 발생부 20 : 기준전압 변환부
30 : 드라이버부 40 : 내부회로
50 : 패드전압 검출부 60 : 기준전압 변환부
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 내부전압 강하회로의 구성을 나타낸 블럭도로서, 입력되는 외부전압의 변동에 무관하게 전압강하된 기준전압(VR2)을 일정하게 출력하는 기준전압 발생부(10)와, 패드로의 외부전원전압 인가여부에 따라 정상모드 또는 스트레스모드를 결정하는 신호를 검출하는 모드 검출부(50)와, 상기 모드 검출부(50)로부터 정상모드 결정신호가 입력되면 상기 기준전압 발생부(10)로부터의 기준전압(VR2)과 동일한 전압(VR)을 출력하는 반면 스트레스모드 결정신호가 입력되면 외부전원전압(Vext)과 동일한 전압을 출력하는 기준전압 변환부(60) 및, 상기 기준전압 변환부(60)로부터의 전압을 내부전원전압(Vint)으로 하여 내부회로(40)로 제공하는 드라이버부(30)로 구성된다.
상기 모드 검출부(50)는 도 3에 도시된 바와 같이, 패드(pad0)가 플로팅(floating)되거나 외부전원전압(Vext)이 인가되면 그에 따라 상기 패드(pad0)의 출력단 레벨을 소정레벨로 유지하는 레벨유지부와, 상기 레벨유지부의 출력신호를 반전시켜 모드 검출신호(pn_b)로서 상기 기준전압 변환부(60)로 제공하는 반전부로 구성된다.
상기 레벨유지부는 패드(pad0)와 접지단 사이에 접속되고 패드(pad0)가 플로팅되면 패드(pad0)의 출력단(pn)을 접지레벨("L")로 잡아주는 반면 패드(pad0)에 외부전원전압(Vext)이 인가되면 패드(pad0)의 출력단(pn)의 전압을 높혀 "H"레벨로 잡아주는 제 1소자로서의 N형 MOS 캐패시터(M12)와, 패드(pad0)의 출력단(pn)과 접지단 사이에 접속되고 상기 출력단(pn)의 신호를 1회 반전시킨 신호에 의해 동작제어되며 상기 N형 MOS 캐패시터(M12)에 의해 소정레벨로 잡혀진 상기 패드(pad0)의 출력단(pn) 레벨을 그대로 유지시키는 제 2소자로서의 NMOS트랜지스터(M11)로 구성된다.
상기 반전부는 상기 패드(pad0)의 출력단(pn)과 상기 기준전압 변환부(60) 사이에 상호 직렬로 접속된 3개 이상의 홀수개의 인버터(I1, I2, I3)로 구성된다.
상기 기준전압 변환부(60)는 도 3에 도시된 바와 같이 상기 모드 검출부(50)로부터의 모드 검출신호(pn_b)에 의해 동작제어되어 상기 기준전압 발생부(10)로부터의 기준전압(VR2)과 피드백되어 입력되는 출력전압(VR)을 상호 비교하는 비교기(61)와, 외부전원전압단과 출력전압(VR)을 출력하는 단자 사이에 설치되고 상기 비교기(61)의 출력신호에 의해 동작제어되어 소정의 출력전압(예컨대, 기준전압(VR2)과 동일한 출력전압(VR))이 출력되게 하는 제 1전류 드라이버로서의 PMOS트랜지스터(62)와, 상기 제 1전류 드라이버(62)에 병렬로 접속되고 상기 모드 검출부(50)로부터의 모드 검출신호(pn_b)에 의해 동작제어되어 소정의 출력전압(예컨대, 외부전원전압(Vext)과 동일한 출력전압(VR))이 출력되게 하는 제 2전류 드라이버로서의 PMOS트랜지스터(63) 및, 상기 출력전압(VR)을 출력하는 단자와 접지단 사이에 접속되고 모드 검출부(50)로부터의 모드 검출신호(pn_b)에 의해 스위칭되어 정상모드 또는 스트레스모드의 동작이 행해지게 하는 스위치부로서의 NMOS트랜지스터(64)를 구비한다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 내부전압 강하회로의 동작에 대해 설명하면 다음과 같다.
패드(pad0)가 플로팅이면 N형 MOS캐패시터(M12)에 의해 그 패드(pad0)의 출력단(pn)이 접지레벨로 잡혀져서 로직 "L"로 된다. 그리고, 인버터(I3)의 출력은 로직 "H"로 되어 NMOS트랜지스터(M11)를 턴온시켜서 그 출력단(pn)을 로직 "L"로 유지시킨다. 이에 따라, 인버터(I2, I1)를 거친 출력신호(즉, 모드 검출신호(pn_b))는 로직 "H"가 되어 기준전압 변환부(60)내의 PMOS트랜지스터(M1, M4, M6)는 턴오프되고, NMOS트랜지스터(M9, M10)는 턴온된다.
그에 따라, 상기 기준전압 변환부(60)는 정상모드의 동작을 수행하게 되는데, 이때 기준전압 변환부(60)의 출력전압(VR)은 기준전압 발생부(10)의 출력전압(기준전압; VR2)과 같은 전압을 갖게 된다.
그런데, 상기 패드(pad0)에 외부전원전압(Vext)을 가하면 N형 MOS캐패시터(M12)에 의해 상기 패드(pad0)의 출력단(pn)은 로직 "H"로 되고, 인버터(I3)을 거친 신호(로직 "L")에 의해 NMOS트랜지스터(M11)를 턴오프시켜 그 출력단(pn)을 로직 "H"로 유지시킨다. 이어, 인버터(I2, I1)를 거친 출력신호(즉, 모드 검출신호(pn_b))는 로직 "L"가 되어 기준전압 변환부(60)내의 PMOS트랜지스터(M1, M4, M6)를 턴온시킨다. 그에 따라, 노드(N1, N2) 및 출력전압(VR)을 출력시키는 단자를 로직 "H"로 만들고, 그 노드(N1)에 게이트가 접속된 제 1전류 드라이버로서의 PMOS트랜지스터(62)를 턴오프시키며, 스위치역할을 하는 NMOS트랜지스터(M9, M10)이 턴오프된다.
그 결과, 상기 기준전압 변환부(60)는 스트레스모드의 동작을 수행하게 되어 출력전압(VR)은 외부전원전압(Vext)과 같은 전압을 갖게 된다.
도 4b는 본 발명의 실시예에 따른 정상모드시와 스트레스모드시에서의 외부전원전압-내부전원전압의 그래프로서, 종래의 경우에는 스트레스모드시에 내부전원전압(Vint)이 높은 전압을 가지기 위해서 따로 외부전원전압(Vext)이 더 높은 전압을 가져야만 되지만, 본 발명의 경우에는 스트레스모드에서 외부전원전압(Vext)과 내부전원전압(Vint)이 같게 되므로, 내부전원전압(Vint)을 높은 전압으로 만들기 위해 외부전원전압(Vext)이 따로 높은 전압을 가질 필요가 없게 된다.
이상 설명한 바와 같은 본 발명에 의하면, 모드검출기를 이용하여 스트레스모드와 정상모드의 동작을 결정할 수가 있고, 스트레스모드의 경우 종래의 스트레스모드보다 외부전원전압이 낮아지게 되므로 테스트방법이 용이해지게 되고 그에 따라 테스트시간도 단축된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (10)

  1. 외부전압변동에 대해 일정한 기준전압을 출력하는 기준전압 발생수단과,
    패드로의 외부전원전압 인가여부에 따라 정상모드 또는 스트레스모드를 결정하는 신호를 검출하는 모드 검출수단과,
    상기 모드 검출수단으로부터 정상모드 검출신호가 입력되면 상기 기준전압 발생수단으로부터의 기준전압과 동일한 전압을 출력하고, 스트레스모드 검출신호가 입력되면 외부전원전압과 동일한 전압을 출력하는 기준전압 변환수단 및,
    상기 기준전압 변환수단으로부터의 전압을 내부전원전압으로 하여 내부회로로 제공하는 드라이버수단을 구비하는 것을 특징으로 하는 내부전압 강하회로.
  2. 제 1항에 있어서, 상기 모드 검출수단은 상기 패드로의 외부전원전압 인가여부에 따라 상기 패드의 출력단 레벨로 일정하게 유지하는 레벨유지부와, 상기 레벨유지부의 출력신호를 반전시켜 상기 기준전압 변환수단으로 제공하는 반전부를 구비하는 것을 특징으로 하는 내부전압 강하회로.
  3. 제 2항에 있어서, 상기 레벨유지부는 상기 패드로의 외부전원전압 인가여부에 따라 상기 패드의 출력단을 일정레벨화하는 제 1소자 및, 상기 제 1소자에 의해 일정레벨화된 상기 패드의 출력단 레벨을 유지시키는 제 2소자를 구비하는 것을 특징으로 하는 내부전압 강하회로.
  4. 제 3항에 있어서, 상기 제 1소자는 상기 패드의 출력단과 접지단 사이에 접속된 N형 MOS 캐패시터로 구성된 것을 특징으로 하는 내부전압 강하회로.
  5. 제 3항에 있어서, 상기 제 2소자는 상기 패드의 출력단과 접지단 사이에 접속되고 상기 패드 출력단의 신호를 1회 반전시킨 신호에 의해 스위칭동작하는 NMOS트랜지스터로 구성된 것을 특징으로 하는 내부전압 강하회로.
  6. 제 2항에 있어서, 상기 반전부는 상기 패드의 출력단과 상기 기준전압 변환수단 사이에 상호 직렬로 접속된 3개 이상의 홀수개의 인버터로 구성된 것을 특징으로 하는 내부전압 강하회로.
  7. 제 1항에 있어서, 상기 기준전압 변환수단은 상기 모드 검출수단으로부터의 검출신호에 의해 동작제어되어 상기 기준전압 발생수단으로부터의 기준전압과 피드백되어 입력되는 출력전압을 상호 비교하는 비교부와, 외부전원전압단과 출력단자 사이에 설치되고 상기 비교부의 출력신호에 의해 동작제어되어 상기 출력단자로 소정전압을 출력시키는 제 1전류 드라이버와, 상기 제 1전류 드라이버에 병렬로 접속되고 상기 모드 검출수단으로부터의 검출신호에 의해 동작제어되어 상기 출력단자로 소정전압을 출력시키는 제 2전류 드라이버 및, 상기 출력단자와 접지단 사이에 접속되고 상기 모드 검출수단으로부터의 검출신호에 의해 스위칭되어 상기 정상모드 또는 스트레스모드의 동작이 행해지게 하는 스위치부를 구비하는 것을 특징으로 하는 내부전압 강하회로.
  8. 제 7항에 있어서, 상기 제 1전류 드라이버는 PMOS트랜지스터로 구성된 것을 특징으로 하는 내부전압 강하회로.
  9. 제 7항에 있어서, 상기 제 2전류 드라이버는 PMOS트랜지스터로 구성된 것을 특징으로 하는 내부전압 강하회로.
  10. 제 7항에 있어서, 상기 스위치부는 NMOS트랜지스터로 구성된 것을 특징으로 하는 내부전압 강하회로.
KR1019980024861A 1998-06-29 1998-06-29 내부전압 강하회로 KR100303995B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024861A KR100303995B1 (ko) 1998-06-29 1998-06-29 내부전압 강하회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024861A KR100303995B1 (ko) 1998-06-29 1998-06-29 내부전압 강하회로

Publications (2)

Publication Number Publication Date
KR20000003601A KR20000003601A (ko) 2000-01-15
KR100303995B1 true KR100303995B1 (ko) 2001-10-19

Family

ID=19541380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024861A KR100303995B1 (ko) 1998-06-29 1998-06-29 내부전압 강하회로

Country Status (1)

Country Link
KR (1) KR100303995B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092584A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법

Also Published As

Publication number Publication date
KR20000003601A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US7205682B2 (en) Internal power supply circuit
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US5184031A (en) Semiconductor integrated circuit
KR100724662B1 (ko) 파워 온 리셋 신호를 생성하는 반도체 장치
KR960004573B1 (ko) 기동회로를 갖는 기준전압발생회로
US6876585B2 (en) Circuit and method for selecting reference voltages in semiconductor memory device
US6160392A (en) Start-up circuit for voltage reference generator
JPH06295585A (ja) 内部電源電圧発生回路
KR970008141B1 (ko) 반도체장치의 번인회로
KR20210002332A (ko) 기준 전압 생성
US5278798A (en) Semiconductor memory device
KR100267011B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
US5786719A (en) Mode setting circuit and mode setting apparatus used to select a particular semiconductor function
US6661218B2 (en) High voltage detector
US6515934B2 (en) Semiconductor device including internal potential generating circuit allowing tuning in short period of time and reduction of chip area
JPH1092199A (ja) 内部電圧発生回路
KR100303995B1 (ko) 내부전압 강하회로
US6320454B1 (en) Low power voltage regulator circuit for use in an integrated circuit device
KR100387192B1 (ko) 내부 전원 회로를 가진 반도체장치
KR100383882B1 (ko) 주기선택회로 및 이를 이용한 반도체메모리저장장치
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
JPH03289568A (ja) 電圧検出装置
KR100379554B1 (ko) 내부 전원 발생 장치
US7126411B2 (en) High voltage generator
US7075833B2 (en) Circuit for detecting negative word line voltage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee