JPH1092199A - 内部電圧発生回路 - Google Patents
内部電圧発生回路Info
- Publication number
- JPH1092199A JPH1092199A JP9234004A JP23400497A JPH1092199A JP H1092199 A JPH1092199 A JP H1092199A JP 9234004 A JP9234004 A JP 9234004A JP 23400497 A JP23400497 A JP 23400497A JP H1092199 A JPH1092199 A JP H1092199A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- internal
- change
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Control Of Electrical Variables (AREA)
Abstract
くさせ得る内部電圧発生回路を提供する。 【解決手段】 外部電源電圧Vextを基にノーマル電
圧以上の電圧区間で定レベルの内部電圧VINTを発生
する内部電圧発生部101と、ノーマル電圧より低い電
圧区間では外部電源電圧Vextの変化に伴う第1変化
率で変化する電圧を内部電源電圧発生部101の出力端
子へ提供し、ノーマル電圧区間では外部電源電圧Vex
tの変化に対し第1変化率よりも小さい第2変化率を持
つ電圧を前記出力端子へ提供し、ノーマル電圧を越える
電圧区間では、ノーマル動作モードとストレス動作モー
ドを区別して、ノーマル動作モードの場合は外部電源電
圧Vextの変化に対し第2変化率を持つ電圧を前記出
力端子へ提供し、ストレス動作モードの場合は外部電源
電圧Vextに伴う第3変化率で変化する電圧を前記出
力端子へ提供するクランプ部300と、を備えることを
特徴とする。
Description
装置の内部電圧発生回路に関する。
変動に対して回路をより安定に動作させるために内部電
圧発生回路を使用する。図2のグラフに示すように、内
部電圧VINTは、外部電源電圧Vextが0〜Vno
(ノーマル電圧区間の最低電圧)の区間では、外部電源
電圧Vextに比例して増加し、ノーマル電圧区間(V
no〜Vsm)では、外部電源電圧Vextに依らず一
定レベルを保持し、外部電源電圧Vextがノーマル電
圧区間より高電圧(ストレス電圧区間)になると、外部
電源電圧Vextに比例して増加するようになる。
電圧Vextが0〜Vnoまでは内部電圧発生回路の出
力である内部電圧VINTが外部電源電圧Vextに比
例して増加する。メモリセルのワードラインに印加する
電圧Vwlのレベルは、内部電圧VINTをアクセスト
ランジスタによりVtだけ昇圧したレベルである。そし
て、外部電源電圧Vextのレベルがノーマル電圧区間
になると、PMOSトランジスタ105及び106によ
り2Vtだけクランプされて一定なレベルを保持する。
このとき、内部電圧VINTの昇圧電圧VPPも内部電
圧VINTのレベルに対して差が一定になる。外部電源
電圧Vextのレベルがストレス電圧区間になると、外
部電源電圧Vextに比例して、内部電圧VINTと昇
圧電圧VPPが一定の電圧差を保ちながら増加するよう
になる。
信頼性を保障するために、チップにノーマル動作電圧V
noより高電圧を印加してスクリーニングするためのバ
ーンインテストを行う。このとき、ノーマル動作電圧V
noより高電圧を発生させるための内部動作電源電圧を
必要とする。
動作電圧領域が存在するので、図2のように、ノーマル
電圧区間では、安定した電源供給のために内部にクラン
プ区間(VnoからVsmまでの区間)を設定して動作
させ、ストレス電圧区間では、外部電源電圧Vextに
比例して増加する内部電圧回路を使用する。このとき、
内部電圧VINTのクランプ区間は、ノーマル電圧区間
の設定により決まり、ストレス電圧区間は、チップ内部
に適正ストレスが加わる電圧領域で内部電圧VINTと
外部電源電圧Vextとの適正領域で決定される。
ランジスタとして使用するメモリセルの構造、すなわ
ち、DRAM構造では、ビットラインのデータと記憶ノ
ードのデータとを相互伝達するためには、アクセストラ
ンジスタのゲートノードであるワードラインの電圧を十
分に高める必要があるので、半導体のチップ内部に他の
昇圧電圧VPP(内部電圧VINT+1Vt)を使用す
る。この昇圧電圧VPPも電圧値に差があるだけで、内
部電圧VINTと同様にノーマル電圧区間とストレス電
圧区間とに区分できる。
されているとき、ストレス電圧区間において、チップ内
に適正ストレスが加えられる昇圧電圧VPPと内部電圧
VINTのレベルが一つの外部電源電圧Vextにより
決まるために以下のような問題がある。すなわち、ノー
マル動作モードとストレス動作モードとが区別されない
ためにストレス電圧区間でバーンインテストを行わない
時にも、外部電源電圧Vextの上昇により内部電圧V
INTが上昇し、これにより、昇圧電圧VPPが上昇す
るために誤動作の原因となる。特に、このストレス電圧
区間でノーマル動作を行う場合、上昇する昇圧電圧VP
Pがメモリセルにそのまま印加されるので、ストレスに
よりチップの寿命を短縮させるという短所がある。
寿命を長くさせ得る内部電圧発生回路を提供することに
ある。
作モードとストレス動作モードとを区分して動作する半
導体メモリ装置の内部電圧発生回路とするものである。
すなわち本発明の内部電圧発生回路は、外部電源電圧を
基にノーマル電圧以上の電圧区間で定レベルの内部電圧
を発生する内部電圧発生部と、ノーマル電圧より低い電
圧区間では外部電源電圧の変化に伴う第1変化率で変化
する電圧を内部電源電圧発生部の出力端子へ提供し、ノ
ーマル電圧区間では外部電源電圧の変化に対し第1変化
率よりも小さい第2変化率を持つ電圧を前記出力端子へ
提供し、ノーマル電圧を越える電圧区間では、ノーマル
動作モードとストレス動作モードを区別して、ノーマル
動作モードの場合は外部電源電圧の変化に対し第2変化
率を持つ電圧を前記出力端子へ提供し、ストレス動作モ
ードの場合は外部電源電圧に伴う第3変化率で変化する
電圧を前記出力端子へ提供するクランプ部と、を備える
ことを特徴とする。内部電圧発生部は、内部電圧の分圧
電圧と基準電圧とを差動入力とする差動増幅器と、この
差動増幅器の出力に制御され、外部電源電圧をしきい電
圧分降下させて出力端子へ出力するトランジスタと、を
備える。この内部電圧を供給するトランジスタは、PM
OSトランジスタである。クランプ部は外部電源電圧を
クランプするために、外部電源電圧と出力端子との間に
直列接続される多数のトランジスタにより構成される。
クランプ部のトランジスタ中の一つのトランジスタのゲ
ートを通じて外部信号の制御を受ける。第1変化率と第
3変化率は、同じ変化率とする。第2変化率は、0に近
い変化率である。
電圧を発生する内部電圧発生部と、その内部電圧の出力
端子に接続してクランプ電源による電圧を提供するクラ
ンプ部と、を備えた半導体装置の内部電圧発生回路にお
いて、ノーマル電圧を越える電圧区間で動作モードに従
いオンオフしクランプ部の動作を制御するスイッチを設
けたことを特徴とする内部電圧発生回路で、クランプ電
源とクランプとの間に設けられて外部信号により制御さ
れるMOSトランジスタをスイッチとする。
付図面により説明する。本発明ではストレス電圧区間に
おいて、ノーマル動作モードとストレス動作モードとを
区別して、ノーマル動作モードでは継続してクランプ動
作区間の電圧を保持し、ストレス動作モードでは従来の
ように外部電源電圧Vextに比例して内部電圧VIN
Tと昇圧電圧VPPとの間に一定な電圧差を保持しつつ
増加させる。
的な回路図である。
圧VINTのレベルを抵抗103と抵抗104とにより
分圧した分圧電圧を入力とする差動増幅器101と、こ
の差動増幅器101の出力を入力とするゲートを有する
PMOSトランジスタ102とを内部電圧発生部として
備え、そして、外部電源電圧VextからPMOSトラ
ンジスタ102のしきい電圧Vtだけ減少した内部電圧
VINTのクランプを制御するクランプ部300が設け
られている。
t端子(クランプ電源)と内部電圧VINT端子との間
に直列接続されるPMOSトランジスタ301、30
2、303からなり、トランジスタ301は信号PBI
B(反転)により制御される。信号PBIBはチップ外
部から特定なタイミングで入力される信号であり、ノー
マル動作モード時は論理“ハイ”レベルになり、PMO
Sトランジスタ301をオフして、外部電源電圧Vex
tが増加しても内部電圧VINTを一定に保持し、スト
レス動作モード時は論理“ロウ”レベルになり、PMO
Sトランジスタ301をオンして、外部電源電圧Vex
tと内部電圧VINT間に2Vt以上の差を生じさせ、
外部電源電圧Vextに比例して内部電圧VINTが増
加するようにする。例えば、信号PBIBは、チップの
テストモードで発生し、テスト動作のためのWCBRタ
イミングと特定ピンに高電圧、例えば、VINT+ΔV
を加えると発生する信号を組み合わせて生成される。
に、外部電源電圧Vextのストレス電圧区間では、外
部電源電圧Vextが増加するにつれて内部電圧VIN
Tと昇圧電圧VPPが上昇するストレス動作モードA
と、外部電源電圧Vextの増加に無関係に、内部電圧
VINTと昇圧電圧VPPの電圧レベルがクランプ区間
と同様に保持されるノーマル動作モードBとに区分さ
れ、内部電圧VINTと昇圧電圧VPPを印加するよう
になる。
間でモードを区別して内部電圧及び昇圧電圧を発生する
ので、チップの誤動作の防止及び従来よりチップの寿命
が長くなる。
内部電圧の変化を示すグラフ。
図。
内部電圧の変化を示すグラフ。
Claims (9)
- 【請求項1】 外部電源電圧を基にノーマル電圧以上の
電圧区間で定レベルの内部電圧を発生する内部電圧発生
部と、ノーマル電圧より低い電圧区間では外部電源電圧
の変化に伴う第1変化率で変化する電圧を内部電源電圧
発生部の出力端子へ提供し、ノーマル電圧区間では外部
電源電圧の変化に対し第1変化率よりも小さい第2変化
率を持つ電圧を前記出力端子へ提供し、ノーマル電圧を
越える電圧区間では、ノーマル動作モードとストレス動
作モードを区別して、ノーマル動作モードの場合は外部
電源電圧の変化に対し第2変化率を持つ電圧を前記出力
端子へ提供し、ストレス動作モードの場合は外部電源電
圧に伴う第3変化率で変化する電圧を前記出力端子へ提
供するクランプ部と、を備えることを特徴とする内部電
源電圧発生回路。 - 【請求項2】 内部電圧発生部は、内部電圧の分圧電圧
と基準電圧とを差動入力とする差動増幅器と、この差動
増幅器の出力に制御され、外部電源電圧をしきい電圧分
降下させて出力端子へ出力するトランジスタと、を備え
る請求項1記載の内部電圧発生回路。 - 【請求項3】 内部電圧を供給するトランジスタは、P
MOSトランジスタである請求項2記載の内部電圧発生
回路。 - 【請求項4】 クランプ部は外部電源電圧をクランプす
るために、外部電源電圧と出力端子との間に直列接続さ
れる多数のトランジスタを備える請求項1記載の内部電
圧発生回路。 - 【請求項5】 クランプ部のトランジスタ中の一つのト
ランジスタのゲートを通じて外部信号の制御を受ける請
求項4記載の内部電圧発生回路。 - 【請求項6】 第1変化率と第3変化率は、同じ変化率
とする請求項1記載の内部電圧発生回路。 - 【請求項7】 第2変化率は、0に近い変化率である請
求項1記載の内部電圧発生回路。 - 【請求項8】 外部電源電圧を降下させて定レベルの内
部電圧を発生する内部電圧発生部と、その内部電圧の出
力端子に接続してクランプ電源による電圧を提供するク
ランプ部と、を備えた半導体装置の内部電圧発生回路に
おいて、ノーマル電圧を越える電圧区間で動作モードに
従いオンオフしクランプ部の動作を制御するスイッチを
設けたことを特徴とする内部電圧発生回路。 - 【請求項9】 クランプ電源とクランプとの間に設けら
れて外部信号により制御されるMOSトランジスタをス
イッチとした請求項8記載の内部電圧発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1996P36480 | 1996-08-29 | ||
KR1019960036480A KR100200926B1 (ko) | 1996-08-29 | 1996-08-29 | 내부전원전압 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1092199A true JPH1092199A (ja) | 1998-04-10 |
JP3735698B2 JP3735698B2 (ja) | 2006-01-18 |
Family
ID=19471462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23400497A Expired - Fee Related JP3735698B2 (ja) | 1996-08-29 | 1997-08-29 | 内部電圧発生回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5946242A (ja) |
JP (1) | JP3735698B2 (ja) |
KR (1) | KR100200926B1 (ja) |
DE (1) | DE19724277B4 (ja) |
GB (1) | GB2316751B (ja) |
TW (1) | TW340221B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1031990A2 (en) * | 1999-02-22 | 2000-08-30 | STMicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
KR100549938B1 (ko) * | 1999-01-12 | 2006-02-07 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전압 변환회로 |
WO2000070763A1 (en) * | 1999-05-14 | 2000-11-23 | Koninklijke Philips Electronics N.V. | A high-voltage level tolerant transistor circuit |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
JP2003022697A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
US10396553B2 (en) * | 2014-08-29 | 2019-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method for control of multiple voltage regulators |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262999A (en) * | 1988-06-17 | 1993-11-16 | Hitachi, Ltd. | Large scale integrated circuit for low voltage operation |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
US5283762A (en) * | 1990-05-09 | 1994-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device containing voltage converting circuit and operating method thereof |
JP2642512B2 (ja) * | 1990-11-16 | 1997-08-20 | シャープ株式会社 | 半導体集積回路 |
JPH05109368A (ja) * | 1991-10-15 | 1993-04-30 | Mitsubishi Electric Corp | インライン形電子銃 |
JP2838344B2 (ja) * | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
KR950014099B1 (ko) * | 1992-06-12 | 1995-11-21 | 가부시기가이샤 도시바 | 반도체 기억장치 |
KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
JP3132637B2 (ja) * | 1995-06-29 | 2001-02-05 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
DE19707422C1 (de) * | 1997-02-25 | 1998-08-27 | Telefunken Microelectron | Verfahren zum Erzeugen einer Versorungsgleichspannung für eine Signalgebereinheit |
-
1996
- 1996-08-29 KR KR1019960036480A patent/KR100200926B1/ko not_active IP Right Cessation
-
1997
- 1997-05-06 TW TW086106021A patent/TW340221B/zh not_active IP Right Cessation
- 1997-06-09 DE DE19724277A patent/DE19724277B4/de not_active Expired - Lifetime
- 1997-06-26 US US08/883,537 patent/US5946242A/en not_active Expired - Lifetime
- 1997-06-27 GB GB9713579A patent/GB2316751B/en not_active Expired - Lifetime
- 1997-08-29 JP JP23400497A patent/JP3735698B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
EP1031990A2 (en) * | 1999-02-22 | 2000-08-30 | STMicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
EP1031990A3 (en) * | 1999-02-22 | 2000-09-20 | STMicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
US6226205B1 (en) | 1999-02-22 | 2001-05-01 | Stmicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
Also Published As
Publication number | Publication date |
---|---|
DE19724277A1 (de) | 1998-03-12 |
GB9713579D0 (en) | 1997-09-03 |
JP3735698B2 (ja) | 2006-01-18 |
KR100200926B1 (ko) | 1999-06-15 |
US5946242A (en) | 1999-08-31 |
KR19980016788A (ko) | 1998-06-05 |
GB2316751B (en) | 1999-04-07 |
GB2316751A (en) | 1998-03-04 |
TW340221B (en) | 1998-09-11 |
DE19724277B4 (de) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717460B2 (en) | Semiconductor device | |
US7859322B2 (en) | Internal power-supply circuit | |
US5896324A (en) | Overvoltage detection circuit for generating a digital signal for a semiconductor memory device in parallel test mode | |
KR100386085B1 (ko) | 고전압 발생회로 | |
US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
JPH1186548A (ja) | 半導体記憶装置 | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
KR940003409B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
JPH07201174A (ja) | 半導体記憶装置 | |
JP3735698B2 (ja) | 内部電圧発生回路 | |
US7382677B2 (en) | Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation | |
US5909402A (en) | Circuit for driving/controlling sensing amplifier | |
US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
US20020064078A1 (en) | Semiconductor memory device and voltage level control method thereof | |
JP2000057772A (ja) | 半導体記憶装置 | |
CN112204495B (zh) | 用于初始化带隙电路的系统及方法 | |
US5260901A (en) | Output circuit of semiconductor memory device | |
US6340902B1 (en) | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation | |
JP3633996B2 (ja) | 半導体装置 | |
US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
JPH06208791A (ja) | 半導体集積回路のための内部降圧回路 | |
US6091290A (en) | Semiconductor integrated circuit | |
JP2001283593A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |