DE19724277B4 - Interne Quellenspannungserzeugungsschaltung - Google Patents
Interne Quellenspannungserzeugungsschaltung Download PDFInfo
- Publication number
- DE19724277B4 DE19724277B4 DE19724277A DE19724277A DE19724277B4 DE 19724277 B4 DE19724277 B4 DE 19724277B4 DE 19724277 A DE19724277 A DE 19724277A DE 19724277 A DE19724277 A DE 19724277A DE 19724277 B4 DE19724277 B4 DE 19724277B4
- Authority
- DE
- Germany
- Prior art keywords
- source signal
- voltage
- vext
- terminal
- external source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Verfahren
zum Erzeugen eines internen Quellensignals (VINT) für eine Halbleiterspeichervorrichtung,
umfassend:
Generieren eines internen Quellensignals (VINT) im Ansprechen auf ein externes Quellensignal (Vext);
Klemmen des internen Quellensignals (VINT) auf einen vorbestimmten Spannungspegel, um diesen Spannungspegel zu halten, wenn das externe Quellensignal (Vext) in einem normalen Betriebsintervall ist; und
Klemmen des internen Quellensignals (VINT) auf einen Spannungspegel (A) entsprechend des Spannungspegels des externen Quellensignals (Vext) durch eine Klemmeinheit (301, 302, 303), die einen ersten Anschluss zum Empfangen des externen Quellensignals (Vext) und einen zweiten Anschluss, der mit dem internen Quellensignal (VINT) verbunden ist, aufweist, um die Spannung des internen Quellensignals (VINT) entsprechend der Spannung des externen Quellensignals (Vext) ansteigen zu lassen, wenn das externe Quellensignal (Vext) in einem Belastungsbetriebsintervall ist und sich die Halbleiterspeichervorrichtung in einer Testbetriebsart befindet.
Generieren eines internen Quellensignals (VINT) im Ansprechen auf ein externes Quellensignal (Vext);
Klemmen des internen Quellensignals (VINT) auf einen vorbestimmten Spannungspegel, um diesen Spannungspegel zu halten, wenn das externe Quellensignal (Vext) in einem normalen Betriebsintervall ist; und
Klemmen des internen Quellensignals (VINT) auf einen Spannungspegel (A) entsprechend des Spannungspegels des externen Quellensignals (Vext) durch eine Klemmeinheit (301, 302, 303), die einen ersten Anschluss zum Empfangen des externen Quellensignals (Vext) und einen zweiten Anschluss, der mit dem internen Quellensignal (VINT) verbunden ist, aufweist, um die Spannung des internen Quellensignals (VINT) entsprechend der Spannung des externen Quellensignals (Vext) ansteigen zu lassen, wenn das externe Quellensignal (Vext) in einem Belastungsbetriebsintervall ist und sich die Halbleiterspeichervorrichtung in einer Testbetriebsart befindet.
Description
- Die vorliegende Erfindung betrifft eine interne Quellenspannungserzeugungsschaltung einer Halbleiterspeichervorrichtung, und insbesondere eine derartige interne Quellenspannungserzeugungsschaltung, die jeweilige getrennte Steuerpfade für einen Einbrenntestbetrieb und für normalen Betrieb aufweist.
- Bei einer Halbleiterspeichervorrichtung wird eine interne Quellenspannungserzeugungsschaltung dazu verwendet, stabil einen Chip zu betreiben, unabhängig von Änderungen einer externen Quellenspannung. Wie in den
3 und4 gezeigt ist, steigen eine interne Quellenspannung VINT und externe Quellenspannung Vext auf eine bestimmte Spannung Vno (Spannung zur Einleitung einer normalen Betriebsart), darüber hält die interne Quellenspannung VINT ihren vorgegebenen Pegel bei, obwohl die externe Quellenspannung Vext zunimmt, um eine stabile Spannung in einem normalen Betriebsintervall zu liefern (von Vno bis Vsm). Wenn die externe Quellenspannung Vext über das normale Betriebsintervall steigt, nimmt die interne Quellenspannung VINT zu, proportional zur externen Quellenspannung Vext. -
3 zeigt schematisch den Aufbau einer internen Quellenspannungserzeugungsschaltung nach dem Stand der Technik. Im Einzelnen nimmt die interne Quellenspannung VINT als Ausgangsspannung der internen Quellenspannungserzeugungsschaltung zu, so dass sie gleich der externen Quellenspannung Vext ist, und zwar von 0 V bis auf Von, wobei Von die normale Betriebsspannung ist. Der Pegel der Spannung Vwl zur Erhöhung der internen Quellenspannung VINT und zum Anlegen der erhöhten Spannung an eine Wortleitung, die mit einer Speicherzelle gekoppelt ist, entspricht dem Pegel der Spannung, die durch Vt eines Zugriffstransistors erhöht ist. Wenn der Pegel der externen Quellenspannung Vext in das normale Betriebsintervall hineingelangt, wird darüber hinaus der Pegel der Spannung Vwl durch 2 Vt angeklemmt, mithilfe von PMOS-Transistoren105 und106 von3 , und als der vorbestimmte Pegel beibehalten. Hierbei weist VPP als die Erhöhungsspannung der internen Quellenspannung VINT eine vorbestimmte Pegeldifferenz gegenüber dem Pegel der internen Quellenspannung VINT auf. - Wenn der Pegel der externen Quellenspannung Vext ein Belastungsbetriebsintervall (Vext > Vsm) erreicht, steigen die interne Quellenspannung VINT und die Erhöhungsspannung VPP proportional zum Anstieg der externen Quellenspannung Vext, während die vorgegebene Differenz zwischen beiden beibehalten wird, unabhängig von der normalen Betriebsart und der Belastungsbetriebsart bei diesem Stand der Technik.
- Um die Verlässlichkeit eines Halbleiterchips in dem Belastungsbetriebsintervall sicherzustellen, wird der Einbrenntest als Testbetriebsart zum strengen Aussieben des Chips unvermeidlich durchgeführt. In diesem Fall ist erforderlich, dass die interne Betriebsquellenspannung, welche einen höheren Spannungswert aufweist, als die normale Betriebsquellenspannung Vno, eine ausreichende Belastung für das Innere des Halbleiterchips darstellt.
- Soweit zwei Betriebsspannungsintervalle im Innern des Halbleiterchips existieren, wird ein Klemmintervall (ein Intervall von Vno bis Vsm) intern eingestellt und in Betrieb gehalten, um stabil die Spannung in dem normalen Betriebsintervall zu liefern, wie in
4 gezeigt ist, wobei die Maßnahme einer erhöhten internen Quellenspannung VINT entsprechend der externen Quellenspannung Vext in dem Belastungsbetriebsintervall eingesetzt wird, um eine entsprechende Belastung auszuüben. Hierbei wird das Klemmintervall der internen Quellenspannung VINT dadurch eingestellt, dass die externe Quellenspannung Vext im normalen Betriebsintervall eingestellt wird, und das zugehörige Belastungsbetriebsintervall wird als interne Quellenspannung VINT durch die externe Quellenspannung Vext in dem Spannungsbereich festgelegt, in welchem die geltende Belastung auf das Innere des Chips ausgeübt wird. - Bei einer Speicherzellenanordnung, bei welcher ein NMOS-Transistor als Zugriffstransistor verwendet wird, also bei einer DRAM-Anordnung, ist es darüber hinaus erforderlich, da die Spannung der Wortleitung als Gate-Schaltungsknoten des Zugriffstransistors ausreichend hoch sein sollte, um hin- und hergehend Daten der Bitleitung und Daten eines Speicherschaltungsknotens zu übertragen, eine weitere Erhöhungsspannung VPP (interne Quellenspannung VINT + 1 Vt) im Innern des Halbleiterchips einzusetzen. Da die Erhöhungsspannung VPP gleich der internen Quellenspannung VINT ist, abgesehen von dem Pegelunterschied, lässt sich eine Aufteilung auf das normale Betriebsintervall und das Belastungsbetriebsintervall entsprechend der internen Quellenspannung VINT vornehmen.
- In diesem Fall tritt in der Hinsicht eine Schwierigkeit auf, dass der Pegel der Erhöhungsspannung VPP zur Erzeugung einer ausreichenden Belastung beim Innern des Chips bei einer Abweichung von der Belastungsbetriebsart, also der normalen Betriebsart (dem Klemmintervall) und der internen Quellenspannung VINT, von der externen Quellenspannung Vext abhängt. Anders ausgedrückt nimmt in dem Belastungsbetriebsintervall, wenn die externe Betriebsspannung Vext zunimmt, die interne Quellenspannung VINT zu, und deswegen nimmt die Erhöhungsspannung VPP zu, wodurch eine Fehlfunktion des Chips hervorgerufen wird.
- Ebenso ist es nachteilig, dass nach dem Normalbetrieb in dem Belastungsbetriebsintervall die zunehmende Erhöhungsspannung VPP die Lebensdauer des Chips beeinträchtigen kann, infolge der Belastung, die auf die intakte Speicherzelle ausgeübt wird.
- Die
DE 43 32 452 A1 bezieht sich auf eine Schaltung und ein Verfahren zum Halten eines Boostsignals. Eine Klemmschaltung, die ein Boostsignal festklemmt, das einer Boostleitung zugeführt wird, weist einen p-Kanal MOS-Transistor und einen n-Kanal MOS-Transistor auf. Diese MOS-Transistoren sind zwischen einer internen Versorgungsspannungsleitung und der Boostleitung in Reihe geschaltet. Der p-Kanal MOS-Transistor empfängt ein Klemmpegelsteuersignal von einer Klemmsteuerschaltung an seinem Gate. Entsprechend dem Klemmpegelsteuersignal wird der Klemmpegel verändert, den die Klemmschaltung liefert. Durch Senken des Klemmpegels der Boostleitung während eines Überspannungsmodus, wie z.B. einem Voralterungstest, kann daher eine Verschlechterung von Komponenten aufgrund einer Überspannung verhindert werden. - Die
EP 0 613 071 A2 bezieht sich auf eine integrierte Halbleiterschaltungsanordnung mit Spannungsüberwachungsschaltung mit geringem Energieverbrauch für einen eingebauten Abwärtsspannungsgenerator. Die integrierte Halbleiterschaltungsvorrichtung, die wahlweise in einem Standardbetriebsmodus, der mit einer innerhalb eines Standardspannungsbereichs variablen externen Spannung betrieben wird, und einem Untersuchungsmodus, der mit der in einem Einbrenntestspannungsbereich, unterschiedlich gegenüber dem Standardspannungsbereich, liegenden externen Spannung betrieben wird, antreten kann, weist einen Haupffunktionsblock auf, der mit zumindest einer internen Leistungsspannung versorgt wird, um seine Aufgabe zu erfüllen. Des Weiteren weist die integrierte Halbleiterschaltungsvorrichtung einen Bezugsspannungserzeuger auf, der mit der externen Spannung versorgt wird, um ein Bezugsspannungssignal zu erzeugen, das im Wesentlichen konstant gehalten wird, nachdem die externe Spannung den Standardspannungsbereich erreicht, eine Spannungsüberwachungsschaltung, wobei die Spannungsüberwachungsschaltung einen Spannungsvergleicher, einen Spannungsteiler und eine Hochziehvorrichtung aufweist, wobei die Hochziehvorrichtung zwischen externen Spannungsquellen und Ausgabeknoten des Spannungsvergleichers geschaltet ist, um ein Steuersignal zu erzeugen. Des Weiteren weist die integrierte Halbleiterschaltungsvorrichtung eine Herabstufungs-Spannungserzeugungsschaltung und eine Vorüberwachungsschaltung auf. - Die
US 5 132 565 A bezieht sich auf eine integrierte Halbleiterschaltungsvorrichtung mit einer Spannungsniveauverschiebevorrichtung, wobei dort in einem Voralterungstest ein von einem Spannungsregler ausgegebenes internes Spannungssignal geklemmt wird, um es proportional zu einem externen Spannungssignal ansteigen zu lassen. Hierzu wird in derUS 5 132 565 A während des Voralterungstests die Referenzspannung des Spannungsreglers entsprechend dem externen Spannungssignal erhöht. - Die Aufgabe der vorliegenden Erfindung ist das Bereitstellen einer internen Quellenspannungserzeugungsschaltung, um eine Fehlfunktion des Chips zu verhindern, und dessen Lebensdauer zu verlängern.
- Diese Aufgabe ist durch den Gegenstand der unabhängigen Patentansprüche gelöst.
- Bevorzugte Ausführungsformen sind in den Unteransprüchen definiert.
- Ein Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer internen Quellenspannungserzeugungsschaltung, die in Abhängigkeit vom Betrieb einer normalen Betriebsart und einer Belastungsbetriebsart arbeitet.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer internen Quellenspannungserzeugungsschaltung zum Anlegen einer Belastung dadurch, dass intern die Belastungsbetriebsart nur nach einem Einbrenntest durchgeführt wird.
- Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen, wobei gleiche Bezugszeichen gleiche oder entsprechende Bauteile bezeichnen. Es zeigt:
-
1 eine Darstellung des Aufbaus einer internen Quellenspannungserzeugungsschaltung entsprechend den Grundlagen der vorliegenden Erfindung; und -
2 ein Signalformdiagramm mit einer Darstellung der Änderung einer internen Quellenspannung in Abhängigkeit von der Änderung einer externen Quellenspannung bei der internen Quellenspannungserzeugungsschaltung von1 . -
3 den Aufbau einer internen Quellenspannungserzeugungsschaltung nach dem Stand der Technik; -
4 ein Signalformdiagramm mit einer Darstellung der Änderung einer internen Quellenspannung in Abhängigkeit von der Änderung einer externen Quellenspannung bei der internen Quellenspannungserzeugungsschaltung von3 ; - In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten geschildert, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen.
- Gemäß der vorliegenden Erfindung wird der Klemmvorgang kontinuierlich in einer normalen Betriebsart aufrechterhalten, wie in
2 gezeigt, und die vorbestimmte Spannungsdifferenz zwischen der internen Quellenspannung VINT und der Erhöhungsspannung VPP wird durch die externe Quellenspannung Vext aufrechterhalten, wie beim Stand der Technik, durch Aufteilung der normalen Betriebsart und der Belastungsbetriebsart in dem Belastungsbetriebsintervall. -
1 zeigt schematisch den Aufbau einer internen Quellenspannungserzeugungsschaltung, die entsprechend dem Grundprinzip der vorliegenden Erfindung aufgebaut ist. - In
1 weist die interne Quellenspannungserzeugungsschaltung einen Differenzverstärker101 auf, der eine erste Eingangsklemme für den Empfang der Bezugsspannung VREF und eine Eingangsklemme zur Eingabe des ersten Pegels aufweist, der durch Aufteilung des Pegels der Ausgangsspannung VINT durch Widerstände RI und R2 hervorgerufen wird, einen PMOS-Transistor102 , der ein Gate zur Eingabe des Ausgangssignals des Differenzverstärkers101 aufweist, und eine Klemmeinheit zum Steuern des Anklemmens der Spannung VINT, die durch eine Schwellenspannung Vt des PMOS-Transistors102 in der externen Quellenspannung Vext verringert ist. - Hierbei weist die Klemmeinheit PMOS-Transistoren
301 bis303 auf, wobei jeder Transistor mit den anderen Transistoren zwischen der externen Quellenspannung Vext und der internen Quellenspannung VINT in Reihe geschaltet ist, und der Transistor301 durch ein Signal PBI gesteuert wird, welches bei dem Einbrenntest freigeschaltet wird. Dieses Signal PBI schaltet den PMOS-Transistor301 in der normalen Betriebsart dadurch aus, dass eine Unterteilung auf die normale Betriebsart und die Belastungsbetriebsart erfolgt, und obwohl die externe Quellenspannung Vext zunimmt, wird die interne Quellenspannung VINT auf dem vorgegebenen Pegel gehalten. Weiterhin schaltet in der Belastungsbetriebsart das voranstehend erwähnte Signal den PMOS-Transistor301 ein, und erhöht daher die interne Quellenspannung VINT in Abhängigkeit von der externen Quellenspannung Vext, während eine Differenz von 2 Vt oder mehr zwischen der externe Quellenspannung Vext und der internen Quellenspannung VINT erzeugt wird. - Darüber hinaus soll das voranstehend erwähnte Signal PBI durch einen bestimmten Zeittakt außerhalb des Halbleiterchips erzeugt werden. Während es auf einem Logikpegel "hoch" in der normalen Betriebsart gehalten wird, wird daher das Signal PBI in der Belastungsbetriebsart auf einen Logikpegel "niedrig" freigeschaltet. Weiterhin kann das Signal in der Testbetriebsart des Halbleiterchips erzeugt werden.
- Wie in
2 gezeigt ist, nachdem die externe Quellenspannung Vext über das Klemmintervall (einem Intervall von Vno bis Vsm) steigt, werden die interne Quellenspannung VINT und die Erhöhungsspannung VPP in Paar A bei der Belastungsbetriebsart, wobei die interne Quellenspannung VINT und die Erhöhungsspannung VPP entsprechend der Inkrementierung der externen Quellenspannung Vext erhöht werden, und in Paar B bei normaler Betriebsart, in welcher der Spannungspegel der Erhöhungsspannung VPP auf dem Pegel der internen Quellenspannung VINT gehalten wird, unabhängig von der Inkrementierung der externen Quellenspannung Vext, aufgeteilt. - Wie aus den voranstehenden Ausführungen deutlich wird, ist die vorliegende Erfindung in der Hinsicht vorteilhaft, dass eine Fehlfunktion des Chips verhindert werden kann, und die Lebensdauer des Chips verlängert werden kann, im Vergleich zum Stand der Technik. Weiterhin kann ein Betrieb durch Aufteilung auf die normale Betriebsart und die Belastungsbetriebsart erfolgen. Darüber hinaus kann eine wirksame Belastung ausgeübt werden, während auf die interne Belastungsbetriebsart nur bei dem Einbrenntest übergegangen wird.
Claims (13)
- Verfahren zum Erzeugen eines internen Quellensignals (VINT) für eine Halbleiterspeichervorrichtung, umfassend: Generieren eines internen Quellensignals (VINT) im Ansprechen auf ein externes Quellensignal (Vext); Klemmen des internen Quellensignals (VINT) auf einen vorbestimmten Spannungspegel, um diesen Spannungspegel zu halten, wenn das externe Quellensignal (Vext) in einem normalen Betriebsintervall ist; und Klemmen des internen Quellensignals (VINT) auf einen Spannungspegel (A) entsprechend des Spannungspegels des externen Quellensignals (Vext) durch eine Klemmeinheit (
301 ,302 ,303 ), die einen ersten Anschluss zum Empfangen des externen Quellensignals (Vext) und einen zweiten Anschluss, der mit dem internen Quellensignal (VINT) verbunden ist, aufweist, um die Spannung des internen Quellensignals (VINT) entsprechend der Spannung des externen Quellensignals (Vext) ansteigen zu lassen, wenn das externe Quellensignal (Vext) in einem Belastungsbetriebsintervall ist und sich die Halbleiterspeichervorrichtung in einer Testbetriebsart befindet. - Verfahren nach Anspruch 1, wobei die Spannung des internen Quellensignals auf einem Pegel entsprechend der Spannung des externen Quellensignals im Ansprechen auf ein Steuersignal (PBI) gehalten wird.
- Verfahren nach Anspruch 2, weiterhin umfassend das Erzeugen des Steuersignals in Abhängigkeit von externen Zeittakten.
- Verfahren nach Anspruch 3, weiterhin umfassend das Halten der Spannung des internen Quellensignals auf einem Pegel entsprechend der Spannung des externen Quellensignals, wenn das externe Quellensignal in einem niedrigen Betriebsintervall ist.
- Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend das Erzeugen eines Erhöhungssignals (VPP) in Abhängigkeit von dem internen Quellensignal.
- Schaltung zum Erzeugen eines internen Quellensignals (VINT) für eine Halbleiterspeichervorrichtung, umfassend: einen Generator (
101 ,102 ,103 ,104 ) mit einem ersten Anschluss zum Empfangen eines externen Quellensignals (Vext) und einem zweiten Anschluss zum Ausgeben des internen Quellensignals (VINT) in Erwiderung auf das externe Quellensignal (Vext), wobei der Generator (101 ,102 ,103 ,104 ) das interne Quellensignal (VINT) auf einen vorbestimmten Spannungspegel (B) klemmt, um diesen Spannungspegel zu halten, wenn das externe Quellensignal (Vext) in einem normalen Betriebsintervall ist und wenn das externe Quellensignal (Vext) in einem Belastungsbetriebsintervall ist und die Halbleiterspeichervorrichtung in einer normalen Betriebsart ist; und eine Klemmeinheit (301 ,302 ,303 ) mit einem ersten Anschluss zum Empfangen des externen Quellensignals (Vext) und einem zweiten Anschluss, der mit dem zweiten Anschluss des Generators (101 ,102 ,103 ,104 ) verbunden ist, wobei die Klemmeinheit (301 ,302 ,303 ) die Spannung des internen Quellensignals (VINT) auf einen Spannungspegel (A) entsprechend des Spannungspegels des externen Quellensignals (Vext) klemmt, um die Spannung des internen Quellensignals (VINT) entsprechend der Spannung des externen Quellensignals (Vext) ansteigen zu lassen, wenn das externe Quellensignal (Vext) in einem Belastungsbetriebsintervall ist und sich die Halbleiterspeichervorrichtung in einer Testbetriebsart befindet. - Schaltung nach Anspruch
6 , wobei die Klemmeinheit in Erwiderung auf ein Steuersignal (PBI) arbeitet. - Schaltung nach Anspruch 6 oder 7, wobei der Generator umfasst: einen Verstärker (
101 ) mit einem ersten Eingabeanschluss zum Empfangen eines Referenzsignals (VREF), einem zweiten Eingabeanschluss zum Empfangen eines Rückkoppelsignals und einem Ausgabeanschluss zum Ausgeben des internen Quellensignals. - Schaltung nach Anspruch 8, wobei der Generator weiterhin einen Spannungsleiter (
103 ,104 ), der zwischen dem Ausgabeanschluss und dem zweiten Eingabeanschluss des Generators angeordnet ist, zum Erzeugen eines Rückkoppelsignals umfasst, welches auf das interne Quellensignal anspricht. - Schaltung nach Anspruch 8, wobei der Generator weiterhin einen Transistor (
102 ) mit einem ersten Anschluss umfasst, der mit dem Ausgabeanschluss des Verstärkers (101 ) verbunden ist, einem zweiten Anschluss, der mit dem zweiten Anschluss des Generators verbunden ist, und einem dritten Anschluss zum Empfangen des externen Quellensignals. - Schaltung nach Anspruch 8, wobei die Klemmeinheit weiterhin umfasst: einen ersten Transistor (
301 ) mit einem ersten Anschluss zum Empfangen des externen Quellensignals, einem zweiten Anschluss zum Empfangen eines Steuersignals und einem dritten Anschluss; und einen ersten als Diode geschalteten Transistor (302 ), der zwischen dem dritten Anschluss des ersten Transistors und dem zweiten Anschluss der Klemmeinheit angeordnet ist. - Schaltung nach Anspruch 11, wobei die Klemmeinheit weiterhin einen zweiten als Diode geschalteten Transistor (
303 ) umfasst, der zwischen dem ersten als Diode geschalteten Transistor (302 ) und dem zweiten Anschluss der Klemmeinheit angeordnet ist. - Schaltung nach einem der Ansprüche 6 bis 12, wobei mindestens ein Transistor ein PMOS-Transistor ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960036480A KR100200926B1 (ko) | 1996-08-29 | 1996-08-29 | 내부전원전압 발생회로 |
KR36480/96 | 1996-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19724277A1 DE19724277A1 (de) | 1998-03-12 |
DE19724277B4 true DE19724277B4 (de) | 2008-01-10 |
Family
ID=19471462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19724277A Expired - Lifetime DE19724277B4 (de) | 1996-08-29 | 1997-06-09 | Interne Quellenspannungserzeugungsschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5946242A (de) |
JP (1) | JP3735698B2 (de) |
KR (1) | KR100200926B1 (de) |
DE (1) | DE19724277B4 (de) |
GB (1) | GB2316751B (de) |
TW (1) | TW340221B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
KR100549938B1 (ko) * | 1999-01-12 | 2006-02-07 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전압 변환회로 |
US6226205B1 (en) | 1999-02-22 | 2001-05-01 | Stmicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
KR20010071855A (ko) | 1999-05-14 | 2001-07-31 | 롤페스 요하네스 게라투스 알베르투스 | 고전압 레벨 허용 트랜지스터 회로 |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
JP2003022697A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
US10396553B2 (en) * | 2014-08-29 | 2019-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | System and method for control of multiple voltage regulators |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132565A (en) * | 1990-11-16 | 1992-07-21 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit including voltage level shifting |
DE4332452A1 (de) * | 1992-10-28 | 1994-05-05 | Mitsubishi Electric Corp | Schaltung und Verfahren zum Halten eines Boost-Signals |
EP0613071A2 (de) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit Spannungsüberwachungsschaltung mit geringem Energieverbrauch für eingebauten Abwärtsspannungsgenerator |
DE19707422C1 (de) * | 1997-02-25 | 1998-08-27 | Telefunken Microelectron | Verfahren zum Erzeugen einer Versorungsgleichspannung für eine Signalgebereinheit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262999A (en) * | 1988-06-17 | 1993-11-16 | Hitachi, Ltd. | Large scale integrated circuit for low voltage operation |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
US5283762A (en) * | 1990-05-09 | 1994-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device containing voltage converting circuit and operating method thereof |
JPH05109368A (ja) * | 1991-10-15 | 1993-04-30 | Mitsubishi Electric Corp | インライン形電子銃 |
KR950014099B1 (ko) * | 1992-06-12 | 1995-11-21 | 가부시기가이샤 도시바 | 반도체 기억장치 |
KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
JP3132637B2 (ja) * | 1995-06-29 | 2001-02-05 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
-
1996
- 1996-08-29 KR KR1019960036480A patent/KR100200926B1/ko not_active IP Right Cessation
-
1997
- 1997-05-06 TW TW086106021A patent/TW340221B/zh not_active IP Right Cessation
- 1997-06-09 DE DE19724277A patent/DE19724277B4/de not_active Expired - Lifetime
- 1997-06-26 US US08/883,537 patent/US5946242A/en not_active Expired - Lifetime
- 1997-06-27 GB GB9713579A patent/GB2316751B/en not_active Expired - Lifetime
- 1997-08-29 JP JP23400497A patent/JP3735698B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132565A (en) * | 1990-11-16 | 1992-07-21 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit including voltage level shifting |
DE4332452A1 (de) * | 1992-10-28 | 1994-05-05 | Mitsubishi Electric Corp | Schaltung und Verfahren zum Halten eines Boost-Signals |
EP0613071A2 (de) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit Spannungsüberwachungsschaltung mit geringem Energieverbrauch für eingebauten Abwärtsspannungsgenerator |
DE19707422C1 (de) * | 1997-02-25 | 1998-08-27 | Telefunken Microelectron | Verfahren zum Erzeugen einer Versorungsgleichspannung für eine Signalgebereinheit |
Also Published As
Publication number | Publication date |
---|---|
GB9713579D0 (en) | 1997-09-03 |
GB2316751A (en) | 1998-03-04 |
GB2316751B (en) | 1999-04-07 |
TW340221B (en) | 1998-09-11 |
KR100200926B1 (ko) | 1999-06-15 |
JP3735698B2 (ja) | 2006-01-18 |
DE19724277A1 (de) | 1998-03-12 |
US5946242A (en) | 1999-08-31 |
KR19980016788A (ko) | 1998-06-05 |
JPH1092199A (ja) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006031862B4 (de) | Strombegrenzungsschaltung und Halbleiterspeichervorrichtung | |
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE4115082C2 (de) | Halbleitereinrichtung mit einer Spannungswandlerschaltung zum Umwandeln einer extern angelegten Betriebsspannung in eine vorbestimmte Spannung, insb. einer Speichereinrichtung sowie entsprechendes Betriebsverfahren für diese Halbleitereinrichtung | |
DE10110273C2 (de) | Spannungsgenerator mit Standby-Betriebsart | |
DE102005039138B4 (de) | Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung | |
DE102004032697A1 (de) | Energieversorgungs-Steuergerät mit einer hochzuverlässigen Überstrom-Erfassungsschaltung | |
DE102005030547A1 (de) | Speicherbauelement und Betriebsverfahren | |
DE19724277B4 (de) | Interne Quellenspannungserzeugungsschaltung | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE102014119097A1 (de) | Spannungsregler mit schneller übergangsreaktion | |
DE10106775B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE19654577B4 (de) | Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE19954564A1 (de) | Steuerungsschaltung für die CAS-Verzögerung | |
DE69532071T2 (de) | Aufwärtswandlerschaltung | |
DE10341320B4 (de) | Differenzverstärkerschaltung | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung | |
DE102008005868B4 (de) | Arbeitsstromgenerator für Schaltkreise mit mehreren Versorgungsspannungen | |
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE10356420A1 (de) | Spannungsgeneratorschaltung | |
DE10335010B4 (de) | Interne Spannungsgeneratorschaltung | |
DE19521730A1 (de) | Halbleiterspeichervorrichtung | |
DE112019004618B4 (de) | Elektronische steuervorrichtung | |
DE10027003B4 (de) | Halbleiterschaltungsvorrichtung mit der Fähigkeit, Stromversorgungspotentiale extern an eine interne Schaltung anzulegen und dabei Rauschen einzuschränken | |
DE10121649B4 (de) | Auswahlsignal-Erzeugungsschaltung mit einer Klemmschaltung zum Klemmen von Auswahlsignalen beim Einschalten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |