DE10335010B4 - Interne Spannungsgeneratorschaltung - Google Patents
Interne Spannungsgeneratorschaltung Download PDFInfo
- Publication number
- DE10335010B4 DE10335010B4 DE10335010A DE10335010A DE10335010B4 DE 10335010 B4 DE10335010 B4 DE 10335010B4 DE 10335010 A DE10335010 A DE 10335010A DE 10335010 A DE10335010 A DE 10335010A DE 10335010 B4 DE10335010 B4 DE 10335010B4
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- ivc
- internal voltage
- internal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
Generatorschaltung für eine interne Spannung mit
– einem Spannungsteiler (140), der dafür ausgelegt ist, einen Pegel einer internen Spannung (IVC) zu teilen, sodass eine geteilte interne Spannung (DIV_IVC) erzeugt wird;
– einem Komparator (610), der mit einer externen Spannung (EXT_VDD) als einer Eingangsspannung und mit der internen Spannung (IVC) als einer weiteren Eingangsspannung verbunden und dafür ausgelegt ist, die geteilte interne Spannung (DIV_IVC) mit einer Referenzspannung (VREF) zu vergleichen und ein Vergleichsausgangssignal (DA_OUT) zu erzeugen und an einem Ausgang bereitzustellen sowie an einem Knoten (A) die höhere der beiden Eingangsspannungen bereitzustellen und zur Bereitstellung eines hohen Spannungspegels des Vergleichsausgangssignals (DA_OUT) abhängig vom Vergleich der geteilten internen Spannung (DIV_IVC) mit der Referenzspannung (VREF) den Ausgang mit diesem Knoten (A) zu verbinden, und
– einem Treiber (620), der das Vergleichsausgangssignal (DA_OUT) des Komparators (610) empfängt und dafür ausgelegt ist, die interne Spannung (IVC) über einen zugehörigen Versorgungspfad mit der...
– einem Spannungsteiler (140), der dafür ausgelegt ist, einen Pegel einer internen Spannung (IVC) zu teilen, sodass eine geteilte interne Spannung (DIV_IVC) erzeugt wird;
– einem Komparator (610), der mit einer externen Spannung (EXT_VDD) als einer Eingangsspannung und mit der internen Spannung (IVC) als einer weiteren Eingangsspannung verbunden und dafür ausgelegt ist, die geteilte interne Spannung (DIV_IVC) mit einer Referenzspannung (VREF) zu vergleichen und ein Vergleichsausgangssignal (DA_OUT) zu erzeugen und an einem Ausgang bereitzustellen sowie an einem Knoten (A) die höhere der beiden Eingangsspannungen bereitzustellen und zur Bereitstellung eines hohen Spannungspegels des Vergleichsausgangssignals (DA_OUT) abhängig vom Vergleich der geteilten internen Spannung (DIV_IVC) mit der Referenzspannung (VREF) den Ausgang mit diesem Knoten (A) zu verbinden, und
– einem Treiber (620), der das Vergleichsausgangssignal (DA_OUT) des Komparators (610) empfängt und dafür ausgelegt ist, die interne Spannung (IVC) über einen zugehörigen Versorgungspfad mit der...
Description
- Die Erfindung betrifft eine Generatorschaltung für eine interne Spannung unter Verwendung einer zugeführten externen Spannung.
- Herkömmlicherweise wird eine höhere, von einer externen Quelle zur Verfügung gestellte Spannung in einem Halbleiterbaustein verkleinert, um eine niedrigere interne Spannung zu erzeugen und damit einen niedrigeren Energieverbrauch im Halbleiterbaustein zu erzielen.
1 zeigt ein Schaltbild eines typischen herkömmlichen Generators einer internen Spannung. Wie aus1 ersichtlich ist, umfasst der interne Spannungsgenerator100 einen Referenzspannungsgenerator110 , einen Komparator120 , einen Treiber130 , einen Spannungsteiler140 und einen Kondensator150 . Der in2 im Detail dargestellte Referenzspannungsgenerator110 teilt eine externe Spannung EXT_VDD, um eine Referenzspannung VREF zu erzeugen. Der Komparator120 vergleicht die Referenzspannung VREF mit einer geteilten internen Spannung DIV_IVC, die vom Spannungsteiler140 zur Verfügung gestellt wird, und treibt basierend auf dem Vergleichsergebnis den Treiber130 . - Der Komparator
120 wird hierbei, wie aus3 genauer ersichtlich ist, die ein Schaltbild des Komparators120 zeigt, mit der externen Spannung EXT_VDD versorgt und umfasst einen Differenzverstärker und vergleicht die geteilte interne Spannung DIV_IVC mit der Referenzspannung VREF. Die geteilte interne Spannung DIV_IVC wird in Abhängigkeit der Widerstandswerte von Widerständen R11 und R12 des Spannungsteilers140 durch Teilen einer internen Spannung IVC erzeugt. Ist die geteilte interne Spannung DIV_IVC niedriger als die Referenzspannung VREF, dann hat das Ausgangssignal DA_OUT des Komparators120 einen niedrigen Pegel. Ist die geteilte interne Spannung DIV_IVC höher als die Referenzspannung VREF, dann hat das Ausgangssignal DA_OUT des Komparators120 einen hohen Pegel. - Der Treiber
130 aus1 umfasst einen PMOS-Transistor MP11, dessen Volumengebiet mit der externen Spannung EXT_VDD verbunden ist und der in Abhängigkeit vom Ausgangssignal DA_OUT des Komparators120 die interne Spannung IVC mit der externen Spannung EXT_VDD versorgt. Ist das Ausgangssignal DA_OUT des Komparators120 auf dem niedrigen Pegel, dann wird der PMOS-Transistor MP11 leitend geschaltet, um die interne Spannung IVC mit dem Spannungspegel der externen Spannung EXT_VDD zu erzeugen. Ist das Ausgangssignal DA_OUT des Komparators120 auf dem hohen Pegel, dann wird der PMOS-Transistor MP11 sperrend geschaltet, um zu verhindern, dass die interne Spannung IVC mit der externen Spannung EXT_VDD versorgt wird. In diesem Fall wird der Pegel der internen Spannung IVC vom im Kondensator150 gespeicherten Spannungspegel gehalten. -
4 zeigt einen Funktionsverlauf des integrierten Spannungsgenerators100 . Wie aus4 ersichtlich ist, wird bei einem ansteigenden Pegel der externen Spannung EXT_VDD die interne Spannung IVC zunächst entsprechend ansteigend erzeugt. Dies kommt dadurch zustande, dass der PMOS-Transistor MP11 des Treibers130 in Reaktion auf den niedrigen Pegel des Ausgangssignals DA_OUT des Komparators120 leitend geschaltet wird. Übersteigt die externe Spannung EXT_VDD einen bestimmten Spannungspegel, dann bleibt die interne Spannung auf einem konstanten Wert. Dies kommt dadurch zustande, dass der PMOS-Transistor MP11 des Treibers130 in Reaktion auf den hohen Pegel des Ausgangssignals DA_OUT des Komparators120 sperrend geschaltet wird. - Jedoch hat der interne Spannungsgenerator
100 die Unzulänglichkeit, dass der Spannungspegel der internen Spannung IVC in Reaktion auf einen Störimpuls sofort verändert wird, der durch eine Spannungspegelfluktuation der externen Spannung EXT_VDD verursacht werden kann. Diese Unzulänglichkeit wird unter Bezugnahme auf die5A und5B beschrieben.5A zeigt die interne Spannung IVC, wenn ein positiver Spannungsstörimpuls in der externen Spannung EXT_VDD auftritt. Als Folge bleibt der Spannungspegel der internen Spannung IVC auf einem stabilen Pegel.5B zeigt jedoch die interne Spannung, wenn ein negativer Spannungsstörimpuls in der externen Spannung EXT_VDD auftritt. Im dargestellten Beispiel nimmt der Spannungspegel der externen Spannung EXT_VDD einen Wert IVC-Vt an, wobei Vt eine Schwellwertspannung des PMOS-Transistors MP11 ist. Der PMOS-Transistor MP11 des Treibers130 wird dadurch leitend geschaltet. Die durch den aktivierten PMOS-Transistor MP11 erzeugte interne Spannung IVC fällt entsprechend dem Störimpuls der externen Spannung EXT_VDD ab, wodurch, wie dargestellt ist, eine temporäre Änderung des Spannungspegels der internen Spannung IVC hervorgerufen wird. Durch die veränderte interne Spannung IVC kann eine Fehlfunktion des Halbleiterbausteins auftreten. - In der Offenlegungsschrift
JP 05-127764 A - In der Patentschrift
US 6.020.761 A ist ein Eingangspuffer für ein integriertes Schaltkreisspeicherbauelement beschrieben, der sowohl unter LVTTL- als auch unter SSTL-Bedingungen betrieben werden kann und hierzu einen Differenzverstärker und Schaltmittel aufweist. Der Differenzverstärker verstärkt die Differenz zwischen einer zugeführten Referenzspannung und einer zugeführten externen Eingangsspannung. Die Schaltmittel dienen dazu, dem Differenzverstärker unter SSTL-Bedingungen eine externe Versorgungsspannung und unter LVTTL-Bedingungen eine interne Versorgungsspannung über je einen zugehörigen Eingang zuzuführen, die durch einen internen Versorgungsspannungsgenerator aus der externen Versorgungsspannung erzeugt wird. - In der Offenlegungsschrift
US 2002/0008500 A1 - Aufgabe der Erfindung ist es, eine interne Spannungsgeneratorschaltung zur Verfügung zu stellen, die in der Lage ist, eine interne Spannung ohne Störimpulse zu erzeugen.
- Die Erfindung löst diese Aufgabe durch einen interne Spannungsgeneratorschaltung mit den Merkmalen des Patentanspruchs 1.
- Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Durch den erfindungsgemäßen internen Spannungsgenerator wird ein höherer Spannungspegel entweder von einer externen oder einer internen Spannung als Versorgungsquelle für einen Komparator benutzt, wodurch ein interner Spannungspegel stabil konstant gehalten wird, auch für den Fall, dass ein Störimpuls auftritt, der die externe Spannung unter die interne Spannung absenkt.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Schaltungsbeispiele sind in den Zeichnungen dargestellt.
- Es zeigen:
-
1 ein Schaltbild eines herkömmlichen internen Spannungsgenerators; -
2 ein Schaltbild eines Referenzspannungsgenerators aus1 ; -
3 ein Schaltbild eines Komparators aus1 ; -
4 ein Diagramm eines Funktionsverlaufs des internen Spannungsgenerators aus1 ; -
5A und5B Betriebssignalverläufe des internen Spannungsgenerators aus1 , wenn ein positiver bzw. negativer externer Spannungsstörimpuls auftritt; -
6 ein Schaltbild eines erfindungsgemäßen internen Spannungsgenerators; -
7 ein Schaltbild eines Komparators für den internen Spannungsgenerator von6 ; und -
8A und8B Betriebssignalverläufe des internen Spannungsgenerators aus6 , wenn ein positiver bzw. negativer externer Spannungsstörimpuls erzeugt wird. -
6 zeigt ein Schaltbild eines erfindungsgemäßen Generators600 einer internen Spannung IVC. Wie aus6 ersichtlich ist, umfasst die Generatorschaltung600 für die interne Spannung IVC einen Komparator610 , beispielsweise in einer schaltungstechnischen Realisierung gemäß7 , und einen Treiber620 mit einem PMOS-Transistor MP11, an den eine Sperrvorspannung von einem Knoten „A” des Komparators610 aus7 angelegt ist. Auf diese Weise kann eine stabile interne Spannung IVC erzeugt werden, auch wenn Störimpulse in der externen Spannung EXT_VDD auftreten. - Wie aus
7 ersichtlich ist, umfasst der Komparator610 einen ersten bis fünften NMOS-Transistor MN71 bis MN75 und einen ersten und einen zweiten PMOS-Transistor MP71 und MP72. Der erste NMOS-Transistor MN71 ist als Transistor vom Diodentyp ausgeführt, wobei dessen Sourceanschluß mit der externen Spannung EXT_VDD verbunden ist. Der zweite NMOS-Transistor MN72 ist ebenfalls als Transistor vom Diodentyp ausgeführt, wobei dessen Sourceanschluß mit der internen Spannung IVC verbunden ist. Drainanschlüsse des ersten und zweiten NMOS-Transistors MN71 und MN72 sind mit dem Knoten „A” verbunden. Der erste und zweite NMOS-Transistor MN71 und MN72 sind als native Transistoren ausgeführt, deren Schwellenspannungen Vth einen Wert nahe 0 V haben. Ein Sourceanschluß und ein Volumengebiet des ersten PMOS-Transistors MP71 sind mit dem Knoten „A” verbunden und ein Drainanschluß und ein Gateanschluß des PMOS-Transistors MP71 sind miteinander verbunden. Ein Sourceanschluß und ein Volumengebiet des zweiten PMOS-Transistors MP72 sind mit dem Knoten „A” verbunden und ein Gateanschluß des PMOS-Transistors MP72 ist mit dem Gateanschluß des ersten PMOS-Transistors MP71 verbunden. Ein jeweiliger Sourceanschluß des dritten und des vierten NMOS-Transistors MN73 und MN74 ist mit einem Drainanschluß des ersten bzw. des zweiten PMOS-Transistors MP71, MP72 verbunden, ein Gateanschluß des dritten NMOS-Transistors MN73 ist mit einer geteilten internen Spannung DIV_IVC und ein Gateanschluß des vierten NMOS-Transistors MN74 ist mit einer Referenzspannung VREF verbunden. Der fünfte NMOS-Transistor MN75 ist zwischen den Drainanschlüssen des dritten und vierten NMOS-Transistors MN73 und MN74 einerseits und einer Massespannung andererseits eingeschleift. Ein Gateanschluß des fünften NMOS-Transistors ist mit einem Freigabesignal EN für den Komparator verbunden. - Die Funktionsweise des Komparators
610 wird nachfolgend beschrieben. Zunächst hat der Knoten „A” einen Spannungspegel der externen Spannung EXT_VDD, wenn die externe Spannung EXT_VDD höher ist als die interne Spannung IVC, beispielsweise bei einem Betrieb mit normalen Bedingungen. Der Komparator610 vergleicht die geteilte interne Spannung DIV_IVC mit der Referenzspannung VREF, um ein Ausgangssignal DA_OUT zu erzeugen. Beispielsweise hat das Ausgangssignal DA_OUT einen niedrigen Pegel, wenn die geteilte interne Spannung DIV_IVC niedriger ist als die Referenzspannung VREF, und einen hohen Pegel, wenn die geteilte interne Spannung DIV_IVC größer ist als die Referenzspannung VREF. Die interne Spannung IVC wird in Reaktion auf das Ausgangssignal DA_OUT mit dem niedrigen Pegel der Massespannung durch Treiben des Treibers620 aus7 mit der externen Spannung EXT_VDD versorgt, um den Spannungspegel der herabgesetzten internen Spannung IVC zu ergänzen, beispielsweise durch das Treiben interner Schaltungsblöcke. Das Ausgangssignal DA_OUT auf dem hohen Pegel der externen Spannung EXT_VDD schaltet den PMOS-Transistor MP11 des Treibers130 sperrend, so dass die interne Spannung IVC auf ihrem bisherigen Pegel bleibt. Auf diese Weise bleibt der Pegel der internen Spannung IVC auf einem konstanten Pegel. - Als nächstes wird ein Betrieb unter abnormalen Bedingungen beschrieben. Wenn ein Störimpuls mit einem Spannungspegel auftritt, der größer als ein normaler Spannungspegel der externen Spannung EXT_VDD ist, arbeitet die externe Spannung EXT_VDD im gleichen Zustand wie im normalen Zustand. Wie in
8A dargestellt ist, ist die in Abhängigkeit vom Ausgangssignal DA_OUT des Komparators610 erzeugte interne Spannung IVC stabil. - Wenn in der externen Spannung EXT_VDD ein Störimpuls mit einem Spannungspegel auftritt, der niedriger als die interne Spannung IVC ist, nimmt der Spannungspegel am Knoten „A” den Wert der internen Spannung IVC an. Nimmt der Spannungspegel des Ausgangssignals DA_OUT des Komparators
610 den hohen Pegel der internen Spannung IVC an, dann wird dadurch die interne Spannung IVC mit dem Gateanschluß des PMOS-Transistors MP11 des Treibers620 verbunden, die externe Spannung EXT_VDD mit einem niedrigeren Spannungspegel als die interne Spannung IVC wird mit dem Sourceanschluß des Transistors MP11 verbunden, und der Drainanschluß des Transistors MP11 wird mit der internen Spannung IVC verbunden, wodurch der PMOS-Transistor MP11 sperrend geschaltet wird. Dadurch verbleibt unter diesen Umständen die interne Spannung IVC auf einem stabilen Pegel, weil der in der externen Spannung EXT_VDD erzeugte Störimpuls nicht zur internen Spannung IVC übertragen wird, auch wenn der Störimpuls einen Spannungspegel hat, der niedriger als die interne Spannung IVC ist. Der resultierende Signalverlauf ist in8B dargestellt. - Andererseits nimmt der Spannungspegel des Ausgangssignals DA_OUT des Komparators
610 nicht den Massespannungspegel an. Das liegt daran, dass die interne Spannung IVC höher als die externe Spannung EXT_VDD ist, so dass die geteilte interne Spannung DIV_IVC nicht niedriger werden kann als die Referenzspannung VREF. Daraus resultiert, dass das Ausgangssignal DA_OUT des Komparators610 keinen niedrigen Pegel hat. - Bei dem erfindungsgemäßen internen Spannungsgenerator wird ein Störimpuls, der dadurch entsteht, dass die externe Spannung EXT_VDD auf einen Pegel verkleinert wird, der unterhalb der internen Spannung IVC liegt, nicht auf die interne Spannung IVC übertragen, so dass die interne Spannung auf einem stabilen Spannungspegel bleibt. Der interne Spannungsgenerator
600 nutzt den höheren Pegel der externen und internen Spannung EXT_VDD und IVC als Quelle für den Komparator610 . Deshalb wird auch für den Fall, dass ein Störimpuls auftritt, durch den die externe Spannung kleiner wird als die interne Spannung, der Treiber abgeschaltet, der die externe Spannung EXT_VDD zur internen Spannung IVC überträgt, so dass die interne Spannung IVC auf einem stabilen Pegel verbleibt.
Claims (6)
- Generatorschaltung für eine interne Spannung mit – einem Spannungsteiler (
140 ), der dafür ausgelegt ist, einen Pegel einer internen Spannung (IVC) zu teilen, sodass eine geteilte interne Spannung (DIV_IVC) erzeugt wird; – einem Komparator (610 ), der mit einer externen Spannung (EXT_VDD) als einer Eingangsspannung und mit der internen Spannung (IVC) als einer weiteren Eingangsspannung verbunden und dafür ausgelegt ist, die geteilte interne Spannung (DIV_IVC) mit einer Referenzspannung (VREF) zu vergleichen und ein Vergleichsausgangssignal (DA_OUT) zu erzeugen und an einem Ausgang bereitzustellen sowie an einem Knoten (A) die höhere der beiden Eingangsspannungen bereitzustellen und zur Bereitstellung eines hohen Spannungspegels des Vergleichsausgangssignals (DA_OUT) abhängig vom Vergleich der geteilten internen Spannung (DIV_IVC) mit der Referenzspannung (VREF) den Ausgang mit diesem Knoten (A) zu verbinden, und – einem Treiber (620 ), der das Vergleichsausgangssignal (DA_OUT) des Komparators (610 ) empfängt und dafür ausgelegt ist, die interne Spannung (IVC) über einen zugehörigen Versorgungspfad mit der externen Spannung (EXT_VDD) zu versorgen, wenn das Vergleichsausgangssignal (DA_OUT) des Komparators (610 ) einen niedrigen Spannungspegel aufweist, und den Versorgungspfad zwischen der internen Spannung und der externen Spannung zu unterbrechen, wenn das Vergleichsausgangssignal (DA_OUT) des Komparators (610 ) den hohen Spannungspegel aufweist. - Interne Spannungsgeneratorschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungsteiler (
140 ) in Reihe geschaltete Widerstände (R11, R12) umfasst, die zwischen der internen, Spannung (IVC) und einer Massespannung eingeschleift sind. - Interne Spannungsgeneratorschaltung nach Anspruch 1 oder 2, gekennzeichnet durch einen Referenzspannungsgenerator (
110 ) zum Erzeugen der Referenzspannung (VREF) mit einem vorbestimmten Spannungspegel durch Teilen Pegels der externen Spannung (EXT_VDD). - Interne Spannungsgeneratorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Komparator (
610 ) folgende Elemente umfasst: – einen ersten NMOS-Transistor (MN71) vom Diodentyp, von dem ein Sourceanschluß mit der externen Spannung (EXT_VDD) und von dem ein Drainanschluss mit dem Knoten (A) verbunden ist; – einen zweiten NMOS-Transistor (MN72) vom Diodentyp, von dem ein Sourceanschluß mit der internen Spannung (IVC) und von dem ein Drainanschluss mit dem Knoten (A) verbunden ist; – einen ersten PMOS-Transistor (MP71), Sourceanschluß von dem ein und ein Volumengebiet mit dem Knoten (A) verbunden sind und von dem ein Gateanschluß und ein Drainanschluß miteinander verbunden sind, – einen zweiten PMOS-Transistor (MP72), von dem ein Sourceanschluß und ein Volumengebiet mit dem Knoten (A) verbunden sind, von dem ein Drainanschluss mit dem Ausgang und von dem ein Gateanschluß mit dem Gateanschluß des ersten PMOS-Transistors (MP71) verbunden sind, – einen dritten NMOS-Transistor (MN73), von dem ein Sourceanschluss mit dem Drainanschluß des ersten PMOS-Transistors verbunden ist, und einen vierten NMOS-Transistor (MN74), von dem ein Sourceanschluss mit dem Ausgang verbunden ist, wobei der dritte NMOS-Transistor von der geteilten internen Spannung (DIV_IVC) und der vierte NMOS-Transistor von der Referenzspannung (VREF) steuerbar sind, und – einen fünften NMOS-Transistor (MN75), der mit den Drainanschlüssen des dritten und des vierten NMOS-Transistors einerseits und der Massespannung andererseits verbunden ist und von einem Freigabesignal (EN) für den Komparator steuerbar ist. - Interne Spannungsgeneratorschaltung (
600 ) nach Anspruch 4, dadurch gekennzeichnet, dass der Treiber (130 ) einen PMOS-Transistor (MP11) beinhaltet, von dem ein Sourceanschluß mit der externen Spannung (EXT_VDD), von dem ein Gateanschluß mit dem Ausgang des Komparators (610 ), von dem ein Drainanschluß mit der internen Spannung (IVC) und von dem ein Volumengebiet mit dem Knoten (A) verbunden sind. - Interne Spannungsgeneratorschaltung (
600 ) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der erste und der zweite NMOS-Transistor (MN71, MN72) jeweils als native Transistoren mit einer Schwellenspannung von 0 V ausgeführt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002/44216 | 2002-07-26 | ||
KR10-2002-0044216A KR100460458B1 (ko) | 2002-07-26 | 2002-07-26 | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10335010A1 DE10335010A1 (de) | 2004-02-12 |
DE10335010B4 true DE10335010B4 (de) | 2011-07-21 |
Family
ID=30113197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10335010A Expired - Fee Related DE10335010B4 (de) | 2002-07-26 | 2003-07-23 | Interne Spannungsgeneratorschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6936998B2 (de) |
KR (1) | KR100460458B1 (de) |
DE (1) | DE10335010B4 (de) |
FR (1) | FR2842964B1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4150326B2 (ja) * | 2003-11-12 | 2008-09-17 | 株式会社リコー | 定電圧回路 |
DE102004004729A1 (de) * | 2004-01-30 | 2005-09-01 | Infineon Technologies Ag | Schaltungsanordnung zum Überwachen einer Spannungsversorgung und sicheren Verriegeln von Signalpegeln bei Spannungsunterversorgung |
JP2005322105A (ja) * | 2004-05-11 | 2005-11-17 | Seiko Instruments Inc | 定電圧出力回路 |
TWI255345B (en) * | 2005-01-07 | 2006-05-21 | Winbond Electronics Corp | Low voltage detection circuit |
US7279960B1 (en) * | 2005-08-30 | 2007-10-09 | National Semiconductor Corporation | Reference voltage generation using compensation current method |
KR101153793B1 (ko) * | 2006-06-29 | 2012-06-13 | 에스케이하이닉스 주식회사 | 내부 전압 발생 장치 |
US7639052B2 (en) * | 2007-04-06 | 2009-12-29 | Altera Corporation | Power-on-reset circuitry |
US7911261B1 (en) * | 2009-04-13 | 2011-03-22 | Netlogic Microsystems, Inc. | Substrate bias circuit and method for integrated circuit device |
US9659602B2 (en) * | 2013-04-18 | 2017-05-23 | Micron Technology, Inc. | Voltage control integrated circuit devices |
US9715245B2 (en) * | 2015-01-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company Limited | Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator |
US10620651B1 (en) * | 2019-07-11 | 2020-04-14 | Sony Corporation | Metal oxide semiconductor field effect transistor (MOSFET) based voltage regulator circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127764A (ja) * | 1991-10-31 | 1993-05-25 | Nec Ic Microcomput Syst Ltd | ボルテージレギユレータ |
US6020761A (en) * | 1997-10-13 | 2000-02-01 | Samsung Electronics Co., Ltd. | Input buffers and controlling methods for integrated circuit memory devices that operate with low voltage transistor-transistor logic (LVTTL) and with stub series terminated transceiver logic (SSTL) |
US20020008500A1 (en) * | 2000-07-21 | 2002-01-24 | Yuki Hashimoto | Semiconductor integrated circuit and method for generating internal supply voltage |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
US4994688A (en) | 1988-05-25 | 1991-02-19 | Hitachi Ltd. | Semiconductor device having a reference voltage generating circuit |
IT1227731B (it) * | 1988-12-28 | 1991-05-06 | Sgs Thomson Microelectronics | Stabilizzatore di tensione a bassissima caduta di tensione, atto a sopportare transitori di tensione elevata |
JPH0447591A (ja) | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH05289760A (ja) | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPH07234735A (ja) * | 1994-02-24 | 1995-09-05 | Fujitsu Ltd | 内部電源回路 |
KR0149577B1 (ko) * | 1995-06-12 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
KR100240874B1 (ko) * | 1997-03-18 | 2000-01-15 | 윤종용 | 반도체장치의내부전압발생회로 |
KR100335496B1 (ko) * | 1999-11-26 | 2002-05-08 | 윤종용 | 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로 |
-
2002
- 2002-07-26 KR KR10-2002-0044216A patent/KR100460458B1/ko not_active IP Right Cessation
-
2003
- 2003-07-16 US US10/620,547 patent/US6936998B2/en not_active Expired - Fee Related
- 2003-07-23 DE DE10335010A patent/DE10335010B4/de not_active Expired - Fee Related
- 2003-07-24 FR FR0309067A patent/FR2842964B1/fr not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127764A (ja) * | 1991-10-31 | 1993-05-25 | Nec Ic Microcomput Syst Ltd | ボルテージレギユレータ |
US6020761A (en) * | 1997-10-13 | 2000-02-01 | Samsung Electronics Co., Ltd. | Input buffers and controlling methods for integrated circuit memory devices that operate with low voltage transistor-transistor logic (LVTTL) and with stub series terminated transceiver logic (SSTL) |
US20020008500A1 (en) * | 2000-07-21 | 2002-01-24 | Yuki Hashimoto | Semiconductor integrated circuit and method for generating internal supply voltage |
Also Published As
Publication number | Publication date |
---|---|
DE10335010A1 (de) | 2004-02-12 |
FR2842964A1 (fr) | 2004-01-30 |
KR20040009857A (ko) | 2004-01-31 |
FR2842964B1 (fr) | 2006-05-12 |
US20040017183A1 (en) | 2004-01-29 |
US6936998B2 (en) | 2005-08-30 |
KR100460458B1 (ko) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69227432T2 (de) | Spannungsgenerator für eine Speicher-Anordnung | |
DE102006041646B4 (de) | Schaltung und Verfahren zur Sperrvorspannungserzeugung und Pegeldetektor hierfür | |
DE69333821T2 (de) | Integrierte Halbleiterschaltung mit Eingangs/Ausgangschnittstelle geeignet für niedrige Amplituden | |
DE102009037486B3 (de) | Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung | |
DE10110273C2 (de) | Spannungsgenerator mit Standby-Betriebsart | |
DE102006021254B4 (de) | Auffrischungssteuerschaltkreis | |
DE10335010B4 (de) | Interne Spannungsgeneratorschaltung | |
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE102004014386A1 (de) | Spannungsgeneratorschaltung und zugehöriges Verfahren zur Spannungserzeugung | |
DE102006017048B4 (de) | Verfahren und Vorrichtung zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang | |
DE102004005667A1 (de) | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung | |
DE69521484T2 (de) | Referenzspannungsschaltung mit einer nullpunktabweichungskompensierenden Stromquelle | |
DE10106775B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement | |
DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
DE102014119097A1 (de) | Spannungsregler mit schneller übergangsreaktion | |
DE102005045695B4 (de) | Vorrichtung und Verfahren zur Erzeugung einer internen Spannung | |
DE10356420A1 (de) | Spannungsgeneratorschaltung | |
DE19681425B3 (de) | Schaltung und Verfahren zum Regeln einer Spannung | |
DE102008027392A1 (de) | Schaltung und Verfahren zum Betrieb einer Schaltung | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung | |
DE102008005868B4 (de) | Arbeitsstromgenerator für Schaltkreise mit mehreren Versorgungsspannungen | |
DE10223763A1 (de) | Halbleitervorrichtung | |
DE69827316T2 (de) | Spannungsdetektorschaltung und interne Spannungsklemmschaltung | |
DE102004004775B4 (de) | Spannungsregelsystem | |
DE10223772A1 (de) | Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20111022 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150203 |